JPH03228361A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH03228361A JPH03228361A JP2367390A JP2367390A JPH03228361A JP H03228361 A JPH03228361 A JP H03228361A JP 2367390 A JP2367390 A JP 2367390A JP 2367390 A JP2367390 A JP 2367390A JP H03228361 A JPH03228361 A JP H03228361A
- Authority
- JP
- Japan
- Prior art keywords
- polysilicon
- film
- amorphous silicon
- lower electrode
- polysilicon film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 14
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 35
- 229920005591 polysilicon Polymers 0.000 claims abstract description 35
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 19
- 239000003990 capacitor Substances 0.000 claims abstract description 14
- 239000000758 substrate Substances 0.000 claims abstract description 8
- 238000000034 method Methods 0.000 claims description 4
- 238000000151 deposition Methods 0.000 claims description 3
- 238000005530 etching Methods 0.000 claims description 2
- 238000009413 insulation Methods 0.000 claims 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 abstract description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 4
- 229910052698 phosphorus Inorganic materials 0.000 abstract description 4
- 239000011574 phosphorus Substances 0.000 abstract description 4
- 229910052814 silicon oxide Inorganic materials 0.000 abstract description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 3
- 229910052710 silicon Inorganic materials 0.000 abstract description 3
- 239000010703 silicon Substances 0.000 abstract description 3
- 230000005587 bubbling Effects 0.000 abstract description 2
- 239000012299 nitrogen atmosphere Substances 0.000 abstract description 2
- 238000000927 vapour-phase epitaxy Methods 0.000 abstract 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 8
- 229910000077 silane Inorganic materials 0.000 description 7
- 238000010438 heat treatment Methods 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- PZPGRFITIJYNEJ-UHFFFAOYSA-N disilane Chemical compound [SiH3][SiH3] PZPGRFITIJYNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- XMIJDTGORVPYLW-UHFFFAOYSA-N [SiH2] Chemical compound [SiH2] XMIJDTGORVPYLW-UHFFFAOYSA-N 0.000 description 1
- 239000012298 atmosphere Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000001947 vapour-phase growth Methods 0.000 description 1
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置の製造方法に関し、特に容量部を有
する半導体装置の製造方法に関する。
する半導体装置の製造方法に関する。
従来の容量部を有する半導体装置は、半導体基板上にシ
ラン（ＳｉＨ２）を含むガス系からポリシリコン膜を堆
積し、拡散あるいはイオン注入法等によりリン等の不純
物をポリシリコン膜中に導入した後９００℃の熱処理を
行って不純物を活性化する。次に、パターニングしたフ
ォトレジスト膜をマスクとしてポリシリコン膜をエツチ
ングし、下部電極を形成する。次に、その上に容量絶縁
膜及び上部電極用のポリシリコン膜を順次堆積して容量
部を形成していた。
ラン（ＳｉＨ２）を含むガス系からポリシリコン膜を堆
積し、拡散あるいはイオン注入法等によりリン等の不純
物をポリシリコン膜中に導入した後９００℃の熱処理を
行って不純物を活性化する。次に、パターニングしたフ
ォトレジスト膜をマスクとしてポリシリコン膜をエツチ
ングし、下部電極を形成する。次に、その上に容量絶縁
膜及び上部電極用のポリシリコン膜を順次堆積して容量
部を形成していた。
上述した従来の半導体装置の製造方法は、下部電極のポ
リシリコン膜をシラン系のガスを用いて６００〜６５０
℃の成長温度で形成するために、下部電極のポリシリコ
ン膜表面の凹凸が大きくなり、下部電極上に形成した容
量絶縁膜のリーク電流特性や信頼性が劣化するという問
題がある。なお、凹凸を小さくするためにシラン系ガス
を用いて５５０ ’Ｃ以下の低温で非晶質のシリコンを
形成することは可能であるが、成長速度かｌｎｍ７分以
下と非常に遅いため半導体装置を量産するには実用的で
ないという問題点がある。
リシリコン膜をシラン系のガスを用いて６００〜６５０
℃の成長温度で形成するために、下部電極のポリシリコ
ン膜表面の凹凸が大きくなり、下部電極上に形成した容
量絶縁膜のリーク電流特性や信頼性が劣化するという問
題がある。なお、凹凸を小さくするためにシラン系ガス
を用いて５５０ ’Ｃ以下の低温で非晶質のシリコンを
形成することは可能であるが、成長速度かｌｎｍ７分以
下と非常に遅いため半導体装置を量産するには実用的で
ないという問題点がある。
本発明の半導体装置の製造方法は、半導体基板上に非晶
質シリコン膜及び第１のポリシリコン膜を順次堆積して
設ける工程と、不活性雰囲気中て熱処理して前記非晶質
シリコン膜を結晶化させて前記第１のポリシリコン膜と
一体化した第２のポリシリコン膜を形成する工程と、前
記第２のポリシリコン膜を選択的にエツチングして下部
電極を形成し前記下部電極の表面を被覆する容量部組縁
膜及び前記容量部絶縁膜上に上部電極を設けて容量部を
形成する工程とを含んで構成される。
質シリコン膜及び第１のポリシリコン膜を順次堆積して
設ける工程と、不活性雰囲気中て熱処理して前記非晶質
シリコン膜を結晶化させて前記第１のポリシリコン膜と
一体化した第２のポリシリコン膜を形成する工程と、前
記第２のポリシリコン膜を選択的にエツチングして下部
電極を形成し前記下部電極の表面を被覆する容量部組縁
膜及び前記容量部絶縁膜上に上部電極を設けて容量部を
形成する工程とを含んで構成される。
次に、本発明について図面を参照して説明する。
第１図（ａ）〜（ｄ）は本発明の一実施例を説明するた
めの工程順に示した半導体チップの断面図である。
めの工程順に示した半導体チップの断面図である。
まず、第１図（ａ）に示すように、シリコン基板１上に
酸化シリコン膜２を選択的に形成し、次に、シラン系ガ
スを用いて非晶質のシリコン膜３を減圧気相成長法によ
り５０ｎｍの厚さに成長する。成長条件は、圧力０．１
〜ＩＴｏ ｒ ｒ、成長温度５００〜５５０℃、ジシラ
ン（Ｓｉ２Ｈ＋ｓ）ガスの流量１００〜１０００ｃｃ／
分で成長速度は５〜１０ｎｍ／分である。
酸化シリコン膜２を選択的に形成し、次に、シラン系ガ
スを用いて非晶質のシリコン膜３を減圧気相成長法によ
り５０ｎｍの厚さに成長する。成長条件は、圧力０．１
〜ＩＴｏ ｒ ｒ、成長温度５００〜５５０℃、ジシラ
ン（Ｓｉ２Ｈ＋ｓ）ガスの流量１００〜１０００ｃｃ／
分で成長速度は５〜１０ｎｍ／分である。
次に、第１図（ｂ）に示すように、非晶質シリコン膜３
の上に減圧気相成長法によりポリシリコン膜４を０．２
〜０．６μｍの厚さに形成する。
の上に減圧気相成長法によりポリシリコン膜４を０．２
〜０．６μｍの厚さに形成する。
成長条件は、圧力０．５Ｔｏｒｒ成長温度６００〜６５
０℃シラン流量２β／分で成長速度は１０〜２０ｎｍ／
分である。
０℃シラン流量２β／分で成長速度は１０〜２０ｎｍ／
分である。
次に、第１図（ｃ）に示すように、８００〜９００℃の
Ｎ２雰囲気中で５〜６０分の熱処理を行い、非晶質のシ
リコン膜３を結晶化させて−様なポリシリコン膜４ａを
形成する。次に、Ｎ２５〜２０１／分、０２１００〜５
００ｃｃ／分。
Ｎ２雰囲気中で５〜６０分の熱処理を行い、非晶質のシ
リコン膜３を結晶化させて−様なポリシリコン膜４ａを
形成する。次に、Ｎ２５〜２０１／分、０２１００〜５
００ｃｃ／分。
ＰＯＣ！；Ｉ、のＮ２バブリング流量を５００〜１００
０ ｃ ｃ ／分で流して９２０ ”Ｃでポリシリコン
膜４ａにリンを拡散し、ポリシリコン膜４ａの比抵抗を
１０−’ 〜１０−’Ω−ｃｍにする。
０ ｃ ｃ ／分で流して９２０ ”Ｃでポリシリコン
膜４ａにリンを拡散し、ポリシリコン膜４ａの比抵抗を
１０−’ 〜１０−’Ω−ｃｍにする。
次に、第１図（ｄ）に示すように、ポリシリコン膜４ａ
を選択的にエツチングし、下部電′！ｆ１４ｂを形成す
る。次に、下部電極４ｂを含む表面に窒化シリコン膜や
酸化シリコン膜等の容量絶縁膜５及びポリシリコン膜を
順次堆積して選択的に順次エツチングし、下部電極４ｂ
及び容量絶縁膜５及び上部電極６からなる容量部を形成
する。
を選択的にエツチングし、下部電′！ｆ１４ｂを形成す
る。次に、下部電極４ｂを含む表面に窒化シリコン膜や
酸化シリコン膜等の容量絶縁膜５及びポリシリコン膜を
順次堆積して選択的に順次エツチングし、下部電極４ｂ
及び容量絶縁膜５及び上部電極６からなる容量部を形成
する。
第２図は容量絶縁膜として窒化シリコン膜を用いた場合
のリーク電流特性を示す図である。
のリーク電流特性を示す図である。
第２図の縦軸はリーク電流密度（Ａ／ｃｍ２）で、横軸
は容量絶縁膜に印加される電界強度（Ｍ Ｖ ／ ｃ
ｍ ）である。
は容量絶縁膜に印加される電界強度（Ｍ Ｖ ／ ｃ
ｍ ）である。
第２図に示すように、従来例に比較して本発明を用いる
と、電界強度が約Ｉ Ｍ Ｖ ／ ｃ ｍ小さくなり従
って、リーク電流が流れにくくなっていることがわかる
。これは本発明の様にリンを含む非晶質シリコンを結晶
化させてポリシリコン膜を形成すると、従来のポリシリ
コン膜に比較して本発明のポリシリコン膜の凹凸は非常
に小さいので凹凸に起因する容量絶縁膜のウィークスポ
ットや、ピンホールがなくなり、リーク電流が小さくな
る。
と、電界強度が約Ｉ Ｍ Ｖ ／ ｃ ｍ小さくなり従
って、リーク電流が流れにくくなっていることがわかる
。これは本発明の様にリンを含む非晶質シリコンを結晶
化させてポリシリコン膜を形成すると、従来のポリシリ
コン膜に比較して本発明のポリシリコン膜の凹凸は非常
に小さいので凹凸に起因する容量絶縁膜のウィークスポ
ットや、ピンホールがなくなり、リーク電流が小さくな
る。
また、非晶質のシリコン膜を結晶化させるための熱処理
は非晶質シリコン膜形成直後に行ってもよい。非晶質シ
リコン膜だけで下部電極を形成してもよいが、非晶質シ
リコン膜は、成長速度が遅いため実用的ではない。
は非晶質シリコン膜形成直後に行ってもよい。非晶質シ
リコン膜だけで下部電極を形成してもよいが、非晶質シ
リコン膜は、成長速度が遅いため実用的ではない。
以上のように、本発明を用いると量産性を損うこと無く
リーク電流が小さく、信頼性のすぐれた容量部を備えた
半導体装置を製造できる。
リーク電流が小さく、信頼性のすぐれた容量部を備えた
半導体装置を製造できる。
なお、非晶質シリコン膜の形成方法としてジシラン（Ｓ
ｉ２Ｈ６）を用いたが、かわりにシラン（ＳｉＨ４）を
用いても良く、このときの成長条件は、圧力０．１〜Ｉ
ＴＯｒｒ、成長温度５５０〜６００℃、シラン流量は１
００〜１０００ｃｃ／分で成長速度は１〜５ｎｍ／分程
度である。
ｉ２Ｈ６）を用いたが、かわりにシラン（ＳｉＨ４）を
用いても良く、このときの成長条件は、圧力０．１〜Ｉ
ＴＯｒｒ、成長温度５５０〜６００℃、シラン流量は１
００〜１０００ｃｃ／分で成長速度は１〜５ｎｍ／分程
度である。
以上説明したように本発明は、低温で形成した非晶質シ
リコン膜とポリシリコン膜の積層を熱処理して一体化し
たポリシリコン膜からなる下部電極を形成することによ
り、下部電極の表面の凹凸が小さくなめらかになり、そ
のなめウィークスポットやピンホール等のない容量絶縁
膜か形成でき、リーク電流特性や信頼性の良い容量部を
得ることかてきるという効果を有する。
リコン膜とポリシリコン膜の積層を熱処理して一体化し
たポリシリコン膜からなる下部電極を形成することによ
り、下部電極の表面の凹凸が小さくなめらかになり、そ
のなめウィークスポットやピンホール等のない容量絶縁
膜か形成でき、リーク電流特性や信頼性の良い容量部を
得ることかてきるという効果を有する。
また、非晶質シリコン膜とポリシリコン膜を重ねて用い
ることにより、成長速度も従来のほとんどかわらないま
ま、なめらかな膜を形成することかできる。
ることにより、成長速度も従来のほとんどかわらないま
ま、なめらかな膜を形成することかできる。
第１図（ａ）〜（ｄ）は、本発明の一実施例を説明する
ための工程順に示した半導体チップの断面図、第２図は
本発明と従来例の容量絶縁膜のリーク電流特性を示す図
である。 １・・・シリコン基板、２・・・酸化シリコン膜、３・
・・非晶質シリコン膜、 ａ・・・ポリシリコン膜、 ・下部電極、 ５・・・容量絶縁膜、 ・・上部型 極。
ための工程順に示した半導体チップの断面図、第２図は
本発明と従来例の容量絶縁膜のリーク電流特性を示す図
である。 １・・・シリコン基板、２・・・酸化シリコン膜、３・
・・非晶質シリコン膜、 ａ・・・ポリシリコン膜、 ・下部電極、 ５・・・容量絶縁膜、 ・・上部型 極。
Claims (1)
- 半導体基板上に非晶質シリコン膜及び第１のポリシリコ
ン膜を順次堆積して設ける工程と、不活性雰囲気中で熱
処理して前記非晶質シリコン膜を結晶化させて前記第１
のポリシリコン膜と一体化した第２のポリシリコン膜を
形成する工程と、前記第２のポリシリコン膜を選択的に
エッチングして下部電極を形成し前記下部電極の表面を
被覆する容量部絶縁膜及び前記容量部絶縁膜上に上部電
極を設けて容量部を形成する工程とを含むことを特徴と
する半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2367390A JP2830295B2 (ja) | 1990-02-02 | 1990-02-02 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2367390A JP2830295B2 (ja) | 1990-02-02 | 1990-02-02 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03228361A true JPH03228361A (ja) | 1991-10-09 |
| JP2830295B2 JP2830295B2 (ja) | 1998-12-02 |
Family
ID=12117001
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2367390A Expired - Fee Related JP2830295B2 (ja) | 1990-02-02 | 1990-02-02 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2830295B2 (ja) |
-
1990
- 1990-02-02 JP JP2367390A patent/JP2830295B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2830295B2 (ja) | 1998-12-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5459105A (en) | Method of manufacturing a semiconductor device having multilayer insulating films | |
| US5202280A (en) | Method for fabricating a semiconductor device | |
| JPH04109623A (ja) | ｐｎ接合を有する半導体装置 | |
| JPH03228361A (ja) | 半導体装置の製造方法 | |
| JPH07162002A (ja) | 半導体膜の製造方法及び薄膜トランジスタの製造方法 | |
| TW200839874A (en) | Manufacturing method for low leakage aluminum nitride dielectric layer | |
| JPH0562967A (ja) | 半導体装置の製造方法 | |
| JPS63250178A (ja) | 薄膜半導体装置の製造方法 | |
| JPH07161996A (ja) | 絶縁ゲート型電界効果半導体装置及びその製造方法 | |
| JP3064363B2 (ja) | Ｓｉ薄膜の形成方法 | |
| JP4495267B2 (ja) | 半導体装置の製造方法 | |
| JPH08181317A (ja) | 半導体装置の製造方法 | |
| JPH0563195A (ja) | 超薄膜トランジスタ及びその製造方法 | |
| JPS6218758A (ja) | 半導体装置の製造方法 | |
| JPS62115868A (ja) | 半導体装置の製造方法 | |
| JPH0616537B2 (ja) | 半導体基体の製造方法 | |
| JPH05102145A (ja) | ポリシリコン配線の形成方法 | |
| JPS6188543A (ja) | 半導体装置の製造方法 | |
| JPH02137332A (ja) | 半導体装置の製造方法 | |
| JPH04101454A (ja) | 半導体装置の製造方法 | |
| JPH01169962A (ja) | 半導体装置 | |
| JPS5929425A (ja) | 半導体装置の製造方法 | |
| JPH03220763A (ja) | 半導体装置の製造方法 | |
| JPH04116924A (ja) | 半導体装置の製造方法 | |
| JPH07106279A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |