JPH03228191A - マイクロコンピュータ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はマイクロコンピュータに関し、特にマルチ・タ
スク処理を行うマイクロコンピュータに関する。

〔従来の技術〕

従来のマイクロコンピュータを用いたマルチタスク処理
は、第５図に示す構成のハードウェアと、第６図に示す
ようなモジュール構成をしたソフトウェアにより実現さ
れていた。以下にその動作を簡単に説明する。

第５図において、ＣＰＵＩは、ＲＯＭ２上に記述されて
いるプログラムをＩ１０ポート５からのデータや、ＲＡ
ＭＢ上に一時記憶されたデータを用いて実行する。ＲＯ
Ｍ２上のプログラムは、第６図のようなブロック構造と
なっており、マルチ・タスク・モニタ２１が個々の処理
に対応するタスクＡ２２、タスクＢ２３、タスクＣ２４
を管理している。

ある時点において、タスクＡ２２が実行されていると仮
定する。一定の時間が経過すると、タイマ４から割込み
要求が発生し、割込み制御回路７か働いてＣＰＵＩの処
理対象かマルチ・タスクモニタ２１へと移る。マルチ・
タスク・モニタ２１のプログラムに従い、タスクＡ２２
の終了処理を行ない、ＲＡＭＢ上に一時記憶されている
タスク状態のデータ・テーブルを更新して、タスクＢ２
３の処理を実行する。このようにして次々とタスクを切
換えマイクロコンピュータの動作を実現している。

〔発明が解決しようとする課題〕

上述した従来のマイクロコンピュータでは、割込みタス
クを記述しているプログラムが全てＲＯＭ上に記述され
ているため、これを動的に書き換えることができない。

一般に、マルチ・タスク処理を行うプログラムは、個々
の処理をタスクという形で記述しており、それぞれのタ
スク管理はその上位に位置するマルチ　タスク　モニタ
が行っている。また、それぞれのタスクはマルチ・タス
ク・モニタが処理しやすいようにデータ形式、処理手順
などが正規化され、１つのタスクがプログラムモジュー
ルとして再利用しやすい形となっている。しかし、従来
のマイクロコンピュータては、これがＲＯＭ上に記述さ
れているためプログラムの再利用をさまたげる要因とな
っていた。

さらに、Ｉｌｏなどのインターフェース処理、複数のシ
ングル　チップ・マイコンを用いるマルチ　チップ構成
時のチップ間のデータ授受など、外部に接続されるチッ
プの制御に関する処理をメインのマイコンか行なわなけ
ればならないとき、従来のマイクロコンピュータでは、
それぞれの処理に対応するタスクをＲＯＭ内にもたねば
ならず、外部チップを仕様変更に対応してメインのマイ
コンのプログラムを作り直さなければならない。つまり
、仕様変更の１つ１つに応じて新たにマスク発注という
、プログラムのマスクＲＯＭ化を行なわなければならな
いという欠点かあった。

本発明の目的は、メイン・マイコンのプログラム変更を
行なわなくても、容易に仕様変更が可能なマイクロコン
ピュータを提供することにある。

〔課題を解決するための手段〕

本発明のマイクロコンピュータは、ＣＰＵと、電源投入
時の初期プログラム及びタスクプログラムを格納するＲ
ＯＭと、ＲＡＭと、外部端に供給されるプログラム及び
データの入出力を制御するＩ１０ポートと、前記ＲＯＭ
に格納された前記初期プログラムに従い前記Ｉ／Ｏポー
トを介して前記外部端に供給されたプログラムを前記Ｒ
ＡＭに格納する転送手段と、前記ＲＯＭに格納されてい
る前記タスクプログラム及び前記ＲＡＭに格納された前
記プログラムを順次実行させる制御手段とを有すること
を特徴とする。

〔実施例〕

次に本発明について図面を参照して説明する。

第１図は本発明の第１の実施例を示すブロック図で、本
発明をマルチ・チップ構成の機器に適用した例である。

まず、同一基板上に形成されたいわゆるシングルチップ
マイコンの構成となっているメインマイコン１０の構成
について説明する。ＣＰＵ　１はプログラム実行の主要
な機能を持ち、ＲＯＭ２はメイン・マイコンのプログラ
ムを記憶し、ＲＡＭ　５はメイン・マイコン動作時のテ
ンポラリ−なデータおよびスレーブ・マイコン１８から
転送される割込みタスク・プログラムを記憶している。

タイマ４はメイン・マイコン１０のマルチ・タスク処理
時、それぞれのタスクの実行をある時間ことに切り換え
るための計時を行っている。Ｉ／Ｏポート５はメイン・
マイコン１０と外部との入出力を行ない、本実施例では
、スレーブ・マイコン１８とのプログラムおよびデータ
の入出力を外部バス１つを介して行なう。

システム・コントローラ６は、電源投入時などメイン・
マイコンの各機能ブロックの初期設定を行ない、Ｉ　Ｐ
　Ｌ　（ＩＮＩＴＩＡＬ　ＰＲＯＧＲＡＭ　ＬＯＡＲＤ
ＥＲ）を起動して、割込みタスク・プログラムを転送す
る機能を有する。割込み制御回路７はメイン・マイコン
１００割込みを制御し、ＤＭＡコントローラ８はスレー
ブ・マイコン１８がらのプログラムの転送効率を上げる
もので、ＣＰＵＩにがわり、ハスタイミングを生成し、
スレーブ・マイコン１８よリメイン・マイコン１０のＲ
ＡＭ３に割込みタスク・プログラムを転送する。

次に、スレーブ・マイコン１８の構成について説明する
。スレーブ・マイコン１８はシングル・チップ・マイコ
ンの構成をしており、ＣＰＵ１１、ＲＯＭ１２、ＲＡＭ
１３を有しておつ、Ｉ１０ポート１４はメイン・マイコ
ン１０とのデータおよびプログラムの入出力を行ない、
Ｉ／Ｏポート１５は外部とのデータの入出力を行なう。

またＤＭＡコントローラ１６はメイン・マイコン１０へ
の割込みタスクプログラム転送を効率化するためのもの
である。

次に、第２図に本実施例におけるソフトウェアのブロッ
ク構成時を示す。説明の都合上、第１図に示すメイン・
マイコンのＲＯＭ２とスレーブ・マイコンのＲＯＭ１２
だけを図示する。

Ｉ　ＰＬ２０はメイン・マイコン１０の電源投入時、ス
レーブ・マイコン１８内のＲＯＭ１２からタスクＣ２６
の転送を行う手段で、マルチ・タスク・モニタ２１は各
々のタスクの実行管理を行なうプログラムである。

次に、本実施例の動作を説明する。システムのスタート
時において、システムコントローラ６か動作し、各々の
機能ブロックを初期設定した後、ＲＯＭ２内のＩＰＬプ
ログラム２０を実行する。

ＣＰＵＩは、ＩＰＬ２０に従い、スレーブ・マイコン１
８のＤＭＡコントローラ１６は、スレーブ・マイコン１
８のＲＯＭ１２に格納されているタスクＣ２６のプログ
ラムをまず内部バス７に供給し、Ｉ１０ポート１４によ
って外部バス１９に出力される。

次に、外部バス１９に出力されたプログラムは、Ｉ／Ｏ
ポート５を介して内部バス９に出力され、メイン・マイ
コン１０のＤＭＡコントローラ８によりＲＡＭ３に転送
されることになる。

タスクＣ２６は、メイン・マイコン１ｏとスレーブ・マ
イコン１８のデータ授受の処理に関するプログラムとな
っており、次にマルチタスクモニタ２１を実行し、ＲＯ
Ｍ２上に記述されているタスクＡ２２、タスク８２３と
ＲＡＭＢ上に転送したタスクＣ２６をタイマ４からの割
込みに従い順次実行し、シングル・チップ・マイコンの
動作を実現する。

このような構成にすることで、スレーブ・マイコン１８
とのデータ授受に関するプログラムをメイン・マイコン
１０のＲＯＭ　２に初めから書き込んでおく必要はなく
、メインマイコンと他の機器とのデータのやり取り等の
仕様の変更が自由に行なえるという効果がある。

第３図は本発明の第２の実施例を示すブロック図である
。

本実施例のメイン・マイコン１ｏの構成は基本的に第１
の実施例と同様であるが、第１図に示すＤＭＡコントロ
ーラ８が削除しである。またペリフェラル２２において
は、システム制御線２１をメイン・マイコン１０とペリ
フェラル２２の間に設け、更に、メイン・マイコン１ｏ
とのデータおよびプログラムの転送に用いるＩ／Ｏポー
ト１４と外部とのデータを行なうＩ／Ｏポート１５を３
個有している６又、そのペリフェラルのインターフェー
ス処理を行なう割込みタスク・プログラムを搭載したＲ
ＯＭ１２を有しており、メイン・マイコン１０の指示に
従い、ペリフェラル２２を制御するシステムコントロー
ラ２ｏを有している。

次に動作について説明する。第１の実施例と同様にシス
テムのスタート時においてもまずシステムコントローラ
６が働き、各機能ブロックを初期化し、システム制御線
２とシステム・コントローラ２０によりＲＯＭ１２が読
取れるような伏皿に設定される。次に、第４図に示すＲ
ＯＭ２内の■ＰＬ２０を実行し、ＲＯＭ　１２を読取り
、ＲＡＭ３にそのプログラム・データを書き込む。

つづいて、マルチタスクモニタ２１を実行し、ＲＯＭ２
内のタスクＡ２２、タスク８２Ｂ、タスクＣ２６を順次
実行することにより、第１の実施例と同様の効果が得ら
れる。

〔発明の効果〕

以上説明したように本発明は、割込みタスクを記述する
プロクラムを外部から内部のＲＡＭに転送し、もともと
内部ＲＯＭに記述されている割込みタスクと同様に実行
できるようにしたことにより、外部仕様の変化に合わせ
て対応する処理プログラムを外部から転送し実行するこ
とかてきる。

一般に、ある製品系列のシステムをつくる場合、基本機
能はほぼ同一で外部とのインターフェース仕様か異なる
場合か多い。このような場合、本発明を用いることによ
り、基本機能はメインマイコンのＲＯＭ上に記述された
タスつて実現し、仕様ことに変化する外部とのインター
フェースを処理するプログラムは、メイン・マイコンの
外部より、内部のＲＡＭに転送されたタスつて実現する
ことができる。

ツマリ、メイン・マイコンのプログラム変更の必要がな
くなり、スレーブ・マイコンあるいはＲＯＭ付のペリフ
ェラルの変更のみで仕様変更な行なえるという効果があ
る。

さらに上記のようなシステムをつくることにより、プロ
グラムの再利用か有効に行なえ、その効果も大きくなる
。

【図面の簡単な説明】

第１図は本発明の第１の実施例を説明するためのブロッ
ク図、第２図は第１図におけるソフトウェアのブロック
構成図、第３図は本発明の第２の実施例を説明するため
のブロック図、第４図は第３図におけるソフトウェアの
ブロック構成図、第５図は従来例を説明するためのプロ
・ツク図、第６図は第７図におけるソフトウェアのプロ
・ツク構成図である。 １１１・・・ＣＰＵ、２，１２・・・ＲＯＭ、３．１３
・・・ＲＡＭ、４・・・タイマ、５，１４．１５・・■
／Ｏポート、６・・・システムコントローラ、７・・・
割込み制御回路、６．１６・・・ＤＭＡコントローラ、
９・・内部バス、１０・・・メイン・マイコン、１８・
・・スレーブ・マイコン。

Claims (1)

1. 【特許請求の範囲】 １、ＣＰＵと、電源投入時の初期プログラム及びタスク
   プログラムを格納するＲＯＭと、ＲＡＭと、外部端に供
   給されるプログラム及びデータの入出力を制御するＩ／
   Ｏポートと、前記ＲＯＭに格納された前記初期プログラ
   ムに従い前記Ｉ／Ｏポートを介して前記外部端に供給さ
   れたプログラムを前記ＲＡＭに格納する転送手段と、前
   記ＲＯＭに格納されている前記タスクプログラム及び前
   記ＲＡＭに格納された前記プログラムを順次実行させる
   制御手段とを有することを特徴とするマイクロコンピュ
   ータ。 ２、請求項１記載のマイクロコンピュータが同一基板上
   に形成されたことを特徴とするマイクロコンピュータ。 ３、前記外部端に供給する前記プログラムを格納してい
   る記憶手段と、前記転送手段の動作に応じて前記外部端
   にプログラムを供給する手段とを有するスレーブ・マイ
   コンを前記外部端に接続したことを特徴とする請求項１
   記載のマイクロコンピュータ。