JPH0322741B2 - - Google Patents

Description

【発明の詳細な説明】

本発明はデータ通信方式に係り、特に共通の伝
送路に多数の端末装置を接続し、この端末相互間
において時分割でデータを送受信する方式に関す
るものである。 近年、事務の生産性向上を指向したオフイスオ
ートメーシヨン（以下OAと略す）が脚光を浴び
つつある。従来のOAは、主として個別的、定型
的業務をバツチ処理により実行するものが主流で
あつたが、今後は、例えば電子フアイル、電子メ
ール、文書編集等、いわゆるデータプロセシング
を伴うより高度な事務の自動化が要請されてきて
いる。 一方、光フアイバ、発光ダイオードなどを基に
した光通信技術の急速な発展と共に、高速且つ低
価格のデイジタル伝送が、身近かなネツトワーク
にも適用できる可能性が高まつている。 このような技術的背景に基づき、フアクシミ
リ、電話器、ワードプロセツサ、パーソナルコン
ピユータ、各種データ端末機等を共通の信号伝送
路に接続し、端末相互間で自由にデータ通信を行
い得るようにした総合的なネツトワークシステム
を実現しようという試みがなされつつある。 しかるに、このようなネツトワークを実現する
ためには、下記のような問題点を解決しなければ
ならない。 すなわち、共通伝送路に多種類の端末装置が接
続され、それぞれの端末装置の扱うデータの速度
が極端に異なることに起因する問題である。既存
の端末装置の中には、50bps程度の超低速のデー
タを扱うものから、1Mbps以上の高速データを
扱うものまで多種多様の端末がある。また最近の
電話交換機技術では0.3〜3.4KHzの音声帯域のア
ナログ信号を8KHz（125μs周期）で８ビツト（７
ビツト方式もある）のデイジタル情報に変換し、
デイジタル情報レベルでの交換を行う時分割電子
交換機が実用化されているが、この場合には
64Kbps（８ビツト×8KHz）のデータ速度に対処
する必要がある。 このように多種多様のデータ速度に対処できる
有効なデータ通信方式を実現することが、この種
の総合的ネツトワークでは極めて重要な課題とな
る。 本発明の目的は、上述のような要求に適合した
データ通信方式を提供することにある。 まず本発明方式の全体のシステム構成を第１図
を参照して説明する。 同図において１はループ状の共通伝送路で、例
えば光フアイバが用いられる。２はこの伝送路に
接続されたノード装置で、その詳細については後
述する。このノード装置は１ループ当り、例えば
32〜64個接続され、そのうちの少なくとも１個
は、同期信号領域と情報チヤネル領域とよりなる
フレームを生成する機能を有する。３は端末装置
で、例えばフアクシミリ、ワードプロセツサ、パ
ーソナルコンピユータ、ミニコンピユータ、電話
器、各種データ端末装置などがこれに相当する。
この端末装置は１個のノード装置当り、例えば８
〜32個接続される。従つて上記の例では１ループ
伝送路当り256個〜2048個の端末が接続されるこ
とになる。もちろん、これらの装置の数は、一例
を示したにすぎず、本発明方式がこれに限定され
ないことは言うまでもない。 次に本発明の時分割多重通信方式におけるフレ
ーム構成について説明する。 本発明方式においては、上述のループ状の伝送
路１にビツト列の情報が伝送されるが、一定ビツ
ト数の連続したビツト群を、ここではチヤネルと
称し、そのチヤネル数が一定数連続した群をフレ
ームと称する。このフレームは、伝送速度を一定
とすれば一定繰返し周期で発生する。 本発明方式におけるフレームは、第２Ａ図に示
すように、同期領域Ｘと情報通信領域Ｙとより構
成される。同期領域Ｘとして例えば４チヤネルが
割当てられ、残りのチヤネルは情報通信領域とし
て用いられる。本実施例では１チヤネルは10ビツ
トから構成される。フレームの繰返し周期はこの
例では125μs（8KHz）に選ばれている。従つて、
データの速度を10Mbpsとすると１フレームのチ
ヤネル数は125チヤネル、32Mbpsでは400チヤネ
ルになる。 同期領域の各チヤネルには、同期用の10ビツト
のビツトパターンが挿入される。このビツトパタ
ーンは、情報通信領域Ｙに出現する頻度の少ない
ビツトパターンであることが望ましい。 情報通信領域Ｙは、回線交換機能時と、パケツ
ト交換機能時とで異なつたフレーム構成となる。
第２Ｂ図は回線交換機能時のフレーム構成、第２
Ｃ図、第２Ｄ図はパケツト交換機能時のフレーム
構成、第２Ｅ図は両者の混在する場合のフレーム
構成である。以下それぞれのフレーム構成につい
て詳細に説明する。 回線交換時のフレーム構成 第２Ｂ図から明らかなように回線交換時のフレ
ームは、同期領域Ｘ、接続制御パケツト領域Ａ及
び回線交換領域Ｂとから構成される。 フレームの先頭はフレームの先頭であることを
識別するための固定した同期文字（１文字は10ビ
ツトのビツトパターン）を伝送する同期領域Ｘで
あり複数のチヤネルから構成される。次の領域は
接続制御パケツト領域Ａ及び回線交換領域Ｂの二
つがあるが、これらは連続した領域であれば順序
はどちらでもよい。又、フレーム全体の中に上記
３つの領域以外のものが含まれていてもよい。 接続制御パケツト領域Ａは、データを送信すべ
き宛先のノード装置及び端末装置のアドレス、発
信側のノード装置、端末装置のアドレス及びデー
タ送受信のために使用する回線交換領域Ｂ内のチ
ヤネル番号等、いわゆる接続制御情報をパケツト
にして伝送するために用いられる。 この接続制御パケツト領域Ａは第２Ｆ図に例示
するように16チヤネルA₀〜A₁₅から構成される。
各チヤネルは10ビツトから形成されており、最初
のビツトA₀₀は接続制御パケツト領域Ａの空塞表
示用に用いられる。すなわち、フレームの繰り返
し周期を125μs（8KHz）とすると、接続制御情報
として最大8K個／secの異なる接続情報を伝送し
得ることになるが、この接続制御パケツト領域Ａ
を使用している場合には、A₀₀ビツトを“１”、
使用していない場合には“０”をセツトすること
によつて、この領域の空塞状態を表示している。
尚、この接続制御パケツト領域Ａは、端末相互間
でデータの転送すべきチヤネルを設定する際と、
設定の解除を行なう場合等に用いられるだけであ
り、実際にデータの送受信が行われている期間は
回線チヤネルのみが使用される。 接続制御パケツト領域Ａのチヤネルの２番目の
ビツトA₀₁は本実施例では予備的に設けられてお
り、本発明と直接関係ないので説明を略す。 各チヤネルのA₀₂〜A₀₉の８ビツトは、データ
情報を表わす。第２Ｇ図は接続制御パケツト領域
Ａの各チヤネルA₀〜A₁₅と、そのチヤネルを介し
て伝送される情報との関係例を示す。 チヤネルA₀は、データを発信するノード装置
のアドレス情報を伝送するために用いられ、A₁
は、そのノード装置に接続されている端末の１つ
を指定するために用いられる。A₂はデータを送
信すべき相手先のノード装置のアドレスを、A₃
はそのノード装置に接続されたデータ送信先の端
末のアドレスを表わす情報を伝送するために用い
られる。チヤネルA₄は、データの送信要求、終
了要求の区別を表わす接続制御コードの伝送に用
いられる。チヤネルA₅は、データ通信を行うた
めに使用する回線交換領域Ｂ内の特定チヤネル番
号を表わす情報の伝送用に用いられる。チヤネル
A₆〜A₁₃は各種のパラメータの伝送に用いられる
が、この発明とは直接関係ないので説明を省略す
る。回線交換領域Ｂ内のチヤネルを同時に複数個
用いて通信を行なう場合には、このチヤネルA₆
〜A₁₃を使用チヤネル番号の表示用に用いること
もできる。チヤネルA₁₄はチエツクコードの伝送
のために用いられる。例えばチヤネルA₆〜A₁₃の
データに対して一定の演算処理をした結果をチエ
ツクコードとして伝送し、受信側では同じデータ
に対して同じ演算処理を実行し、送信されたデー
タの正誤をチエツクする。チヤネルA₁₅はステー
タス情報の伝送に用いられる。たとえば、データ
の宛先ノード装置は、データを受信すると、この
チヤネルA₁₅に予め定められた情報を乗せて発信
元に送り返す。これにより、発信元ノード装置は
データの送達の確認をすることができる。 一方、回線交換領域Ｂは、上記接続制御パケツ
ト領域Ａで指定されたチヤネルを通して、複数の
端末装置相互間で目的とする情報交換を行うため
に用いられる。 この回線交換領域Ｂは任意の数のチヤネルB₀，
B₁，B₂…Bmから構成される。第２Ｈ図に示すよ
うに各チヤネルは10ビツトで構成されており、下
位８ビツトB₀₂〜B₀₉がデータ伝送用に割当てら
れている。先頭のビツトB₀₀は、そのチヤネルが
空いているか、或いは既に使用されているかを表
わす空塞表示ビツトとして用いられる。２番目の
ビツトB₀₁はそのチヤネルの８ビツトのデータが
有効なデータであるか、無効なデータであるかを
表示するために用いられる。この情報の有効／無
効ビツトB₀₁によつてデータ速度の調整が可能で
あり、以下その理由を簡単に説明する。 前述のように本発明方式では１フレームの周期
を例えば125μs（8KHz）に選定しているから、１
チヤネルで１秒間に伝送し得るデータ量は８ビツ
ト×8K＝64Kビツトである。本発明ではこのチ
ヤネルを単位とし、たとえ超低速のデータを扱う
端末でも、端末から送信要求があつた場合には１
端末１チヤネルを割当てることにしている。従つ
て端末のデータ速度が例えば50bps程度の超低速
の場合には１チヤネルを割当てられても、伝送す
べきデータは、64K／50フレームに１回位の割合
でしか発生しない。つまり、１秒間に8K回フレ
ームが繰り返し生成されても、そのフレームのチ
ヤネルを利用するのは1000フレームに１度程度で
充分、超低速データを伝送し得ることになる。従
つて１つのチヤネルに着目するとそのチヤネルに
データがのつているフレームと全くデータのない
フレームとが繰り返し生成されていることになる
訳であり本発明では割り当てられたチヤネルにデ
ータがのつている場合にはB₀₁ビツトを有効表
示、例えば“１”をセツトし、データがない場合
にはB₀₁ビツトを無効表示、例えば“０”をセツ
トすることとしている。従つてB₀₁ビツトの
“１”の周期がデータの速度を表わしていること
になる。換言すれば各ノード装置はB₀₁ビツトを
利用することにより速度の異なるデータを自由に
調整して送受信することができる。 一方、64Kbps以上の高速のデータを伝送する
場合には複数チヤネルを割当てることにより容易
に対処できる。例えば1Mbpsの高速データを扱
う端末に対しては16チヤネルを割当てればよい。 次に回線交換方式によるデータ通信手順につい
て第２Ｉ図を参照して説明する。 端末からの送信要求により、ノード装置は相手
の端末の論理的なアドレス（たとえば電話番号）
から相手先アドレスを作成する。各ノード装置の
アドレスは、予め固定的に割当てる等、公知の方
法により決められる。 次に回線交換領域ＢのチヤネルB₀〜Bmの中で
空塞表示ビツト（B₀₀，B₁₀，B₂₀…）が空表示
（例えば“０”）のチヤネルを探し、そのチヤネル
を塞表示（例えば“１”）とする。その後第２Ｇ
図に示すような接続制御パケツトフオーマツトに
基づき、接続制御パケツトを作成する。この場
合、チヤネルA₄に相当する領域には接続要求を
表示するコードが格納され、A₅に相当する領域
にはハントされたチヤネル番号を表わすデータが
格納される。 接続制御パケツトが作成できたら、空表示にな
つている接続制御パケツト領域Ａをみつけて該パ
ケツト（これを第１のパケツトと称する）を伝送
する。上記領域Ａの空塞状態は前述のように接続
制御パケツト領域Ａの先頭チヤネルA₀の空塞表
示ビツトA₀₀を見ることにより識別できる。 上記接続制御パケツトは受信ノードで受信され
パケツト情報内容の解釈を行い、まず接続要求さ
れた端末が使用中でないかどうか確認し、使用中
でない時には与えられた使用チヤネル番号（チヤ
ネルA₅のデータ）を上記ノード装置の端末へ制
御部に設定する。この使用チヤネル番号の設定に
より、以後このチヤネルを通して送られてくるデ
ータが端末に受信されることになる。その後、受
信先のノード装置でチヤネル設定の処理が完了し
たことを意味する応答パケツト情報が作成され、
このパケツト（これを第２のパケツトと称する）
が送信側のノード装置に送出される。 送信側ノード装置は第１のパケツトの伝送確認
を行つた後、応答情報の第２のパケツトの受信を
待つ。第２のパケツトを受信した後、一定タイミ
ングをとり送信側端末にスタート指示を出す。 一方、着信側ノード装置は、応答情報を表わす
第２パケツトの送達を確認した後、直ちに端末に
対しスタート指示を出す。この時点で既に発信
側、着信側ノード装置の端末制御部に同一の使用
チヤネル番号が設定されており、以降、終了要求
があるまでフレーム周期間隔で両端末間の情報交
換が、回線交換領域Ｂの指定されたチヤネルを通
して連続的に行われる。 あるフレームが生成されているタイミングにお
いて、送信すべきデータがまだ端末で発生してい
ないときにはチヤネル内の有効性表示ビツト（例
えばB₀₁）をたとえば“０”にすることにより、
受信側ノード装置に対し、そのフレームのデータ
が無効であることを伝える。このように有効性表
示ビツトの利用により自動的にデータの自動調整
を行うことができることは前述の通りである。 送信側端末からデータ伝送の終了要求が発生す
ると、前述と同様にして第２Ｇ図に示すフオーマ
ツトに基づき終了要求を表わすパケツト情報を作
成する。このパケツト情報は受信側のノード装置
に伝送される。両ノード装置はともに端末に対し
て停止指示信号を送るとともに使用中のチヤネル
を解放する。つまり送信側は使用中のチヤネルの
先頭ビツトを“０”にし、空状態に戻し、受信側
は設定したチヤネルを解除する。 以上述べた制御は、後述するノード装置内の処
理装置からの指示に基づいて実行される。 パケツト交換時のフレーム構成 パケツト交換時のフレームは、第２Ｃ図、第２
Ｄ図に示すように、同期領域Ｘと、パケツト交換
領域Ｄとから構成されている。 同期領域Ｘはフレームの先頭を識別するための
もので、回線交換時のフレームの場合と同様であ
る。 パケツト交換領域Ｄは第２Ｄ図にように全情報
通信領域を１つのパケツト交換領域にしてもよい
し、第２Ｃ図に示すように複数のパケツト交換領
域に分割して使用することもできる。 各パケツト領域Ｄは第２Ｊ図に示すように複数
のチヤネルD₀，D₁…Dlからなり、各チヤネルで
伝送すべき情報は同図のように予め割当てられて
いる。もちろん、第２Ｊ図は一例を示したにすぎ
ず、パケツトフオーマツト、アドレスの割付け方
法は他の方法でも可能である。 本実施例では先頭の２チヤネルD₀，D₁を通し
てパケツトを送信する側、即ち発信アドレス情報
が伝送され、次の２チヤネルD₂，D₃を通してパ
ケツトを受信する側、即ち宛先アドレス情報が伝
送される。そしてチヤネルD₀，D₂にはノード装
置のアドレスが、チヤネルD₁，D₃には端末装置
のアドレスが割当てられている。 チヤネルD₄以降の連続したチヤネルD₄〜D_l-2
はデータ伝送用に割当てられている。最終チヤネ
ルの一つ前のチヤネルD_l-1は、チヤネルD₀〜D_l-2
の情報のチエツクコード用に割当てられ、最終バ
イトDlはステータス用に割当てられている。 尚、各チヤネルは第２Ｆ図の場合と同様に10ビ
ツトから構成され、先頭チヤネルD₀の最上位の
１ビツトだけがパケツト交換領域の空塞表示用に
用いられ、各チヤネルの下位８ビツトが情報の内
容を表わす。 次にパケツト交換方式によるデータ通信の動作
について説明する。 送信端末からの送信要求に従い、送信元ノード
装置は空きパケツト領域が受信されるのを待ち、
その領域を塞表示として、パケツト情報を伝送路
に送出する。 各ノード装置はパケツト情報内の宛先アドレス
D₂をチエツクし、自己のノードアドレスと一致
しない時には、そのまま他のノード装置に転送す
る。チヤネルD₀の宛先アドレスが自己のノード
アドレスと一致すると、そのノード装置は受信動
作を開始する。 受信ノード装置は、これに接続された受信端末
にパケツト情報を伝送するとともに、パケツト情
報の最終チヤネルDlに、受信したことを表わす
ステータス情報をのせ、他の情報とともに次のノ
ード装置に順次伝送する。 パケツト情報がループ状伝送路を一順し、送信
ノード装置にもどつてくると、この送信ノード装
置はチヤネルD₀の発信アドレスが自己のノード
アドレスと一致するので、周回したパケツト情報
をとり込む。同時に、そのパケツト領域の空塞表
示ビツトD₀₀を空き表示とし、伝送を終了する。
送信ノード装置は、周回後のとり込んだパケツト
情報のステータスをチエツクすることにより、伝
送の正常性を調べることができる。 以上、本発明方式による回線交換時及びパケツ
ト交換時のフレーム構成と、それぞれのデータ通
信方式について述べたが、本発明においては、両
交換方式を適宜切換えてデータ通信することもで
きるし、又１つのフレーム内に回線交換領域とパ
ケツト交換領域の両方を同時に作成し、両交換方
式を混在させた形でデータ通信を行うこともでき
る。 第２Ｅ図は、回線交換機能とパケツト交換機能
とを同時に実現する場合のフレーム構成を示す。
このフレームの同期領域Ｘ、接続制御領域Ａ、回
線交換領域Ｂ及びパケツト交換領域Ｄの各ビツト
フオーマツトは第２Ｂ図〜第２Ｄ図と同様である
のでその説明は省略する。尚、第２Ｅ図において
各領域Ａ，Ｂ，Ｄの順序は任意でよく、又パケツ
ト交換領域Ｄは複数に分割されてもよい。 第３Ａ図は本発明によるデータ通信方式を実現
するための通常のノード装置の全体構成の一例を
示す。１００はフレーム同期部、２００はチヤネ
ル制御部、３００は処理装置、４００は転送制御
部、５００は端末制御部、６００はリンク制御
部、７００はパケツト制御部、８００はパケツト
インタフエース部、１０００は端末装置、１１０
０はパケツト化装置、１２００は光ループ伝送
路、１３００は端末バスである。 このような構成において、フレーム同期部１０
０では、ループ伝送路１２００から送られてくる
受信信号からフレームの先頭の同期領域を識別
し、フレームの先頭およびフレーム内各チヤネル
の先頭を示すクロツクタイミング信号を作成し他
の部分へ送出する。 チヤネル制御部２００では、フレーム内のチヤ
ネル番地を識別したり、フレームの回線交換領域
の指示を行なつたり、ノードの動作制御、状態表
示などを行なつたりする。 処理装置３００は、マイクロコンピユータ、メ
モリなどを用いた畜積プログラム制御を行なう部
分で、接続制御処理、初期設定処理などのプログ
ラム制御を行なう。 転送制御部４００は、ループ伝送路１２００か
らの入力信号を受信し、所定の端末装置１０００
等との送受信信号の入れ替え処理を行なつた後、
ループ伝送路１２００への送信信号を作成する。 端末制御部５００は、対応する端末装置１００
０との送受信を制御したり、転送制御部４００と
の間の送受信データの転送制御を行なう。そのた
めに、転送すべきフレーム内のチヤネル番地の記
憶を行なう。 リンク制御部６００では、回線交換の接続制
御、パケツトの送受信処理を行なう。パケツト制
御部７００はパケツト送受信に必要な基本機能を
有し、アドレスの一致検出、空チヤネルの探索、
送受信タイミングの作成等を行なう。 パケツトインタフエース部８００では、パケツ
ト交換領域を有する時のパケツト化装置１１００
との制御信号、送受信データの制御、パケツト領
域の記憶等を行なう。 端末バス１３００は、これら装置１００〜８０
０の間を接続し、相互の送受信の制御を行なう役
目をする。 このような構成において、ループ伝送路１２０
０から受信信号が入つてくると、転送制御部４０
０では受信復調し、フレーム同期部１００におい
て、その受信信号からフレームの先頭の同期信号
を識別し、フレームおよびフレーム内チヤネルの
受信に必要なクロツクタイミングを作成して他の
部分へ送出する。 チヤネル制御部２００では、フレーム同期部１
００からのタイミングにより、チヤネル番号信号
を作成し、端末バス１３００に送出するととも
に、このチヤネル番号信号から回線交換領域内で
あるかどうかを判定して同じく端末バス１３００
に送出する。また、リンク制御部６００では、チ
ヤネル制御部２００からのチヤネル番号信号から
受信チヤネルが接続制御パケツト領域の先頭およ
び終了であるかどうかを判定してパケツト制御部
７００に送る。 いま、ある端末装置１０００から送信要求があ
ると、処理装置３００が検出し、端末制御部５０
０へハント要求を出す。端末制御部５００では、
転送制御部４００から取り込まれた各チヤネルの
空塞表示ビツトと、チヤネル制御部２００からの
回線交換領域内であることを示す信号とにより、
回線交換領域内の空表示のチヤネルを探し、それ
が見つかると、その時のチヤネル番号信号を端末
制御部５００に取り込み記憶するとともに、転送
制御部４００に信号を送つて、対応するチヤネル
の空塞表示ビツトを塞表示にしてループ伝送路１
２００に送出する。 処理装置３００では、宛先アドレスを、端末装
置１０００からの情報あるいは予じめ決められた
固定的なアドレスにより作成し、その宛先アドレ
ス、自己のアドレス、端末制御部５００から取り
込んだ空チヤネル番号を読み出し作成し、接続要
求コードなどを接続制御パケツトフオーマツトに
基づき編集して接続制御パケツトを作成し、リン
ク制御部６００に送つておく。それとともに、処
理装置３００からリンク制御部６００に送信要求
を出すと、パケツト制御部７００では接続制御パ
ケツト領域の先頭チヤネルの空塞表示ビツトを見
て、空表示であれば、転送制御部４００に信号を
送つて先頭チヤネルの空塞表示ビツトを塞表示に
してループ伝送路１２００に送出する。それとと
もに、リンク制御部６００に信号を送つて、既に
設定されている接続制御パケツトを転送制御部４
００に送り、パケツト送信情報としてループ伝送
路１２００に乗せる。 このようにしてループ伝送路１２００に送出さ
れた接続制御パケツトは、各ノード装置で受信さ
れる。その動作は、転送制御部４００から該領域
のデータがパケツト制御部７００に送られ、そこ
で、宛先アドレスと自己のアドレスとの一致をチ
エツクし、一致が検出されると、リンク制御部６
００を起動し、受信された接続制御パケツトデー
タをリンク制御部６００が取り込み、更に処理装
置３００がそれを読みとる。 処理装置３００では、読み取つた接続制御パケ
ツトの内容の解釈を行ない、接続要求された端末
装置１０００が使用中でないか否かを確認し、使
用中でなければ、送信側ノード装置を宛先アドレ
スとした応答状報を含む接続制御パケツトを作成
し、送信要求とともにリンク制御部６００に送
る。以下、前述した送信側ノード装置と同様に、
空の接続制御パケツト領域を見つけて、その空塞
表示ビツトを塞表示にするとともに、作成した接
続制御パケツトをその領域内に挿入してパケツト
伝送路１２００に送出する。また、処理装置３０
０では送られて来た空チヤネル番号を接続要求さ
れた端末装置１０００の端末制御部５００に設定
する。 一方、送信側ノード装置では、自己が送信した
パケツトがループ伝送路１２００を一巡して戻つ
て来た時、転送制御部４００で取り込まれたデー
タ中の発信アドレスが自己のアドレスに一致する
ことをパケツト制御部７００において判定し、転
送制御部４００に信号を送つて接続制御パケツト
領域の先頭チヤネルの空塞表示ビツトを空表示に
する。 一方、送信側ノード装置で、受信側ノード装置
から送られた来た応答を示す接続制御パケツトを
受信すると、パケツト制御部７００において、宛
先アドレスが自己アドレスと一致することを検出
し、前述したと同様に、接続制御パケツトをリン
ク制御部６００を介して処理装置３００に取り込
む。 処理装置３００では、応答情報を確認して、端
末装置１０００にスタート指令を発生する。ま
た、受信側ノード装置で自己が送信した情報がル
ープ伝送路１２００を１巡して来たことを知る
と、前述したと同様に、接続制御パケツト領域の
先頭チヤネルの空塞表示ビツトを空表示にして、
端末装置１０００にスタート指令を出す。 送信側ノード装置では、処理装置３００からの
スタート指令に基づき、端末装置１０００から送
信データを端末制御部５００に送出する。 端末制御部５００では、設定されてチヤネル番
号が、チヤネル制御部２００からのチヤネル番号
信号と一致するかどうか検出し、一致が検出され
ると、端末装置１０００からの送信データを転送
制御部４００に送り、それにより対応するチヤネ
ルに送信データを挿入してループ伝送路１２００
に送出する。 一方、受信側ノード装置では、送信されて来た
データを転送制御部４００で受信し、端末制御部
５００に送る。端末制御部５００では、設定され
たチヤネル番号がチヤネル制御部２００からのチ
ヤネル番号信号と一致するかどうかを判定し、一
致が検出されると、受信データをとり込み端末装
置１０００に送る。なお、同じチヤネルを使つて
同時に受信側ノード装置から送信側ノード装置に
対しても、データの送信を同様に行なうことがで
きる。 なお、受信側ノード装置から送信側ノード装置
に対して、異なつたチヤネルを使つて送信を行な
うようにすることもできる。 次に、送信側ノード装置において、端末装置１
０００から送信終了要求が処理装置３００に出る
と、処理装置３００では、切断を指示する接続制
御パケツトを作成し、前述したと同様に、受信側
ノード装置に送り、その端末装置１０００に停止
指示を行なう。 それとともに、送信側ノード装置において、処
理装置３００から端末制御部５００にチヤネル解
放要求を出し、占有しているチヤネルの番号にチ
ヤネル番号信号が一致した時、転送制御部４００
に信号を送り、そのチヤネルの空塞表示ビツトを
空にして、チヤネル解放を行なう。 なお、端末制御部５００では、設定されたチヤ
ネル番号が受信チヤネル番号信号と一致した時、
端末装置１０００から未だデータが入つて来てい
ない場合には有効性表示ビツトを無効表示したデ
ータを送信し、相手方にデータが無効であること
を伝え、端末装置１０００側のどのような処理速
度にも対応できるようになつている。 また、転送制御部４００においては、リンク制
御部６００から送られた接続制御パケツトの第１
〜14番目のチヤネルのデータに所定の演算を施し
てチエツクコードを作成し、そのコードをパケツ
トの15番目のチヤネル内に挿入して転送する機能
と、受信された接続制御パケツトの第１〜15番目
のチヤネルのデータに所定の演算を施して、受信
データの誤りをチエツクし、その結果を第16番目
のチヤネルにステータス情報として挿入して転送
する機能とを有している。 一方、パケツト交換を行なう場合は、送信側ノ
ード装置のパケツトインタフエース部８００にお
いて、パケツト交換領域の先頭チヤネルを検出し
てパケツト制御部７００に送る。パケツト制御部
７００では、転送制御部４００からの空塞表示ビ
ツトを見て、空チヤネル表示であれば、転送制御
部４００に信号を送り、その先頭チヤネルの空塞
表示ビツトを塞表示にする。それとともに、パケ
ツト化装置１１００で作成し、パケツトインタフ
エース部８００に設定してあるパケツト情報を転
送制御部４００からループ伝送路１２００に送出
する。受信側ノード装置では、パケツトの先頭チ
ヤネルをパケツトインタフエース部１１００でチ
ヤネル番号信号により検出し、パケツト制御部７
００を起動する。パケツト制御部７００では、転
送制御部４００から送られて来たパケツトデータ
の宛先アドレスが自己のアドレスであることを検
出し、その結果をパケツトインタフエース部１１
００に知らせる。インタフエース部１１００で
は、送られたパケツトデータを受け取り、処理装
置３００に送る。パケツトインタフエース部８０
０でパケツト交換領域の終了チヤネルを検出する
と、終了動作を行なう。 各ノード装置で、自己の発信したパケツトデー
タがループ伝送路１２００を一巡して再び戻つて
くると、パケツト制御部７００では、同様に転送
制御部からパケツトデータを受取り、発信アドレ
スが自己のアドレスと一致することをチエツク
し、一致した場合は転送制御部４００に信号を送
つて、対応するパケツトの先頭の空塞表示ビツト
を空表示にし、パケツト領域を開放する。 第３Ｂ図は本発明によるデータ通信方式を実現
するためノード装置であつて、フレーム生成機能
を有するノード装置の全体構成の一例を示すもの
で、第３Ａ図と異なる点は、転送制御部４００が
送受信部４００Ａと転送部４００Ｂとに分割され
ていることと、これらの間にフレーム生成制御部
９００が設けられていることである。 このノード装置は、前述した通常のノード装置
の役目をするとともに、ループ伝送路１２００を
巡回する一定周期のフレームを生成する役目をす
るものである。 フレーム生成制御部９００では、ループを一巡
したフレーム情報を転送制御部４００の送受信部
４００Ａ経由フレーム生成制御部９００内のメモ
リに１フレーム分記憶し、一方送信用のクロツク
を発生させ、該クロツクに基づき、同期領域のパ
ターンを先頭に作成し、その後順次上記メモリを
読み出し、フレームを形成させる。該情報を転送
制御部の転送部４００Ｂに送る。以降他と同様な
動作を行ない、次ノードへの情報は転送制御部の
送受信部４００Ａを経由して送出する。 また、フレーム生成制御部９００では、異常監
視を行なう機能を有している。すなわち、回線交
換領域およびパケツト交換領域のそれぞれにおい
て、各チヤネルの空塞表示ビツトが全て塞表示を
示している事が一定回数以上連続して続いている
ことを検出すると、各チヤネルの空塞表示ビツト
を強制的に空表示にする役目をしている。 その他の動作は第３Ａ図の場合と同じであるの
でその説明は省略する。 以下、第３Ａ図の各部の具体的構成例につき詳
細に説明する。 (1) フレーム同期部１００ 第４図はフレーム同期部１００の具体的構成
の一実施例を示すものである。 図において、信号TIM，SROUTは第７図で
詳述するように受信器及びシフトレジスタによ
り作成される信号である。ループ伝送路１２０
０から転送制御部４００に送られて来た直列の
受信情報を受信器により復調するとともに、受
信情報のビツト間隔のタイミングを抽出するこ
とによりデユーテイ50％のタイミング信号
TIMが作成される。このタイミング信号TIM
により直列の受信情報をシフトレジスタに順次
格納する。そのシフトレジスタの並列出力が信
号SROUTである。 フレーム同期部１００では、同期パターン発
生器１０１に設定されている、フレーム同期領
域内の同期パターンと、転送制御部４００のシ
フトレジスタに格納された情報SROUTとを、
一致回路１０２において１ビツト受信する毎に
比較し、一致が検出されると一致フリツプフロ
ツプ１０３をアンドゲート１０４を通してセツ
トする。 このフリツプフロツプ１０３のセツトによ
り、アンドゲート１０５を通して同期カウンタ
１０６を作動させ、以後の受信ビツト数の計数
を開始する。 同期カウンタ１０６の値が、１チヤネル当り
のビツト数（本実施例では10）に相当したこと
をデコーダ１０７で検出すると、アンドゲート
１０８により転送制御部４００のシフトレジス
タの内容SROUTが再び同期パターンに一致す
るかどうかのチエツクを行ない、もし不一致で
あれば、アンドゲート１０８の出力によりオア
ゲート１０９を通して一致するフリツプフロツ
プ１０３および同期カウンタ１０６をリセツト
してしまい、再び、１ビツトずつ受信される度
にシフトレジスタの内容と同期パターンの一致
を探索する。 シフトレジスタの内容と同期パターンが引続
き一致した場合には一粒フリツプフロツプ１０
３はセツトされたままで、その時には、同期カ
ウンタ１０６から同期文字カウンタ１１０に信
号を出し、同期文字カウンタ１１０を＋１す
る。このように、同期パターンに一致したチヤ
ネルが連続して受信されると、同期文字カウン
タ１１０にその文字数が計数される。上述した
ように同期領域のチヤネル数が４であるとすれ
ば、カウンタ１１０の値が３になり、かつ同期
カウンタ１０６の内容が次の第４チヤネルの同
期文字を検出した後の値例えば３になつた時、
すなわち、４チヤネル連続して一致が得られる
ことをデコーダ１１１，１０７により検出し、
かつタイミング信号TIMのタイミングの時に
アンドゲート１１２に出力を生じさせ、同期合
せフリツプフロツプ１１３をセツトし、同期合
せが成立した事を示し、そのセツト出力で、オ
アゲート１０９を通して一致フリツプフロツプ
１０３、同期カウンタ１０６、同期文字カウン
タ１１０を全てリセツトするとともに、アンド
ゲート１０４の出力を禁止する。それにより、
一致検出動作を停止させ、以降の情報チヤネル
の内容を誤つて同期チヤネルと見なすことを防
止する。 一方、クロツクカウンタ１１４は、受信タイ
ミング信号TIMにより、駆動されておりシフ
トレジスタ出力SROUTが１チヤネル分の情報
を示すタイミングを指示するクロツクを作成す
るためのものである。 そのために、アンドゲート１１２で同期OK
が検出され時、クロツクカウンタ１１４の内容
を、強制的に、同期カウンタ１０６の値即ち３
に設定し、同期カウンタ１０６の値と、クロツ
クカウンタ１１４の値を同じにすることにより
位組合せを行なう。一方、クロツクカウンタ１
１４の出力をデコーダ１１５に入力し、クロツ
クカウンタ１１４の値が0.1の時にデコーダ１
１５からクロツク信号CLKIを出力し、また、
クロツクカウンタ１１５の値が５，６の時に、
クロツク信号CLKを出力する。また、特殊
な用途のためにクロツクカウンタ１１５の値が
４の時クロツク信号CLKを出力する。この
CLKにより後述するようにシフトレジスタ
の出力は、受信レジスタに転送され、各チヤネ
ル毎の情報単位で以降の処理が可能となる。一
方、本CLKI〜は同期が合つていない時で
も、クロツクカウンタ１１４は常に動作してい
るので常時出力され、ノード装置の他の部分の
処理を中断させることはない。 同期合せフリツプフロツプ１１３がセツトさ
れると、フレーム同期部１００からチヤネル制
御部２００にチヤネルアクト信号CHACTを送
りチヤネル制御部２００内のチヤネルカウンタ
を起動し、クロツク信号CLKのタイミング
で計数を開始し、クロツク信号CLKの数す
なわち、フレーム内のチヤネル数（同期領域内
のチヤネル数は除く。）を計数する。チヤネル
カウンタの内容が、フレーム内の情報通信領域
（第２Ａ図Ｙ）のチヤネル数に相当する数に達
すると、デコーダからエンドチヤネル信号
END CHをフレーム同期部１００に送り返し、
アンドゲート１１６を通して同期合せフリツプ
フロツプ１１３をリセツトする。それにより、
前述したような同期検出動作が開始され転送制
御部４００のシフトレジスタに１ビツト受信さ
れる度に同期文字パターンかどうかのチエツク
を再び行なう。それにより、次のフレームの同
期領域が、前フレームの終了に続いて正常に受
信されるかチエツクがなされる。 ループ伝送路１２００の伝送情報のビツト抜
け、雑音によるビツト湧出し等により、次のフ
レームの同期領域に同期パターンが検出されな
い場合があり得る。この場合には、フレーム内
のチヤネル情報が正しく認識されないので、す
ぐに同期を取り直す一方、その間の処理を中止
させる等の何らかの処置が必要であり、そのた
めに、この同期ずれを直ちに検出しなければな
らない。 この同期ずれの検出は、前のフレームの終了
を示すエンドチヤネル信号ENDCHにより同期
合せフリツプフロツプ１１３がリセツトされた
後、クロツクカウンタ１１４の値が０になつた
タイミング、すなわち、次のフレームの同期領
域の先頭の同期チヤネルの情報が全て転送制御
部４００のシフトレジスタに入力されたタイミ
ングで、同期パターンとの一致が検出されず、
即ち一致フリツプフロツプ１０３がリセツトさ
れていれば、アンドゲート１１７から出力が生
じ、同期ずれフリツプフロツプ１１８をセツト
する。同期ずれフリツプフロツプ１１８のセツ
ト出力である同期ずれ信号ST OUTをチヤネ
ル制御部２００に送出する。このフリツプフロ
ツプ１１８は同期合せができたときフリツプフ
ロツプ１１３の出力でリセツトされる。 (2) チヤネル制御部２００ 第５Ａ図はチヤネル制御部２００の具体的構
成の一例を示すものである。 前述したように、フレーム同期部１００で、
同期合せが成立してチヤネルアクト信号CH
ACTが出力されると、チヤネル制御部２００
では、同じくフレーム同期部１００からのクロ
ツク信号CLKのタイミングでアンドゲート
２０１を開き、チヤネルカウンタ２０２の計数
を開始する。チヤネルカウンタ２０２の内容
が、フレーム内の情報通信領域のチヤネル数に
相当する値になるとデコーダ２０３からエンド
チヤネル信号END CHを出力する。フレーム
同期部１００からのチヤネルアクト信号CH
ACTがオフになるとインパートゲート２０４
を通してチヤネルカウンタ２０２をリセツトす
る。 チヤネルカウンタ２０２の出力は、後述する
ように、ノードアクト フリツプフロツプ２０
５がセツトされている時に、アンドゲート２０
６の通してチヤネル番号信号CHNOとして端
末バス１３００に送出される。 一方、インタフエース回路２０７は処理装置
３００から選択されたレジスタにデータを書込
んだり、データを読み出したりするための回路
で、その具体的構成は、例えば、第５Ｂ図に示
すようである。 第５Ｂ図に示すインタフエース回路２０７に
は、処理装置３００から端末バス１３００を通
して、同期信号SYNC、端末番号TMNO、レ
ジスタ番号REGNO、読出し、書込み制御信号
Ｒ／、データＤが入力されており、一致回路
２０８において、同期信号SYNCが入つている
時に、端末番号TMNOを端末番号発生器２０
９からの自己に割りあてられた端末番号と比較
し、両者が一致する時にリード・ライト制御信
号Ｒ／に応じて、アンドゲート２１０または
２１１から出力を生ぜしめ、ライトデコーダ２
１２またはリードデコーダ２１３を選択させ
て、処理装置３００からのレジスタ番号
REGNOに対応するレジスタにライトセレクタ
信号WSまたはリードセレクト信号RSを出力す
る。同時に、送信ゲート２１４または受信ゲー
ト２１５も選択し、処理装置からのデータＤを
ライトセレクト信号WSで選択されたレジスタ
に書込むか、または、選択されたレジスタの内
容を出して処理装置に送るかする。なお、レジ
スタ番号REGNOで指定されるのはレジスタに
限らず、フリツプフロツプ等の記憶機能を持つ
たものでもよい。 第５Ａ図において、回線先頭チヤネルレジス
タ２１６、回線終了チヤネルレジスタ２１７、
同期はずれ状態フリツプフロツプ２１８および
ノードアクトフリツプフロツプ２０５は処理装
置からのレジスタ番号REGNOで選定されるも
のである。 回線先頭チヤネルレジスタ２１６および回線
終了チヤネルレジスタ２１７には、処理装置か
らインタフエース回路２０７を通して送られる
ライトセレクト信号WSまたはRSにより予じめ
フレームの回線交換領域の最初のチヤネル番号
および最終のチヤネル番号が予じめ格納され
る。また、フリツプフロツプ２０５は、ノード
装置を動作させる時に、ライトセレクト信号
WSのタイミングで、データＤでセツトされる
ようになつている。 そして、チヤネルカウンタ２０２の内容が、
回線先頭チヤネルレジスタ２１６と一致するこ
とを一致回路２１９で検出すると、回線交換領
域フリツプフロツプ２２０をセツトする。また
チヤネルカウンタ２０２の内容が、回線終了チ
ヤネルレジスタ２１７と一致することが一致回
路２２１で検出されると検出信号を遅延回路２
２２で一定時間遅延した後、フリツプフロツプ
２２０をリセツトする。フリツプフロツプ２２
０がセツトされている時、ノードアクトフリツ
プフロツプ２０５がセツト状態にあればアンド
ゲート２２３を開いて、回線ゲート信号LING
を発生させ、端末バス１３００に送出する。 処理装置３００において、同期はずれ状態フ
リツプフロツプ２１８の状態を知るために、イ
ンタフエース回路２０７を通してリードセレク
ト信号RSを送り、バツフアゲート２２４を開
いて、フリツプフロツプ２１８の内容を取込む
とともに、遅延回路２２５で一定時間遅延した
信号によりフリツプフロツプ２１８をリセツト
する。 また、インタフエース回路２０７からのリー
ドセレクト信号RSにより、レジスタ２１６ま
たは２１７の内容がバツフアゲート２２６また
は２２７を通して読出されるようになつてい
る。 (3) 処理装置３００ 第６図は処理装置３００の具体的構成の一例
を示すものである。 処理装置３００は、処理部３００Ａと変換部
３００Ｂとに分けられ、処理部３００Ａは少な
くともプロセツサ３０１、メモリ３０２および
バス３０３よりなつている。 そして、プロセツサ３０１およびメモリ３０
２を接続したバス３０３には、アドレスストロ
ーブ信号ASYNC、アドレス信号ADRS、リー
ド・ライト制御信号Ｒ／ＷおよびデータＤを有
しており、それらの信号は変換部３００Ｂに入
力される。変換部３００Ｂでは、処理部３００
Ａからのアドレス信号ADRSの上位ビツトを一
致回路３０４に送り、アドレスストロープ信号
ASYNCのタイミングで、アドレスの上位ビツ
トが、アドレス発生器３０５に設定されている
インタフエース回路へのアクセスを示すアドレ
スパターンか否かのチエツクを行ない、一致す
れば、同期信号SYNCを作成する。また、アド
レスADRSの下位ビツトは端末番号TMNOお
よびレジスタ番号REGNOとしてそのまま送出
される。 また、リード・ライト制御信号Ｒ／Ｗは、同
期信号SYNCのタイミングで、アンドゲート３
０６を通して送出するとともに、アンドゲート
３０６および３０７により、バツフアゲート３
０８または３０９を開いてデータＤの送信また
は受信を行なう。 このようにして作成された各種の信号は、上
述したチヤネル制御部２００のインタフエース
回路ばかりでなく、端末制御部５００、リンク
制御部６００およびパケツトインタフエース部
８００のインタフエース回路にも送出されてい
る。 (4) 転送制御部４００ 第７図は転送制御部４００の具体的構成の一
例を示すもので、送受信部４００Ａと転送部４
００Ｂとからなつている。 送受信部４００Ａにおいて、ループ伝送路１
２００からの情報を受信器４０１で受け、その
情報を復調する一方、その情報から受信情報の
ビツトタイミング信号TIMを抽出し、このタ
イミング信号TIMのタイミングで情報をシフ
トレジスタ４０２に順次格納する。 次に、前述したフレーム同期部１００からの
クロツク信号CLKIの立上りで、シフトレジス
タ４０２の10ビツトの出力を受信レジスタ４０
３に並列にセツトする。 一方、転送部４００Ｂでは、受信レジスタ４
０３の出力の内の有効表示ビツトおよび空塞表
示ビツトの２ビツトをそのまま受信レジスタ４
０４に送るとともに、空塞表示ビツトをノツト
ゲート４０５を通して空塞表示信号IDLEとし
て端末バス１３００に送出する。受信レジスタ
４０３の出力の残りの８ビツトのデータ情報
を、アドレス照合のための信号ADDRとして
パケツト制御部７００に送るとともに、ステー
タスセレクタ４０６の一方の入力に送る。ま
た、ステータスセレクタ４０６の他方の入力に
は、パケツト制御部７００からのステータス信
号STATBおよび後述するエラーの有無を示す
ステータス信号が入力されている。このステー
タスセレクタ４０６では、パケツト制御部７０
０からのステータスセレクトSTATSELに応
じて送出データを選択する。すなわち、該信号
がない時には受信レジスタ４０３の出力を選択
し、該信号がある時には他方の入力であるステ
ータス信号STAB等を選択する。 一方ステータスセレクトSTATSEL信号は
例えば接続制御パケツト領域を受信中に、その
16チヤネル目にステータスを返送する必要があ
る時等に送られ、ステータス信号STATBおよ
び零検出器４１７の出力を選択する。ステータ
スセレクタ４０６の選択出力は受信レジスタ４
０４に送られる。受信レジスタ４０４では、フ
レーム同期部１００からのクロツクCLKで
入力データをセツトする。受信レジスタ４０４
の出力の内の空塞表示ビツトをビジー制御回路
４０７に入力し、他の残りの９ビツト受信デー
タRDとして端末バス１３００に送出するとと
もに、モードセレクタ４０８の一方に入力す
る。また、受信レジスタ４０４のデータ情報８
ビツトの出力FIFOメモリ４０９を構成するレ
ジスタ１に入力する。FIFOメモリ４０９では、
受信レジスタ４０４の出力をレジスタ４０９−
１，４０９−２にCLKIのタイミンングで、又
４０９−３にはCLKのタイミングで順次格
納する。 したがつて、FIFOメモリ４０９から出力さ
れる受信データは２チヤネル分遅延されたもの
で、パケツト受信データPAKDとしてリンク
制御部６００に送られる。ここでFIFOメモリ
４０９を使用したのは、接続制御パケツト内の
宛先アドレスは３チヤネル目であり、その宛先
アドレスが自己アドレスであることを判断し
て、受信データを取り込む必要があるからであ
る。 モードセレクタ４０８の他方の入力には、端
末バス１３００からの送信データSDが入力さ
れており、このセレクタ４０８では、パケツト
制御部７００からのモードセレクト信号
MODSELがオンになると、送信データSDを選
択し、モードセレクト信号MODSELがオフに
なると、受信レジスタ４０４からの出力を選択
する。 ビジー制御回路４０７は、パケツト制御部７
００からのビジーオン信号BUSYONがオンで
ある時に受信情報の内の空塞表示ビツトを塞表
示に強制的に設定し、ビジーオフ信号
BUSYOFFがオンである時に、空塞表示ビツ
トを空表示に強制的に設定している。それ以外
の時は、ビジー制御回路４０７は、受信レジス
タ４０４からの信号をそのまま出力する機能を
持つている。 次に、ビジー制御回路４０７およびモードセ
レクタ４０８の出力をクロツクCLKIのタイミ
ングで送信レジスタ４１２にセツトする。送信
レジスタ４１２の出力の内、空塞表示ビツト、
有効表示ビツトの２ビツトはそのまま送受信部
４００Ａの送信レジスタ４１３に入力される。
一方残りの８ビツトのデータ情報は、チエツク
セレクタ４１４および演算器４１５に入力され
る。 チエツクレジスタ４１６は、パケツト制御部
７００からのリセツト信号BCC RSTにより０
に初期設定された後、パケツト制御部７００か
らのチエツク動作開始信号BCC ACTにより、
演算器４１５を動作させて、チエツクレジスタ
４１６の出力と送信レジスタ４１２の出力との
演算を行ない、その結果をクロツクCLKの
タイミングでチエツクレジスタ４１６にセツト
する。本演算は特定の定数での割算であり、伝
送情報チエツクとして一般に用いられる方式で
ある。これらの動作は、例えば接続制御パケツ
ト領域の１〜14チヤネルのデータ情報を送信す
る間繰り返される。 15チヤネル目に、パケツト制御部７００から
チエツクセレクト信号BCCSELがセレクタ４
１４に送られ、セレクタ４１４では、そのタイ
ミングで、演算器４１５の出力を選択して送信
レジスタ４１３に送出する。 零検出器４１７は、演算器４１５の全ビツト
が所定値、例えば、０であることを検出する機
能を有しており、その出力をステータス信号
STATBとともに、ステータスセレクタ４０６
に入力している。要するに、零検出器４１７
は、接続制御パケツト領域内の１〜15チヤネル
のデータ情報の各ビツトの演算結果がすべて例
えば零になるかどうかでデータ情報にエラーが
あるかどうかを検出するもので、その結果をパ
ケツト領域内の16チヤネル目のステータスチヤ
ネルに乗せるようになつている。 送受信部４００Ａの送信レジスタ４１３で
は、フレーム同期部１００からのクロツク
CLKのタイミングで送信レジスタ４１２お
よびチエツクセレクタ４１４の出力をセツト
し、次にその内容をタイミング信号TIMで１
ビツトずつシフトして送信器４１８を介してル
ープ伝送路１２００に送信する。 また、前述したように、フレーム同期部１０
０では、フレーム同期が成立していなくてもク
ロツクタイミングを生成しているので、受信し
た情報は常時転送が可能になつている。 (5) 端末制御部５００ 第８Ａ図および第８Ｂ図は端末制御部５００
の具体的構成の一例を示すもので、第８Ａ図は
その基本部、第８Ｂ図は空チヤネル選択部を示
している。 第８Ａ図の基本部において、インタフエース
回路５０１は第５Ｂ図と同様な回路で構成さ
れ、処理装置３００との間のデータの送、受を
行なう。 送信チヤネルレジスタ５０２は送信すべき回
線交換領域内のチヤネル番号を格納するもので
あり、受信チヤネルレジスタ５０３は、受信す
べき回線交換領域内のチヤネル番号を格納する
ものである。また、モードレジスタ５０４の内
容は４ビツトの情報からなり、その内の２ビツ
ト５０４−１，５０４−２は、送信時のバス接
続方法を示している。５０４−１は端末バス１
３００内の送信バスを介してループ伝送路１２
００にデータを送信する場合を指示し、５０４
−２は同じノード装置内の他の端末制御部へ端
末バス１３００内の内部バスを介してデータを
送信する場合を指示している。 また、モードレジスタ５０４の残りの２ビツ
ト５０４−３，５０４−４は受信時のバス接続
方法を示しており、ビツト５０４−３はループ
伝送路１２００から端末バス１３００の受信バ
スを介してデータを受信する場合を示し、ビツ
ト５０４−４は同一ノード装置内の他端末制御
部から端末バス１３００内の内部バスを介して
データを受信する場合を示している。 これら送信チヤネルレジスタ５０２、受信チ
ヤネルレジスタ５０３およびモードレジスタ５
０４には、インタフエース回路５０１からのラ
イトセレクト信号WSによりデータＤをセツト
できるようになつており、また、これらのレジ
スタ５０２，５０３および５０４の出力をリー
ドセレクト信号RSによりそれぞれバツフアゲ
ート５０５，５０６および５０７を介してイン
タフエース回路５０１に取込むようになつてい
る。 また、送信および受信チヤネルレジスタ５０
２および５０３には、第８Ｂ図で詳細に説明す
るように、ハント要求があつた後のクロツク
CLKIのタイミングHTCLK−ＳおよびＲでチ
ヤネル番号CHNOを更新登録して行き、回線
交換領域内の空チヤネルが生じた時、そのチヤ
ネル番号を最終的に登録することが可能となつ
ている。モードレジスタ５０４のうちの送信指
示である５０４−１，５０４−２のいずれかが
設定されていることを検出するオアゲート５２
４の出力がある時のみ送信チヤネルレジスタ５
０２の出力がアンドゲート５０８により一致回
路５１０に出力される。 同様にオアゲート５２５により送信モードレ
ジスタ５０４のうちの５０４−３，５０４−４
のいずれかが設定されていることを検出し、チ
ヤネルレジスタ５０３の出力をアンドゲート５
０９により一致回路５１１に出力される。 なお、レジスタ５０２および５０３にインタ
フエース回路５０１を介して処理装置３００か
らのデータを設定するのは、例えば、相手方か
ら接続制御パケツトを受信し、そこに送受信チ
ヤネル番号が指定されていた場合等である。 レジスタ５０２〜５０４にデータがセツトさ
れた後、送信チヤネルレジスタ５０２および受
信チヤネルレジスタ５０３の内容と、チヤネル
番号信号CHNOとの一致を一致回路５１０お
よび５１１で検出する。 チヤネル番号信号とが送信チヤネルレジスタ
５０２とが一致が一致回路５１０で検出される
と、モードレジスタ５０４のビツト５０４−１
の内容が１であれば、アンドゲート５１２を開
いて、モード信号MODEを端末バス１３００
に送出するとともに、アンドゲート５１３を介
してバツフアゲート５１４を開き、送信バツフ
ア５１５の内容を端末バス１３００に送出す
る。一方、端末装置１０００では送信データが
揃うと送信要求信号SREQをオンにすることに
より送信バツフア５１５に８ビツトに送信デー
タSDをセツトするとともに、送信要求フリツ
プフロツプ５１６をセツトし、該５１６の出力
信号は有効表示ビツトとして、バツフアゲート
５１４が開かれた時にデータ情報とともに端末
バス１３００に送信データSDとして転送制御
部４００に送出する。転送制御部４００では前
述したようにモード信号MODEに対応するモ
ードセレクト信号MODSELによりモードセレ
クタを動作させて送信データSDを他のノード
装置に送出する。 一致回路５１０の一致出力を遅延回路５１７
で遅延した信号を端末装置１０００へ送信OK
信号SOKとして送出する一方、送信要求フリ
ツプフロツプ５１６をリセツトする。従つて、
端末装置１０００からの送信データが揃わない
前に、チヤネル番号の一致が検出されると、デ
ータの送出前に送信要求フリツプフロツプ５１
６がリセツトされているので、送信データSD
の有効表示ビツトは０となり、その送信データ
が無効であることを表示している。要するに端
末装置１０００側の処理速度が遅く、送信デー
タが揃わない場合には、無効表示をすることに
より、端末装置１０００側の処理速度に制限は
なくなる。 次に、一致回路５１０で一致が検出された時、
モードレジスタ５０４のビツト５０４−２が１で
あれば、アンドゲート５１８によりバツフアゲー
ト５１９を開いて、前述した送信データを内部バ
スデータINDとして内部バスに送出する。 一方受信チヤネルレジスタ５０３の出力が、端
末バスからのチヤネル番号と一致することが一致
回路５１１で検出されると、モードレジスタ５０
４のビツト５０４−３，５０４−４の内容に応じ
て次の動作を行なう。 すなわち受信セレクタ５２０には、受信バスか
らの受データRDおよび内部バスからの受信デー
タINDが入力されており、このセレクタ５２０
では、モードレジスタ５０４のビツト５０４−３
が１の時には受信データRDを選択し、ビツト５
０４−４が１の時には内部バスデータINDを選
択するようになつている。このようにして選択さ
れたデータの内、データ情報を受信バツフア５２
１に入力し、有効表示ビツトをアンドゲート５２
２に印加する。有効表示ビツトの有効表示信号
と、一致回路５１１の一致出力とにより、アンド
ゲート５２２の出力をオンとし、受信セレクタ５
２０の出力を受信バツフア５２１にセツトすると
ともに、受信要求フリツプフロツプ５２３をセツ
トする。このフリツプフロツプ５２３のセツト出
力を受信要求信号RREQとして端末装置１０００
に送出するとともに、受信バツフア５２１の内容
を受信データRDとして端末装置１０００に送出
する。端末装置１０００で受信要求信号RREQを
受け取ると受信OK信号ROKを送り返し、受信要
求フリツプフロツプ５２３をリセツトする。 このように、アンドゲート５２２により有効表
示ビツトが有効表示をしている時のみ、受信デー
タを端末装置１０００に取り込むようになつてい
るので、送信側の端末装置で完全なデータとして
送出された時のみ受されることになり、端末装置
側の速度にとらわれないでデータの送受信を行な
うことができる。 次に、第８Ｂ図により、空チヤネル選択機能に
ついて説明する。なお、第８Ｂ図は、送信または
受信のいずれかの時の空チヤネル選択機能に関連
する回路のみが示されているが、実際には、送信
および受信に対応して第８Ｂ図の回路が２個設け
られることになる。 このような構成において、処理装置３００から
インタフエース回路５０１を経由してハント要求
が送られてくると、クロツクCLKIのタイミング
でアンドゲート５３１を開いてハント要求フリツ
プフロツプ５３２をセツトする。ハント要求フリ
ツプフロツプ５３２がセツトされると、ハント
し、回線交換領域の受信を示す回線ゲート信号
LINGと、受信データのチヤネルが空チヤネルで
あることを示す空表示信号IDLEとハント要求フ
リツプフロツプ５３２の出力とをアンドゲート５
３３に入力し、上述したハント条件が成立した
時、アンドゲート５３３から出力信号を遅延回路
５３４で所定時間遅延した後、空チヤネル獲得フ
リツプフロツプ５３５をセツトするとともに、ハ
ント要求フリツプフロツプ５３２をリセツトす
る。一方、ハント要求フリツプフロツプ５３２が
セツトされている間、クロツクCLKIによりアン
ドゲート５３６を開いて信号HTCLKを得、この
信号を第８Ａ図のチヤネルレジスタ５０２または
５０３に入力して、そのタイミングで、チヤネル
番号信号CHNOを次々チヤネルレジスタ５０２
または５０３に取り込み、更新する。前述したよ
うに、空チヤネルが検出され、ハント要求フリツ
プフロツプ５３２がリセツトされると、レジスタ
の取り込み動作を停止するので、最終的には、空
チヤネルに対応するチヤネル番号がレジスタに格
納されていることになる。 遅延回路５３４の出力信号をオアゲート５３７
を通して遅延回路５３８に入力し、そこで所定時
間遅延してビジー信号BUSYとしてパケツト制
御部７００に送出し、ビジーオン信号BUSYON
に変換する。それにより、転送制御部４００で転
送中の対応チヤネルの空塞表示ビツトを塞表示と
し、他の端末装置でのハントを禁止する。以降、
ハント成立後も第８Ａ図の一致回路５１０または
５１１の一致出力COIN−ＳまたはＲをアンドゲ
ート５３９およびオアゲート５３７を通して遅延
回路５３８に入力し、遅延回路５３８で所定時間
遅延した後、同じくビジー信号BUSYとして送
出し、空塞表示ビツトを塞表示にする。なお、遅
延回路５３８は、タイミングを適切に保つために
設けられている。 フリツプフロツプ５３５がセツトされ、ハント
が成立した後は、そのセツト出力により、アンド
ゲート５３１を閉じ、以後のハント要求を禁止
し、二重チヤネルハントを防止している。 一方、データの送信または受信が終了して、占
有したチヤネルを解放する時は、処理装置３００
からの指示により、インタフエース回路５０１か
らライトセレクト信号WSを送出し、クロツク
CLKIのタイミングでアンドゲート５４０を開い
て解放要求フリツプフロツプ５４１をセツトす
る。そして、第８Ａ図のチヤネルレジスタ５０２
または５０３の内容とチヤネル番号信号CHNO
との一致が検出されるのを待ち、一致回路５１０
または５１１で一致が検出され信号COIN−Ｓあ
るいはCOIN−Ｓが出力されると、アンドゲート
５４２からの出力がタイミング調整用の遅延回路
５４３で所定時間遅延した後、空表示OK信号
IDLEOKをパケツト制御部７００に送出し、ビ
ジーオフ信号BUSYOFFを転送制御部４００に
送り、占有したチヤネルの空塞表示ビツトを強制
的に空表示にする。 それとともに、解放要求フリツプフロツプ５４
１および空チヤネル獲得フリツプフロツプ５３５
をリセツトし、解放動作を完了する。 なお、同一ノード装置内の複数個の端末制御部
に対して同時にハント要求状態にしないように処
理装置内のプログラム制御で常に唯一個のみの動
作を行なわせるようにし、空のチヤネルに対し複
数の端末制御部がハントする事に防止している。 上述した実施例では、端末装置当り１チヤネル
だけを占有して送信あるいは受信を行なう場合に
ついて説明したが、端末装置当り複数チヤネルを
割り当てるようにしてもよい。第８Ｃ図は、この
場合の端末制御部の基本部の主要部の一例の構成
を示すものである。 図において、チヤネルレジスタ５５１，５５２
は送信および受信用に兼用されるもので、これら
レジスタにセツトされた内容とチヤネル番号信号
CHNOとの一致を一致回路５５５，５５６で検
出し、いずれかの一致回路で一致が検出されると
オアゲート５５７から出力させる。 一方、送受信の端末インタフエースの速度調整
のために、送信用および受信用にそれぞれFIFO
メモリ５５８および５５９が設けられている。 このFIFOメモリ５５８には、端末装置１００
０から送られた送信要求信号SREQのタイミング
で、送信データSDとともに、データが有効であ
ることを示す有効表示ビツトを格納しておく。 上述したように一致が検出されると、その検出
信号を遅延回路５６０で所定時間遅延させ、その
遅延信号のタイミングでFIFOメモリ５５８に格
納された送信データを読み出す。この時、データ
の送信を行なう場合モードレジスタ５０４のビツ
ト５０４−１および５０４−２の内容に応じて第
８Ａ図で述べたと同じ動作を行なう。 一方、データの受信を行なう場合、モードレジ
スタ５０４のビツト５０４−３および５０４−４
の内容に応じて、第８Ａ図に述べたように、受信
データRDまたは内部バスデータINDをセレクタ
５２０で選択し、選択されたデータが有効である
時には、そのデータをFIFOメモリ５５９に順次
格納し、その内容を所定のタイミングで読み出し
端末装置１０００に受信データRDとして送出す
る。 また、チヤネルレジスタ５５１に対応して、第
８Ｂ図に示すような空チヤネル選択機能を有する
回路が設けられており、その場合には、アンドゲ
ート５３６の出力信号HTCLK−１〜HTCLK−
ｎをチヤネルレジスタ５５１〜５５２に印加し、
そのタイミングでチヤネル番号CHNOを次々チ
ヤネルレジスタ５５１〜５５２に取り込み、更新
する。また、モードレジスタ５０４の各ビツトの
出力の論理和をオアゲート５６３でとり、モード
レジスタ５０４のいずれかのビツトに１がセツト
されている時のみ、チヤネルレジスタ５５１〜５
５２の出力がアンドゲート５５３〜５５４を通し
て一致回路５５３〜５５４に出力される。また、
一致回路５５５〜５５６の一致出力COIN−１〜
COIN−ｎをそれぞれのアンドゲート５３９およ
び５４２に印加している。 またそれぞれの遅延回路５３８の出力の論理和
をオアゲートで取つた出力をビジー信号BUSY
として送出するとともに、それぞれの遅延回路５
４３の出力の論理和を同様に取つて、その出力を
空表示OK信号IDLEOKとして送出するようにな
つている。 また、インタフエース回路５０１からのリード
セレクト信号RSにより、バツフアゲート５６１
および５６２を開いて、チヤネルレジスタ５５１
〜５５２の内容を処理装置に取込むこともでき
る。 上述した実施例において、モードレジスタ５０
４および内部バスを用いることにより、同一ノー
ド装置内の複数の端末制御部内の任意の２つの間
の交信が可能となつているが、このことを第８Ｄ
図により詳細に説明する。 図は、転送制御部４００と複数の端末制御部５
００Ａ，５００Ｂとの接続関係を示すもので、端
末バス１３００はそれらの間の接続に必要なバ
ス、すなわち、モード信号MODE用のバス１３
０１、送信データSD用の送信バス１３０２、受
信データRD用の受信バス１３０３、内部バスデ
ータIND用の内部バス１３０４およびチヤネル
番号信号CHNO用のバス１３０５を有している。 同一ノード装置内の端末制御部５００Ａおよび
５００Ｂの間で交信を行なう場合、端末制御部５
００Ａおよび５００Ｂ内の送信チヤネルレジスタ
５０２と受信チヤネルレジスタ５０３の値を各各
同一のチヤネル番号に設定しておく。 次に、チヤネル番号を設定する方法の一例につ
き説明する。送信側の一方の端末制御部、例え
ば、５００Ａにおいて、空チヤネルを探し、空チ
ヤネルが見つかるとそのチヤネル番号を送信チヤ
ネルレジスタ５０２に設定する。処理装置３００
ではこのレジスタ５０２に設定されたチヤネル番
号を読み込み、それと同じチヤネル番号を同じ端
末制御部５００Ａ内の受信チヤネルレジスタ５０
３にセツトするとともに、他の端末制御部５００
Ｂ内の送信および受信チヤネルレジスタ５０２お
よび５０３にもセツトする。また、処理装置３０
０では、端末制御部５００Ａ内のモードレジスタ
５０４において、受信側は受信バス１３０３、送
信側は内部バス１３０４との接続を指示するよう
に、ビツト５０４−２および５０４−３を１とす
るとともに、端末制御部５００Ｂ内のモードレジ
スタ５０４においては、受信側は内部バス１３０
４、送信側は送信バス１３０２との接続を指示す
るように、ビツト５０４−１および５０４−４を
１にしておく。 これにより、端末制御部５００Ｂの送信部５９
０Ｂからの送信情報を第８Ｄ図の太線に示すよう
に、送信バス１３０２を径由して転送制御部４０
０に送り、また、同様に、モード信号をバス１３
０１を径由して転送制御部４００に送る。 転送制御部４００では、バス１３０１のモード
信号がオンすることにより、送信情報を設定され
た番号のチヤネルに乗せてループ伝送路１２００
に送出する。このようにしてループ伝送路１２０
０を周回した情報を転送制御部４００で取り込
み、受信バス１３０３を介して端末制御部５００
Ａの受信部５９１Ａに送る。 一方、端末制御部５００Ａから端末制御部５０
０Ｂへ情報を送出する場合、第８Ｄ図の太線に示
すように、端末制御部５００Ａの送信部５９０Ａ
から送信情報を内部バス１３０４に送り出し、こ
の内部バス１３０４のデータを端末制御部５００
Ｂの受信部５９１Ｂで受けるようになつている。 また、図の点線は、上述したと逆の場合の信号
の径路を示している。 リンク制御部６００ リンク制御部６００は、回線交換機能において
接続制御パケツト領域Ａのパケツトデータ（以下
リンクパケツトデータと略す）の送受信処理を行
うものである。このリンク制御部６００の構成、
動作は、パケツト交換機能時におけるデータの送
受信を行う装置の構成、動作と、端末インタフエ
ース以外は、ほぼ同じである。 第９図は上記リンク制御部６００の構成を示す
一実施例である。 同図において、６０２，６０３はレジスタであ
り、前述の処理装置３００からインタフエース部
６０１を介して接続制御パケツト領域Ａ（以下リ
ンクパケツト領域と略称する）の先頭チヤネル番
号と終了チヤネル番号とがそれぞれ初期設定され
る。従つて例えば第２Ｂ図のようなフレーム構成
の場合、リンク先頭チヤネルレジスタ６０２には
チヤネル番号５、リンク終了チヤネルレジスタ６
０３にはチヤネル番号２０の値がセツトされるこ
とになる。各レジスタ６０２，６０３にチヤネル
番号を表わすデータをセツトする場合には、各レ
ジスタに予め割当てられたアドレスを指定するラ
イトセレクト信号WSと、セツトすべきチヤネル
番号を表わすデータＤとをレジスタに印加するこ
とにより実現される。又、各レジスタ６０２，６
０３のアドレスを指定するリードセレクト信号
RSが印加されると、各レジスタに格納されてい
るチヤネル番号を表わすデータが、それぞれバツ
フアゲート６０８，６０９を介して読み出され
る。 両レジスタ６０２，６０３の出力は、チヤネル
制御部２００から端末バスを通して送られてくる
チヤネル番号情報CHNOと共に、それぞれ一致
検出回路６０４，６０５に加えられる。一致検出
回路６０４は、レジスタ６０２の内容とチヤネル
番号情報CHNOとが一致したときに出力信号を
出し、これにより先頭タイミング回路６０６が起
動される。このタイミング回路６０６は、先頭チ
ヤネルにおいてクロツクCLKIと同期したタイミ
ングに信号STCHを出力する。一方、一致検出回
路６０５は、レジスタ６０５の内容と、チヤネル
番号情報CHNOとが一致したときに出力信号を
出し、これにより終了タイミング回路６０７が起
動される。このタイミング回路６０７は、終了チ
ヤネルにおいてクロツク信号CLKと同期した
タイミングに信号TECHを出力する。 上記先頭タイミング回路６０６の起動により、
先頭チヤネル信号STCHが端末バスを経由して後
述のパケツト制御部７００に送られ、パケツトデ
ータの送受信制御を開始させる。 又、上記終了タイミング回路６０７に起動によ
り同様に終了チヤネル信号TECHがパケツト制
御部７０に送られ、パケツト送受信制御を完了さ
せる。 ６３１はチヤネル番号CHNOが零のとき出力
を出す零検出回路であり、この出力があるときは
一致検出回路６０４，６０５の出力を禁止してい
る。この回路６３１が設けられているのは、リン
クパケツト領域Ａを全く指定しないときにはレジ
スタ６０２，６０３の内容が０になるために、前
述の同期領域Ｘの最初のチヤネル番号０と一致が
検出され、誤まつてタイミング信号STCH，
TECHが出るのを防止するためである。 次にパケツトデータの送信動作について説明す
る。 処理装置３００により送信すべきパケツトが作
成され、インタフエース部６０１を経由して送信
用のFIFOバツフアメモリ回路（以下FIFOと略称
する）６１２に順次書き込まれる。この書き込み
は、前述のように、送信FIFO６１２に予め割当
てられたアドレスを指定するライトセレクト信号
WSと、パケツトデータＤを上記送信FIFO６１
２に印加することにより実現される。 パケツトデータの書込みが完了した後、処理装
置３００から、送信要求信号が送出され、これが
インタフエース部６０１を経由して、フリツプフ
ロツプ６１０に印加される。このフリツプフロツ
プの出力Ｑによりアンドゲート６２３が開く。 先頭チヤネルレジスタ６０２の内容と、チヤネ
ル番号CHNOとが一致し、先頭タイミング回路
６０６が起動すると、その出力が先頭チヤネル信
号STCHとして端末バスに送出されると同時に、
上記アンドゲード６２３に印加される。このアン
ドゲート６２３の論理積出力はオアゲート６２５
を介して、ステータス信号STATAとして送出さ
れる。このステータス信号STATAはパケツト制
御部７００に送られ、タイミング信号STCHとの
積をとることになり送信要求がでていることを知
らせる。 又、上記先頭タイミング回路６０６の出力によ
りフリツプフロツプ６１１がセツトされ、その出
力Ｑがアンドゲート６２６及び６２８に加えられ
る。この結果、端末バスを経由して送られてくる
送信ゲート信号SGの受信が可能になる。 一方、パケツト制御部７００では、リンクパケ
ツト領域Ａの先頭ビツトをみて、空領域であるこ
とを確認すると、送信ゲート信号SGを送出する。
この送信ゲート信号SGは上記アンドゲート６２
６を通つて、アンドゲート６２０に印加される。
従つて送信ゲート信号SGがオンの間、クロツク
信号CLKが送信FIFO６１２に入り、このクロ
ツクに同期して送信FIFO６１２に格納されてい
るパケツトデータが順次アンドゲート６２７を通
つて送出される。この送出データSDは送信バス
を経由して前述の転送制御部４００のモードセレ
クタ４０８に加えられる。又、送信ゲート信号
SGにより送信要求フリツプフロツプ６１０をリ
セツトする。これにより、次の送信要求待ちの状
態になる。 リンク終了チヤネルレジスタ６０３の内容と、
チヤネル番号CHNOとが一致すると、前述のよ
うにタイミング回路６０７は終了チヤネル信号
TECHを送出する。この終了チヤネル信号
TECHは端末バスを経由してパケツト制御部７
００に入る。パケツト制御部７００は後述するよ
うにパケツトデータ転送の完了処理を行い、送信
ゲート信号SGをオフとする。これにより、送信
FIFO６１２に接続されたゲート６２０，６２７
が閉じ、リンクパケツト領域Ａのパケツトデータ
の送信動作を終了する。 次に、相手のノード装置から送られてくるパケ
ツトデータの受信動作について説明する。 データを受信するノード装置においても前述と
同様に処理装置３００の指示に基づいて、リンク
パケツト領域Ａの先頭チヤネルと終了チヤネル番
号をレジスタ６０２，６０３にそれぞれセツトす
る。上述と同様にセツトされた先頭チヤネル番号
と、端末バスを経由して送られてくるチヤネル番
号CHNOとが一致すると、先頭チヤネル信号
STCHをパケツト制御部７００に送出する。パケ
ツト制御部７００は後述するように、宛先アドレ
スと自己のノード装置のアドレスとの一致を検出
すると受信ゲート信号RGをオンとする。 上記受信ゲート信号RGはリンク制御部７００
のゲート６２８に加えられ、転送制御部４００か
らのパケツトデータPAKDは受信FIFO６１３に
加えられる。フリツプフロツプ６１１は先頭チヤ
ネルのタイミングでセツトされているので、その
出力Ｑによりアンドゲート６２８は開いている。
従つて受信ゲート信号RGはゲート６２８を通つ
てアンドゲート６２１に印加される。この受信ゲ
ート信号RGがオンの期間、クロツク信号CLK
が受信FIFO６１３に入り、これに同期してパケ
ツトデータPAKDが取り込まれる。受信FIFO６
１３に格納されたパケツトデータは処理装置３０
０により読み出される。つまり、この受信FIFO
６１３のアドレスを指定するリードセレクト信号
RSを印加すると、パケツトデータはゲートバツ
フア６１７を介して順次処理装置３００に読み出
される。 一方、受信FIFO６１３のオーバーフローの有
無を表わす信号は、終了タイミング回路６０７の
出力と共にアンドゲート６２４に加えられてい
る。終了チヤネル信号TECHを送出するタイミ
ングに、受信FIFO６１３の格納データがオーバ
ーフロー状態になつていると上記アンドゲート６
２４により出力を生じ、これがステータス信号
STATAとしてパケツト制御部７００に送出され
る。 リンクパケツト領域Ａ（第２Ｂ図参照）の終了
チヤネルが検出されると、終了タイミング回路６
０７の出力信号によりフリツプフロツプ６１１が
リセツトされ、この結果、ゲート６２７が閉じ、
データ受信処理が完了する。 アンドゲート６２８の出力がオンオフになつた
変化により、ステータスレジスタ６１５内の１ビ
ツトがオンにセツトされる。処理装置３００は、
上記ステータスレジスタ６１５に予め割当てられ
たアドレスを指定するリードセレクト信号RSを
送出し、そのレジスタ６１５の内容をゲートバツ
フア６１９を介して読み込むことにより、データ
受信の終了を知ることができる。この受信完了
は、割込み処理等により処理装置３００に知らせ
ることもできる。ステータスレジスタ６１５のリ
ードセレクト信号RSは遅延回路６１６を介して、
そのレジスタ６１５のリセツト端子に印加され
る。従つて、レジスタ６１５の内容が読み出され
た後、自動的にリセツトされる。 次に、送信ノード装置より送出したパケツトデ
ータが、ループ状の共通伝送路を一巡し、再び自
己のノード装置に戻つてきたときに、これを取り
込む処理について説明する。 パケツト制御部７００は、リンク制御部６００
から先頭チヤネル信号STCHを受信すると、最初
のチヤネルの発信アドレスと自己のノード装置の
アドレスとの一致を検出する。両アドレスが一致
するということは、受信したデータが、自己のノ
ード装置から発信したデータが一巡して戻つてき
たものであることを意味する。両アドレスが一致
するとパケツト制御部７００は、後述のように終
了ゲート信号TEGを送出し、これが端末バスを
経由して、リンク制御部６００に加えられる。こ
の終了ゲート信号TEGはオアゲート６２９、及
びアンドゲート６３０を通つてアンドゲート６２
２に入る。このためクロツク信号CLKが上記
アンドゲート６２２を通つて送信終了FIFO６１
４に加えられ、転送制御部４００からのパケツト
データPAKDが順次送信終了FIFO６１４に取り
込まれる。 後述のようにこの終了ゲート信号TEGは、リ
ンクパケツト領域Ａの全ての期間のあいだオンと
なつているのではなく、少なくともアドレス情報
のチヤネル期間（第２Ｇ図の例ではA₀からA₃の
チヤネル期間）だけオンとなるようにしている。
一方、ステータスゲート信号STATGはステータ
ス情報のチヤネル期間（第２Ｇ図の例ではA₁₅の
チヤネル期間）だけオンとなるようにしている。
従つて終了ゲート信号TEGとステータスゲート
信号STATGのいずれかがオンの期間だけ、パケ
ツトデータPAKDを取り込むように動作する送
信終了FIFO６１４は、A₀〜A₃及びA₁₅のチヤネ
ルのデータを取り込むことになる。これは送信終
了時に必要な情報だけを選択受信する機能であ
る。もちろん、上記以外の情報を送信終了FIFO
６１４に取り込んでもよい。処理装置３００は、
送信終了FIFO６１４に割当てられたアドレスを
表わすリードセレクト信号を送出することによ
り、このFIFO６１４に格納されたデータをバツ
フアゲート６１８を通して読み出すことができ
る。 パケツト制御部７００ パケツト制御部７００は、リンクパケツト領域
Ａ及びパケツト交換領域Ｄのパケツトデータの送
受信に必要なタイミング信号を生成するためのも
のである。説明の便宜上、以下はリンクパケツト
領域のデータの送受信の場合について述べる。 第１０図はパケツト制御部７００の一実施例の
回路構成を示す。 リンク制御部６００から送られてくる先頭チヤ
ネル信号STCH及び終了チヤネル信号TECHは、
パケツト制御部７００の先頭タイミング回路７０
１及び終了タイミング回路７０２にそれぞれ加え
られる。このタイミング回路７０１，７０２は、
リンクパケツト領域の先頭チヤネル及び終了チヤ
ネルに期した信号及び、これから任意のチヤネル
分だけ遅れたタイミング信号をつくるためのもの
である。これらのタイミング信号をもとにして以
下説明するデータの送受信に必要なタイミング信
号がつくられる。 最初に、パケツトデータの送信時の動作につい
て説明する。 前述のように、リンク制御部６００から送られ
てくるステータス信号STATAはパケツトデータ
の送信要求を意味する。この要求があつた場合、
パケツト制御部７００は空パケツト領域のハント
動作を開始する。 まず、リンクパケツト領域Ａの先頭チヤネル
A₀の空塞表示ビツトA₀₀（第２Ｆ図、第２Ｇ図参
照）、つまりアイドル信号IDLEの内容をチエツク
する。アイドル信号IDLEがオン（又は“１”）の
ときは、リンクパケツト領域が空いていることを
示し、オフ（“０”）のときは、塞がつていること
を示す。アイドル信号IDLEがオフのときは、ア
ンドゲート７１３は閉じており、送信動作は開始
されないで、再び先頭チヤネルがくるまで待つ。 アイドル信号IDLEがオンである場合には、ア
ンドゲート７１３の出力により送信フリツプフロ
ツプ７０５がセツトされ、その出力Ｑが送信ゲー
ト信号SGとしてリンク制御部６００に送出され
る。リンク制御部６００はこの送信ゲート信号
SGを受けとると前述のように送信FIFO６１２の
格納データを順次、転送制御部４００に送出す
る。同時に上記フリツプフロツプ７０５の出力Ｑ
はオアゲート７２０を通り、モードセレクト信号
MODSELとして転送制御部４００に加えられる。
転送制御部４００はモードセレクト信号
MODSELが入ると、リンク制御部６００より送
られてくる送信データSDを送出する。 又、上記フリツプフロツプ７０５の出力Ｑは、
オアゲート７１９を介し、ビジーオン信号
BUSYONとして転送制御部４００に送出され
る。この信号は転送制御部４００におけるビジー
制御回路４０７に印加され、リンクパケツト領域
Ａの空塞表示ビツトA₀₀を塞表示にする。 一方、先頭タイミング回路７０１から発生する
先頭チヤネルA₀と同期した信号をチエツクリセ
ツト信号BCCRSTとして転送制御部４００に送
出する。この信号BCCRSTにより転送制御部４
００におけるブロツクチエツクレジスタの内容
BCCRが零に初期設定される。 一方、その次のタイミングの信号によりフリツ
プフロツプ７０３がセツトされ、その出力Ｑがチ
エツク動作信号BCCACTとして転送制御部４０
０に送出される。この信号BCCACTが入ると、
転送制御部４００のブロツクチエツク演算器４１
５の出力をブロツクチエツクレジスタ４１６に順
次設定させる動作が開始される。 その後、リンクパケツト領域Ａの終了を知らせ
る終了チヤネル信号TECHがリンク制御部６０
０から送られてくると、終了タイミング回路７０
２が起動される。この回路７０２はデータ領域の
後のチエツクバイト（第２Ｇ図のチヤネルA₁₄）
を転送すべきタイミング信号を作成し、これをア
ンドゲート７１８を介してブロツクチエツクセレ
クト信号BCCSELとして転送制御部４００に送
出する。この信号BCCSELが入るとブロツクチ
エツクセレクタ４１４はチエツクの演算結果を格
納したブロツクチエツクレジスタ４１６の内容を
リンクパケツト領域Ａのチエツクコードのチヤネ
ルA₁₄（第２Ｇ図参照）にのせて共通伝送路に送
出する。又、終了タイミング回路７０２からのタ
イミング信号により送信フリツプフロツプ７０５
がリセツトされ、その出力Ｑがオフとなるため、
送信ゲート信号SG、ビジーオン信号BUSYON
及びモードセレクト信号MODSELが全てオフと
なり、送信動作が終了する。 次に発信ノード装置から送出したリンクパケツ
トデータがループ伝送路を一巡し、自己のノード
装置に戻つてきた時の動作について説明する。 送信時と同様に、リンク制御部６００から端末
バスを経由して先頭チヤネル信号STCHがパケツ
ト制御部７００の先頭タイミング回路７０１に入
り、この回路７０１が起動する。又、転送制御部
４００の受信レジスタ４０３の出力であるアドレ
ス信号ADDRがパケツト制御部７００の一致検
出回路７１０に入る。一致検出回路７１０は、リ
ンクパケツト領域Ａの最初のチヤネルA₀のタイ
ミングで、アドレス信号ADDRと、アドレス発
生器７１１から発生する自己のノード装置のアド
レス信号とが一致するかどうか検出する。本実施
例では第２Ｇ図からも明らかなように、先頭チヤ
ネルA₀に発信ノードアドレスが割当てられてい
るから、このチヤネルA₀のアドレスと、アドレ
ス発生器７１１のアドレスとが一致するというこ
とは、自己のノード装置から送出したパケツトデ
ータがループ伝送路を一巡して戻つてきたことを
意味する。従つてこの時は、受信したデータを自
己のノード装置にとり込み、送信終了の処理をす
る。 まず、上記両アドレスが一致すると、アンドゲ
ート７１４の出力により送信終了フリツプフロツ
プ７０６がセツトされる。このフリツプフロツプ
７０６の出力Ｑは、オアゲート７２１を通り、ビ
ジーオフ信号BUSYOFFとして転送制御部４０
０のビジー制御回路４０７に加えられる。ビジー
制御回路４０７は、リンクパケツト領域Ａの先頭
ビツトA₀₀を“０”（空表示）とし、他のノード
装置が上記パケツト領域Ａを使用できるようにす
る。 一方、タイミング回路７０１は、リンクパケツ
ト領域Ａのアドレス情報（A₀〜A₃のチヤネル）
が転送制御部４００からリンク制御部６００に送
出されるタイミングに終了フリツプフロツプ７０
７をオンとするようなタイミング信号をつくり、
このタイミング信号を７０７にセツト端子Ｓ及び
リセツト端子Ｒに印加する。またステータスバイ
ト（チヤネルA₁₅の情報）が転送制御部４００か
らリンク制御部６００に送出されるタイミングに
ステータスフリツプフロツプ７０８をオンとする
ようなタイミング信号を、フリツプフロツプ７２
３、アンドゲート７１６等によりつくり、これを
７０８のセツト端子Ｓ及びリセツト端子Ｒに印加
する。そして上記両フリツプフロツプ７０７，７
０８の出力がそれぞれ終了ゲート信号TEG、ス
テータスゲート信号STATGとしてリンク制御部
６００に送出される。 リンク制御部６００では前述のように上記ゲー
ト信号TEG及びSTATGがオンの期間、つまり、
チヤネルA₀〜A₃及びA₁₅の情報を送信終了FIFO
に取り込むように動作する。 なお、上述のようにフリツプフロツプ７０７，
７０８を所定の期間だけオンとするようなタイミ
ング信号をつくることは、タイミング回路７０
１，７０２としてカウンタ、或いはシフトレジス
タを用いることにより容易に実現することができ
る。 次に発信ノード装置から送られてくるパケツト
データを受信する場合の動作について説明する。 本実施例ではリンクパケツト領域Ａの第３チヤ
ネルA₂（第２Ｇ図参照）に宛先ノードアドレスが
入つているので、データを受信する場合は、チヤ
ネルA₂のアドレス情報と、自己のノード装置の
アドレスとの一致を検出しなければならない。こ
のためにまず、タイミング回路７０１は、上記チ
ヤネルA₂と同期するタイミング信号をつくり、
これをアンドゲート７１７に印加する。 一方、転送制御部４００より送られてくるアン
ドレス信号ADDRと自己のノード装置のアドレ
スとが一致検出回路７１０で比較され、上記チヤ
ネルA₂のタイミングで両アドレスが一致すると、
その出力がアンドゲート７１７を通つて受信フリ
ツプフロツプ７０９のセツト端子に印加される。
上記のタイミングで両アドレスが一致すること
は、送られてきたパケツトデータが自己のノード
装置宛の情報であることを意味する。従つて受信
動作を開始するためにパケツト制御部７００はリ
ンク制御部６００に対し、フリツプフロツプ７０
９の出力Ｑを受信ゲート信号RGとして送出す
る。 ここで問題となるのは、各ノード装置がパケツ
トデータを受信すべきか否か判明するのは、第３
チヤネルの宛先ノードアドレス情報を受信した時
点であるが、受信すべきと判定された場合には、
第１チヤネルA₀の発信元ノードアドレスと第２
チヤネルA₁の発信元端末アドレスも取り込む必
要があるという点である。このために、第１、第
２チヤネルA₀，A₁の情報も一時的に畜積してお
く必要がある。前述の転送制御部４００のFIFO
メモリ４０９はパケツトデータを２チヤネル分遅
延させるために用いられており、これにより第１
チヤネルA₀からのデータの受信を可能にしてい
る。つまり、パケツト制御部７００より、受信ゲ
ート信号RGがリンク制御部６００に入ると、こ
れに同期して転送制御部４００より第１チヤネル
A₀より第16チヤネルA₁₅がパケツトデータPAKD
としてリンク制御部６００に入り、受信FIFO６
１３にとり込まれることになる。 一方、タイミング回路７０２は、リンクパケツ
ト領域ＡのステータスバイトのチヤネルA₁₅と同
期したタイミング信号をつくり、これをアンドゲ
ート７２２に印加する。受信フリツプフロツプ７
０９がオンになつた後、上記チヤネルA₁₅のタイ
ミングでアンドゲート７２２が開き、その出力が
ステータスセレクト信号STATSELとして転送
制御部４００に送出される。転送制御部４００で
は、ステータスセレクト信号STATSELを受信
すると、受信状況を示すステータス情報STATB
を上記チヤネルA₁₅にのせてパケツトデータを受
信レジスタ４０４に送出する。上記ステータス信
号STATBは第１０図から分かるように別のステ
ータス信号STATAと、終了チヤネル信号TECH
との論理積出力を遅延回路７０４により所定時間
遅延させることによつてつくられる。又、ステー
タス信号STATAは第９図から分かるように、
TECHと論理積をとる場合受信FIFO６１３がオ
ーバーフローしたかどうかの状況を表わしてい
る。 以上の説明はリンクパケツト領域Ａのデータの
送受信の場合のタイミング制御について述べた
が、パケツト交換領域のデータの送受信の場合も
全く同様であるのでその説明は省略する。 パケツトインタフエース部８００ パケツトインタフエース部８００はパケツト化
装置１１００と他の装置とのインタフエースを構
成するものでパケツト交換領域Ｄ（第２Ｃ図、第
２Ｄ図参照）におけるデータの送受信制御を行
う。このインタフエース部８００の構成、動作
は、リンク制御部６００（第９図参照）のそれと
略同一であるので、異なる部分についてのみ以下
説明する。 第１１図はパケツトインタフエース部８００に
おけるフレーム構成制御部を示したもので、他の
部分は第９図と同じである。 パケツト交換領域Ｄは第２Ｃ図から明らかなよ
うに本実施例の場合、最大４領域をフレーム内に
設定することが可能である。従つて先頭チヤネル
レジスタ及び終了チヤネルレジスタを各々４組用
意する必要がある。そこで、ここでは４語のレジ
スタフアイルメモリ８２２を用いている。先頭チ
ヤネル部分８１０と終了チヤネル部分８２０の構
成は同じでありここでは代表例として先頭チヤネ
ルレジスタ部分８１０の説明を行う。 ４個のパケツト交換領域の各先頭チヤネル番号
を若い順番から順次レジスタフアイルメモリ８２
２に初期設定する。この設定は処理装置から、メ
モリ８２２のアドレスを指定するライトセレクト
信号WSと、各先頭チヤネル番号を示すデータＤ
を送出することにより実現される。処理装置３０
０からの信号はインタフエース部８０１を介しデ
コーダ８１１に入り、ここで解読された後、レジ
スタフアイルメモリ８２２にセツトされる。最大
分割数４まで領域分割を行わないときは、残りの
レジスタ内容を０にしておく。 上記デコーダ８１１にはチヤネル制御部２００
から送出されるノードアクト信号NODEACTが
印加されており、これがオフの時だけチヤネルレ
ジスタ番号の読出し、書き込みが可能になる。こ
のノードアクト信号NODEACTは前述のように
ノード装置を動作させたり、或いはその動作を停
止させる制御を行うために用いられる。 上記レジスタフアイルメモリ８２２の内容を読
み出すときには、処理装置３００からリードセレ
クト信号RSが送出され、これがアクセスセレク
タ８２６に印加される。このアクセスセレクタ８
２６はノードアクト信号NODEACTがオフのと
きだけ、リードセレクト信号RSがセレクタ８２
３に加える。メモリ８２２より読み出されたデー
タはセレクタ８２３、バツフアゲート８２７を経
由して処理装置３００に入る。 初期設定が終了した後、ノードアクト信号
NODEACTがオンにされ、パケツトデータの送
受信の制御が開始される。 まず、チヤネル制御部２００より送られてくる
チヤネル番号を表わす信号CHNOが零検出回路
８２５に加えられる。この零検出回路８２５は、
チヤネル番号が零であることを検出すると、一致
検出回路８２４の出力を禁止する。これは前にも
述べたように、パケツト領域を全く指定しないと
きにはレジスタフアイルメモリ８２２の内容は
“０”になつており、同期領域のチヤネル番号０
のタイミングに一致検出回路８２４が出力を出し
てしまうことを防ぐためである。 一方、零検出回路８２５の出力は、アクセスカ
ウンタ８２８のリセツト端子に入り、カウンタ８
２８の内容をリセツトする。つまり、アクセスカ
ウンタ８２８はフレームの同期領域Ｘの期間は０
の状態を維持する。このアクセスカウンタ８２８
の内容はアクセスセレクタ８２６に加えられる。
アクセスセレクタ８２６にはオン状態のノードア
クト信号NODEACTが印加されているので、ア
ドレスカウンタ８２８から入つた信号（“０”）を
そのまま出力る。このアクセスセレクタ８２６の
出力はセレクタ８２３に加えられ、レジスタフア
イルメモリ８２２の選択信号となる。従つてこの
レジスタフアイルメモリ８２２の第０語目が読み
出され、一致検出回路８２４の一方の入力に印加
される。他方の入力にはチヤネル番号信号
CHNOが印加されている。両入力信号が一致す
ると一致検出回路８２４の出力により先頭タイミ
ング回路８０２が起動され、それ以降の動作はリ
ンク制御部６００の動作と同じである。 タイミング回路８０２の出力によりアクセスカ
ウンタ８２８の値がカウントアツプされ、“１”
となる。従つて今度はレジスタフアイルメモリ８
２２の第１語目が読み出され、２番目のパケツト
交換領域の先頭チヤネルを検出する準備に入る。 以上は先頭チヤネルの検出についての説明であ
るが、終了チヤネルについても全く同様であり、
その詳細については省略する。 フレーム生成制御部９００ フレーム生成制御部９００の構成の一実施例
を、第１２図を参照して説明する。 このフレーム生成制御部９００はループ状の共
通伝送路に接続されたノード装置のうちの１つの
ノード装置（これをフレーム制御ノード装置と称
する）に設けられるものであり、第７図の転送制
御部４００の送受信部４００Ａと転送部４００Ｂ
との間に接続される。 送信クロツク発振器９０１は、本発明データ通
信システムにおける伝送クロツク原発振器となる
ものであり、フレーム制御ノード装置だけは、送
受信部の送信クロツクとして、上記送信クロツク
発振器９０１の出力を用いる。 上記送信クロツク発振器９０１の出力パルス
は、まず10進クロツクカウンタ９０２に印加され
る。10進クロツクカウンタを用いるのは、本発明
の実施例では１チヤネルが10ビツトより構成され
ているためである。このクロツクカウンタ９０２
の出力は更に、クロツクデコーダ９０３に印加さ
れ、ここでフレーム制御ノード装置内で用いるク
ロツク信号CLK₀，CLK₀と、後述する同期
回路９０６及びフレームメモリ９１２のアクセス
用のタイミング信号が生成される。上記クロツク
信号CLK₀，は、通常のノード装置における
クロツク信号CLK，と同様に、例えば１チ
ヤネルの10ビツトのうち、０ビツトから１ビツト
のあいだ、及び５ビツトから６ビツトのあいだで
それぞれ“１”、それ以外で“０”となるような
クロツクである。 一方、転送制御部４００の受信器４０１で生成
されたタイミング信号に基づいてフレーム同期部
１００でつくられるクロツク信号CLK，、
及び受信レジスタ４０３から送信される信号RR
は、受信クロツクに同期しており、前述の送信ク
ロツク発振器９０１の出力とは非同期である。従
つて本フレーム生成制御部では、上記のクロツク
信号CLK，、RR信号等をとり込み、送信ク
ロツクCLK₀，と位相合わせを行つている。 この位相合わせのために、まず同期回路９０６
に、フレーム同期部１００からのクロツク信号
CLK，とクロツクデコーダ９０３からの信
号が印加され、ここで受信クロツクCLK，
の立上りの前後のタイミングと、送信クロツク
CLK₀の立上りの前後のタイミングとを避けた
適当なタイミングに発生する信号がつくられる。 一方、受信クロツクCLK及びチヤネルアク
ト信号CHACTはアンドゲート９３０に印加さ
れ、このゲート９３０の出力が受信チヤネルカウ
ンタ９０８に加えられる。これにより、受信チヤ
ネルカウンタ９０８が所定のチヤネル数をカウン
トするとデコーダ９０７がこれを解読し、エンド
チヤネル信号ENDCHを発生する。 受信チヤネルカウンタ９０８の計数値及び受信
レジスタ４０３の内容RRは同期回路９０６の出
力タイミングで、それぞれ同期バツフアレジスタ
９０９及び９１７にセツトされる。 更に、上記バツフアレジスタ９０９及び９１７
に格納された内容は、受信クロツクCLK₀のタ
イミングでそれぞれ受信レジスタ９１０及び９１
８にセツトされる。 前記クロツクデコーダ９０３は送信クロツク
CLK₀の立上りから、CLK₀の立下りまでオ
ンとする信号、つまり１チヤネルの1/2の時間だ
けオンとなる信号をつくり、これがアドレスセレ
クタ９１１及びライトゲート９１４に加えられ
る。これにより、アドレスセレクタ９１１は２つ
の入力のうち受信レジスタ９１０の出力を選択し
てフレームメモリのアドレス入力端子９１２に加
える。同時にライトゲート９１４が開いて受信レ
ジスタ９１８の出力がフレームメモリ９１２の入
力データ端子に入る。従つてフレームメモリ９１
２には、受信チヤネルレジスタ９１０の示アドレ
スに、受信レジスタ９１８の内容が書き込まれる
ことになる。 上記フレームメモリ９１２は１語を10ビツトと
し、１フレームの総チヤネル数と等しい語数の情
報を格納できる容量を有する。換言すれば、１フ
レーム分の全情報を格納できる容量を有する。 １チヤネル内の他の1/2の時間、つまり送信ク
ロツクCLK₀の立下りから、CLK₀の立下り
のあいだは、上記アドレスセレクタ９１１は２つ
の入力のうちチヤネルカウンタ９０４の出力を選
択してフレームメモリ９１２のアドレス入力端子
に加える。上記チヤネルカウンタ９０４には送信
クロツクCLK₀が印加されており、送信用のチ
ヤネル数を計数している。上記フレームメモリ９
１２から、チヤネルカウンタ９０９の値が示すア
ドレスの情報が読み出され、送信クロツクCLK₀
の立上りのタイミングで送信レジスタ９１３に
セツトされる。 上述のチヤネルカウンタ９０４の計数値が所定
値（最終チヤネル番号）に達すると、デコーダ９
０５の出力によりその値がリセツトされる。 一方、上記送信レジスタ９１３に読み出された
情報は、同期パターン発生器９１５の出力ととも
に、送信セレクタ９１６に加えられる。送信セレ
クタ９１６は、チヤネルカウンタ９０４が同期領
域（本実施例では０チヤネル〜３チヤネル）を示
しているときには同期パターン発生器９１５の出
力を送出し、その他に領域を示しているときには
送信レジスタ９１３の内容を送出する。この送信
セレクタ９１６の出力RRは転送制御部４００の
転送部に送出される。すなわち、受信レジスタ４
０３により受信された情報RRが、上述の動作に
より送信クロツクのタイミングに位相合わせされ
た後、転送部に送出されることになる。 フレーム生成制御部９００は、上述の位相合わ
せの機能の他に、異常監視機能を有する。すなわ
ち全チヤネルの空塞表示ビツトが全て塞表示を示
している状態が一定時間以上連続した場合には、
システムに異常があるものと判断し、空塞表示ビ
ツトを強制的に空表示に変える機能である。 この機能は、第１２図の回路のうち、９１９〜
９２９の構成要素によつて現される。 以下の説明では、上述の異常監視機能を、回線
交換領域における異常検出と、パケツト交換領域
における異常検出とに分けて述べる。 回線交換領域Ｂ（第２Ｂ図参照）のタイミング
検出は、チヤネル制御部２００において行われ、
回線交換領域Ｂの期間中オンとなる回線ゲート信
号LINGが送出される。この回線ゲート信号はク
ロツク信号CLKとともにアンドゲート９２３
に入り、その出力が遅延型フリツプフロツプ９１
９のＣ端子に加えられる。一方、送信レジスタ９
１３に読み出された１チヤネル分の情報のビジー
ビツト、つまり先頭ビツトの情報が上記フリツプ
フロツプ９１９のＤ端子に加えられる。この結果
ビジービツトがオンであればフリツプフロツプ９
１９がセツトされ、その出力Ｑがアンドゲート９
２５に印加され、回線ゲート信号LINGがオフと
なつたときゲート９２５を通つてビジーカウンタ
９２１に入る。こうして、１フレームの全チヤネ
ルの先頭ビツトがオンの状態が何フレームか続く
と、上記ビジーカウンタ９２１の内容がそのフレ
ーム数だけカウントアツプされていく。もし１フ
レームの中に１チヤネルでも空表示のチヤネルが
あると、フリツプフロツプ９１９がオフとなり、
その出力によりビジーカウンタ９２１がリセツ
トされる。ビジーカウンタ９２１はその計数値が
所定値を超えたとき、つまり、全チヤネルビジー
の状態が所定値の数のフレーム分続いた場合に出
力を出す。この出力信号は回線ゲート信号LING
とともにアンドゲート９２７に加えられ、そのゲ
ート９２７の出力がオアゲート９２９を介して送
信セレクタに入る。これにより、全チヤネルビジ
ーのフレームが所定フレーム続いた場合のみ、送
信セレクタ９１６より送出される情報のうち回線
交換領域のビジービツトを強制的にオフにするこ
とができる。 次にパケツト交換領域の異常検出について説明
する。 パケツト交換領域の先頭チヤネル信号STCH
は、クロツク信号CLKとともにアンドゲート
９２４に入り、その出力が遅延型フリツプフロツ
プ９２０のＣ端子に加えられる。このフリツプフ
ロツプ９２０のＤ端子には前記と同様に、各チヤ
ネルの先頭ビツトの情報が加えられる。フリツプ
フロツプ９２０は、先頭チヤネル信号STCHのタ
イミングにビジービツトがオンであればセツトさ
れ、その出力Ｑが“１”となる。出力Ｑが“１”
の場合、アンドゲート９２６は終了チヤネル信号
TECHのタイミングで出力を生じ、これがビジ
ーカウンタ９２２に入る。もし、１フレームのチ
ヤネルの中に、１チヤネルでも空表示のチヤネル
があるとフリツプフロツプ９２０はリセツトさ
れ、その出力によりビジーカウンタ９２２の値
もリセツトされる。全チヤネルビジーの状態が何
フレームか続き、カウンタ９２２の計数値が所定
値を超えると、先頭チヤネルのタイミングで、ア
ンドゲート９２８からビジーオフ信号が出され、
これが送信セレクタ９１６に入る。これにより送
信セレクタ９１６から送出されるパケツト交換領
域のビジービツトが強制的にオフされる。 以上説明した本発明方式によれば、データ速度
が、50bps〜48Kbpsの低速のものから、数Mbps
の高速のものまで、任意の速度のデータを伝送す
ることが可能となり、しかも多重化装置等の複雑
な構成の装置を必要とせず、同一構成のノード装
置を使用し得る等の顕著な効果が得られる。 上述した実施例においては、データ８ビツト＋
データ有効性表示ビツト＋チヤネル空塞表示ビツ
トの計10ビツトで１チヤネルを構成した場合（以
下10ビツト方式と略す。）について述べてきた。 しかし次に示す様な端末のみを接続する場合、
１チヤネルは８ビツトで充分である。 (1) 音声（電話）情報７ビツトPCM＋チヤネル
空塞表示ビツト (2) データ６ビツト＋データ有効表示ビツト＋チ
ヤネル空塞表示ビツト (3) パケツトは先頭１チヤネル目の１ビツトのみ
をパケツト全体の空塞表示に用い、そのチヤネ
ルのデータ部は７ビツトとする。２チヤネル目
以降は８ビツト全部をデータとして使用でき
る。 (1)〜(3)の方法で１チヤネルを８ビツトで構成す
る方法を以下８ビツト方式と略す。第１３図に10
ビツト方式と８ビツト方式による１チヤネルのビ
ツトの割り付けを示す。図において、Ｂはチヤネ
ル空塞表示ビツト、Ａはデータ有効表示ビツト、
ｖは使用してないビツトを示している。 本実施例で今まで述べてきた方法は、８ビツト
方式を採用しても本質的な変更なしに適用可能で
ある。 以下に、本実施例において10ビツト方式、８ビ
ツト方式を切換えて使用することにより、一種類
のハードウエアで実現するための切換手段につい
て説明する。 10ビツト方式を採用するか８ビツト方式を採用
するかは、第１図に示すネツトワクシステムにど
のような端末が接続されるかによつて決定され
る。システムの立ち上げ時にスイツチまたは処理
装置３００からの信号によつてどちらの方式かを
定める。 上述した、10ビツト方式と８ビツト方式との切
換を実現するには第４図のフレーム同期部を次の
ように変更する。 同期パタン発生器１０１、一致回路１０２、同
期カウンタ１０６、デコーダ１０７、クロツクカ
ウンタ１１４、デコーダ１１５を、既存の10ビツ
ト用とは別に８ビツト用のものを新たに設け、８
ビツト／10ビツト切換信号（以下信号OCTETと
称略す。）により、切り換える。信号OCTETは、
システムの立ち上げ時に、スイツチまたは処理装
置３００から得られる。デコーダ１１５の出力ク
ロツク信号CLKは、８ビツト方式の場合には、
クロツクカウンタ１１４の値が4.5になる時に１
になる信号である。 あるいは、８ビツト方式にも10ビツト方式にも
共用できる回路方式をとることにより、たとえば
同期カウンタ１０６、クロツクカウンタ１１４を
それぞれ１つにして、信号OCTETのオン、オフ
により８ビツト／10ビツトいずれの動作も行なわ
せることができるようにすることも可能である。 さらに、第４図に示す回路全体を８ビツト方式
用に別個に設けるようにしてもよい。 第１４図は８ビツト／10ビツト切換機能を追加
した転送制御部の一実施例を示す。 以下、８ビツト方式の場合の動作を説明する。 シフトレジスタ４０２からクロツク信号CLK
のタイミングで受信レジスタ４０３にとりこま
れた８ビツトのうち、空塞表示ビツトA02は10ビ
ツト方式時の空塞表示ビツトA00と共にセレクタ
１４００に入る。信号OCTETがオンの場合、ビ
ツトA02がA00′として出力される。つまり、８ビ
ツト方式でも10ビツト方式でもビツトA00′とし
ては、そのチヤネルの空塞表示ビツトがあらわれ
ることになる。 ビジー制御回路４０７に与えられる信号
BUSYON，BUSYOFFによりセツトまたはリセ
ツトされるか、あるいは全く変化しなかつた空塞
表示ビツトA00″は送信レジスタ４１２にクロツ
ク信号CLKのタイミングでとりこまれた後、
セレクタ１４０１に、８ビツト方式時の空塞表示
ビツトA02″と共に入る。セレクタ１４０１は信
号OCTETがオンであり、かつパケツトの２チヤ
ネル目以降でない時はビツトA00″をA02とし
て出力する。このパケツトの２チヤネル目以降で
ないことを示す信号としては、第１０図の先頭タ
イミング回路７０１から得られる２チヤネル目を
表わす信号CHN２を反転したものを使つている。
信号OCTETがオフ、すなわち10ビツト方式時
と、８ビツト方式時におけるパケツトの２チヤネ
ル目以降は、ビツトA02″をA02としてそのま
ま出力する。８ビツト方式時に、パケツトの２チ
ヤネル以降はビツトA02″をそのままA02とし
て通させるのは、２チヤネル目以降はデータを８
ビツト分確保するためである。 結局、二つのセレクタ１４００と１４０１を追
加して８ビツト時に用いることにより、転送制御
部におけるビジー制御、送受信データ等の処理は
８ビツト／10ビツト方式の違いに無関係に同じも
のでよいことになる。 空塞情報ビツトA02がのつた８ビツト信号
は、チエツクセレクタ４１４を通つて送信シフト
レジスタ４１３にクロツク信号CLKのタイミ
ングでとりこまれる。８ビツト方式の場合、10ビ
ツト方式用に用意してある10ビツトシフトレジス
タ４１３の途中の８ビツト目の端子から直列出力
をとり出す。セレクタ１４０２は信号OCTETが
オンの時、送信シフトレジスタ４１３の８ビツト
目の出力が選ばれてセレクタ１４０２の出力とな
り、第７図の送信器４１８に送られる。信号
OCTETがオフの時、10ビツト目の出力が選ばれ
て同様に送信器４１８に送られる。 第１５図は、８ビツト／10ビツト切換機能を持
つた端末制御部の一部の構成例を示したもので、
第８Ａ図に付加される部分を示してある。 まず、端末装置からデータを送信する場合、セ
レクタ１５００は信号OCTETがオンの時、第８
Ａ図の信号SREQによりセツトされたフリツプフ
ロツプ５１６からの出力信号SD01を、８ビツト
方式時のデータ有効表示ビツトSD03′として出力
させる働きをする。このセレクタ１５００によ
り、端末装置は８ビツト／10ビツトに拘らずデー
タ有効表示信号を信号SREQとして出力すれば、
その時に用いられている方式に応じたビツトの位
置にデータ有効表示信号が出力される。 次に端末装置がデータを受信する場合、受信セ
レクタ５２０により選択された信号RDまたは
INDのうち、８ビツト方式時のデータ有効表示
ビツトRD03が、セレクタ１５０１により、ビツ
トRD01′として出力される。これにより、端末装
置側は８ビツト／10ビツトの方式に拘らず
RD01′を検出すれば、データの有効性を知ること
ができる。 結局、セレクタ１５００，１５０１を用いるこ
とにより、端末装置は、８ビツト／10ビツトいず
れの場合でも同じビツト位置にデータ有効表示信
号を入出力できることになる。

【図面の簡単な説明】

第１図は本発明方式の全体のシステム構成を説
明するための略図、第２Ａ図、第２Ｂ図、第２Ｃ
図、第２Ｄ図、第２Ｅ図、第２Ｆ図、第２Ｇ図、
第２Ｈ図、第２Ｊ図は本発明方式におけるフレー
ム構成を説明するための略図、第２Ｉ図は本発明
方式の回線交換機能時の動作を説明するための説
明図、第３Ａ図、第３Ｂ図は本発明方式における
ノード装置の一実施例を示す構成図、第４図は本
発明方式におけるフレーム同期部の一実施例を示
す構成図、第５Ａ図、第５Ｂ図は本発明方式にお
けるチヤネル制御部の一実施例を示す構成図、第
６図は本発明における処理装置部の一実施例を示
す構成図、第７図は本発明方式における転送制御
部の一実施例を示す構成図、第８Ａ図、第８Ｂ
図、第８Ｃ図、第８Ｄ図は本発明方式における端
末制御部の一実施例を示す構成図、第９図は、本
発明方式におけるリンク制御部の一実施例を示す
構成図、第１０図は本発明方式におけるパケツト
制御部の一実施例を示す構成図、第１１図は本発
明方式におけるパケツト制御部の一実施例を示す
構成図、第１２図は本発明方式におけるフレーム
生成制御部の一実施例を示す構成図、第１３図〜
第１５図は本発明方式において、10ビツト方式／
８ビツト方式切換機能を付加した場合を示すもの
で、第１３図は、10ビツト方式と８ビツト方式に
おけるチヤネルのビツトの割り付けの例を示す説
明図、第１４図は転送制御部の一実施例を示す構
成図、第１５図は端末制御部の一実施例を示す構
成図である。 １００…フレーム同期部、２００…チヤネル制
御部、３００…処理装置、４００…転送制御部、
５００…端末制御部、６００…リンク制御部、７
００…パケツト制御部、８００…パケツトインタ
ーフエース部、９００…フレーム生成制御部、１
０００…端末装置。

Claims (1)

1. 【特許請求の範囲】 １ 共通の信号伝送路に複数の通信ノード装置を
   接続し、上記通信ノード装置の少なくとも１つが
   上記信号伝送路を周回する複数の回線交換用情報
   チヤネルからなる伝送フレームを１定周期で生成
   し、各通信ノード装置が上記伝送フレーム中の少
   なくとも１つの情報チヤネルを使用して他の通信
   ノード装置宛にデータを送信するデータ通信方式
   において、上記伝送フレームは各情報チヤネル対
   応に該チヤネルがいずれかの通信ノード装置によ
   り使用中か否かを示す空塞表示ビツトと、該チヤ
   ネルに有効データが含まれているか否かを示すデ
   ータ有効性表示ビツトとを有し、上記データ伝送
   路による通信を開始する各ノード装置が、上記空
   塞表示ビツトを参照して空き状態にある情報チヤ
   ネルをハントし、伝送フレームの周回の都度、既
   にハントされている所定の情報チヤネルに対して
   有効データが送出されているか否かを上記データ
   有効性表示ビツトにより相手ノード装置に伝え、
   通信終了時に上記空塞表示ビツトを空き状態に書
   き換えることにより使用チヤネルを解放するよう
   にしたことを特徴とするデータ通信方式。 ２ 前記通信ノード装置が、送出すべきデータの
   伝送速度に応じた数の情報チヤネルをハントし、
   送出すべきデータの伝送速度が前記伝送フレーム
   の周期よりも速い場合は１つのノード装置が複数
   の情報チヤネルを同時に使用してデータ伝送が行
   なわれるようにしたことを特徴とする第１項記載
   のデータ通信方式。 ３ 前記伝送フレームが回線接続制御情報を伝送
   するための少なくとも１つの制御チヤネルを有
   し、前記情報チヤネルをハントしたノード装置
   が、上記制御チヤネルを介して、前記相手ノード
   装置に上記ハントした情報チヤネルの位置を報知
   するようにしたことを特徴とする第１項または第
   ２項記載のデータ通信方式。 ４ 前記相手ノード装置が、前記データ有効性表
   示ビツトの状態に応じて、前記情報チヤネル中の
   情報を取り込むか否かを決定するようにしたこと
   を特徴とする第１項〜第３項のいずれかに記載の
   データ通信方式。