JPS5821940A

JPS5821940A - デ−タ通信方式

Info

Publication number: JPS5821940A
Application number: JP11906481A
Authority: JP
Inventors: Kunio Hiyama; 桧山　邦夫; Kenji Kawakita; 謙二川北; Osamu Takada; 治高田
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1981-07-31
Filing date: 1981-07-31
Publication date: 1983-02-09
Also published as: JPH0322741B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】本発明はデータ通信方式に係シ、特に共通の伝送路に多
数の端末装置を接続し、この端末相互間において時分割
でデータを送受信する方式に関するものである。

近年、事務の生産性向上を指向したオフィスオートメー
ション（以下ＯＡと略す）が脚光を浴びつつある。従来
のＯＡは、主として個別的、定型的業務をバッチ処理に
より実行するものが玉流であったか、今後は、例えば電
子ファイル、電子メール、文書編集等、いわゆるデータ
プロセシングを伴うより高度な事務の自動化が要請され
てきている。

一方、光ファイバ、発光ダイオードなどを基にした光通
信技術の急速な発展と共に、高速且つ低価格のディジタ
ル伝送が、身近かなネットワークにも適用できる可能性
が高まっている。

このような技術的背景に基づき、ファクシミリ、電話器
、ワードプロセッサ、パーソナルコンピュータ、各種デ
ータ端末機等を共通の信号伝送路にるようにした総合的
なネットワークシステムを実現しようという試みがなさ
れつつある。

しかるに、このようなネットワーク全実現するためには
、下記のような問題点を解決しなければならない。

すなわち、共通伝送路に多種類の端末装置が接続され、
それぞ五の端末装置の扱うデータの速度が極端に異なる
ことに起因する問題である。既存の端末装置の中には、
５Ｑｂｐｓ程度の超低速のデータを扱うものから、１Ｍ
ｂｐｓ以上の高速データを扱うものまで多稲多様の端末
かめる。また最近のｔｔ話交換機技術では０．３〜３．
４ＫＨｚの音声帯域のアナログ信号を８ＫＨｚ（１２５
μｍ周期）で８ビツト（７ビツト方式もある）のディジ
タル情報に変換し、ディジタル情報レベルでの交換を行
う時分割電子交換機が実用化されているが、この場合に
は５４ｘｂｐｓ（８ビツトＸ８ＫＨ１）のデータ速度に
対処する必要がある。

このように多種多様のデータ速度に対処できる有効なデ
ータ通信方式を実現することが、この種の総合的ネット
ワークでは極めて重要な課題となる。

本発明の目的は、上述のような要求に適合したデータ通
信方式を提供することにある。

まず本発明方式の全体のシステム構成を第１図を参照し
て説明する。

同図において１はループ状の共通伝送路で、例えば光フ
ァイバが用いられる。２はこの伝送路に接続されたノー
ド装置で、その詳細については後述する。このノード装
置はｌループ当シ、例えば３２〜６４個接続され、その
うちの少なくとも１個は、同期信号領域と情報チャネル
領域とよシなるフレームを生成する機能を有する。３は
端末装置で、例えばファクシミリ、ワードプロセッサ、
パーソナルコンピュータ、ミニコンピユータ、′電話器
、各種データ端末装置などがこれに相当する。

この端末装置は１個のノード装置当シ、例えば８〜３２
個接続される。従って上記の例ではｌループ伝送路当り
２５６１ｖＡ〜２０４８個の端末が接続されることにな
る。もちろん、これらの装置の数は、−例を示したにす
ぎず、本発明方式がこれに限定されないことは言うまで
もない。

次に本発明の時分割多重通信方式におけるフレーム構成
について説明する。

本発明方式においては、上述のループ状の伝送路１にビ
ット列の情報が伝送されるが、一定ビツト数の連続した
ビット群を、ここではチャネルと称し、そのチャネル数
が一定数連続した群をフレームと称する。このフレーム
は、伝送速度を一定とすれば一定繰返し周期で発生する
。

本発明方式におけるフレームは、第２Ａ図に示すように
、同期領域Ｘと情報通信領域Ｙとよシ構成される。同期
領域Ｘとして例えば４チヤネルが割当てられ、残シのチ
ャネルは情報通信領域として用いられる。本実施例では
１チヤネルはｌＯビットから構成される。７レームの繰
返し周期はこの例では１２５μ５（８ＫＨ２）に選ばれ
てｂる。

従って、データの速度を１０ＭｂｐＩとすると１フレー
ムのチャネル数は１２５チヤネル、３２Ｍｂｐｓでは４
００チヤネルになる。

同期領域の各チャネルには、同期用の１０ビツトのビッ
トパターンが挿入される。このビットパターンは一情報
通信領域Ｙに出現する頻度の少ないビットパターンであ
ることが望ましい。

情−報通信領域Ｙは、回線交換機能時と、パケット交換
機能時とで異なったフレーム構成となる。

第２Ｂ図は回線交換機能時のフレーム構成、第２Ｃ図、
第２Ｄ図はパケット交換機能時のフレーム構成、第２Ｅ
図は両者の混在する場合のフレーム構成である。以下そ
れぞれのフレーム構成について詳細に説明する。

回線交換時の７レーム構成第２’Ｂ図から明らかなように回線交換時のフレームは
、同期領域Ｘ１接続制御パケット領域人及び回線交換領
域Ｂとから構成される。

フレームの先頭はフレームの先頭であることを識別する
ための固定した同期文字（１文字は１０ビツトのビット
パターン）を伝送する同期領域Ｘであシ複数のチャネル
から構成される。勾の領域は接続制御パケット領域Ａ及
び回線交換領域Ｂの二つがあるが、これらは連続した領
域で６３ば順序はどちらでもよい。又、フレーム全体の
中に上記３つの領域以外のものが含まれていてもよい。

接続制御パケット領域Ａは、データ全送信すべき宛先の
ノード装置及び端末装置のアドレス、発信側のノード装
置、端末装置のアドレス及びデータ送受信のために使用
する回線変換領域Ｂ内のチャネル番号等、いわゆる接続
制御情報をパケットにして伝送するために用いられる。

この接続制御パケット領域Ａは第２Ｆ図に例示する＋う
に１６チヤネルＡＯ−Ａ２Ｂから構成される。各チャネ
ルは１０ビツトから形成されておシ、最初のピッ）Ａ。

０は接続制御パケット領域Ａの空塞表示用に用いられる
。すなわち、フレームの繰シ返し周期を１２５μＢ（８
ＫＨりとすると、接続制御情報として最大８に個／ｓｅ
ｃの異なる接続情報を伝送し得ることになるが、この接
続制御パケット領域大を使用している場合には％　Ａ６
６ピツトを＠　１１　＃　、使用していない場合には′
″０＃をセットすることによって、この領域の空塞状態
を表示している。尚、この接続制御パケット領域Ａは、
端末相互間でデータの転送すべきチャネルを設定する際
と、設定の解除を行なう場合等に用いられるだけでアシ
、実際にデータの送受信が行われている期間は回線交換
チャネルのみが使用される。

接続制御パケット領域Ａのチャネルの２番目のピッ）　
Ａ、、は本実施例では予備的に設けられてお９、本発明
と直接関係ないので説明を略す。

各チャネルのλＩ〜Ａｏ、の８ビツトは、データ情報を
表わす。第２Ｇ図は接続制御パケット領域Ａの各チャネ
ルＡｏ〜Ａｌｌと、そのチャネルを介して伝送される情
報との関係例を示す。

チャネルＡ、は、データを発信するノード装置のアドレ
ス情報を伝送するために用いられ、ＡＩは、そのノード
装置に接続されている端末の１つを指定するために用い
られる。Ａ！はデータを送信すべき相手先のノード装置
のアドレスを、Ａ。

はそのノード装置に接続されたデータ送信先の端末のア
ドレス全表わす情報を伝送するために用いられる。チャ
ネルＡ、は、データの送信要求、終了要求の区別を表わ
す接続制御コードの伝送に用いられる。チャネルＡ−は
、データ通信を行うために使用する回線交換領域Ｂ内の
特定チャネル番号を表わす情報の伝送用に用いられる。

チャネルＡ６〜Ａ、は各棟のパラメータの伝送に用いら
れるが、この発明とは直接関係ないので説明を省略する
。回線交換領域Ｂ内のチャネルを同時に複数個用りて通
信を行なう場合には、このチャネルＡ６〜Ａｓ５ｔ’使
用チャネル着号の弐示用に用いることもできる。チャネ
ルＡ１４はチェックコードの伝送のために用いられる。

例えばチャネルＡ６〜Ａ　Ｉ３のデータに対して一定の
演算処理をした結果をチェックコードとして伝送し、受
信側では同じデータに対して同じ演算処理を実行し、送
信されたデータの正誤をチェックする。チャネルＡＩＩ
はステータス情報の伝送に用いられる。たとえば、デー
タの宛先ノード装置は、データ全受信すると、このチャ
ネルＡＨに予め定められた情報を乗せて発信元に送シ返
す。これによシ、発信元ノード装置はデータの送達の確
ｇｔすることができる。

一方、回線交換領域Ｂは、上記接続制御パケット領域Ａ
で指定されたチャネルを通して、複数の端末装置相互間
で目的とする情報交換を行うために用いられる。

この回線交換領域Ｂは任意の数のチャネルＢｏｗＢ、　
、　Ｂ、・・・Ｂ、から＃４成される。第２Ｈ図に示す
ように各チャネルは１０ビツトで構成されておシ、下位
８ビツトＢｏｚ〜Ｂ０゜がデータ伝送用に割当てられて
いる。先頭のピッ）　Ｂｏｏは、そのチャネルが空いて
いるか、或いは既に使用されているかｔ−表わす空塞表
示ビットとして用いられる。２・番目のビットＢ。１は
そのチャネルの８ビツトのデータが有効なデータでるる
か、無効なデータでおるかを表示するために用いられる
。この情報の有効／無効ピッ）Ｂｏ＋によってデータ速
度の調整が可能であり、以下その理由を簡単に説明する
。

前述のように本発明方式では１フレームの周期を例えば
１２５μ＠（８ＫＩｔＺ）に選定しているから、１チヤ
ネルで１秒間に伝送し得るデータ量ではこのチャネルを
単位とし、たとえ超低速のデータを扱う端末でも、端末
から送信要求があった場合には１４末１チヤネルを割当
てることにしている。従って端末のデータ速度が例えば
５ｏｂｐｓ程度の超低速の場合には１チヤネルを割当て
られても、伝送すべきデータは、６４に１５０フレーム
に１＠位の割合でしか発生しない。つまシ、１秒間に８
に回フレームが繰シ返し生成されても、そのフレームの
チャネルを利用するのは１ｏｏｏフレームに１度程度で
充分、超低速データ全伝送し得ることになる。従って１
つのチャネルに着目するとそのチャネルにデータがのっ
ているフレームと全くデータのないフレームとが繰り返
し生成されていることになる訳であシ本発明では割シ当
てられたチャネルにデータがのっている場合にはＢｏ１
ビットヲ有効表示、例えば＠１′をセットし、データが
ない場合にはＢＯＩピッ）１−無効表示、例えば１０”
をセットすることとしている。従ってＢＯ，ビットの１
１″の周期がデータの速度を表わしていることになる。

換言すｎば谷ノード装置はＢｏ、ビットを利用すること
により速度の異なるデータを自由に調擾して送受信する
ことができる。

一方、６４Ｋｂｐｓ以上の高速のデータを伝送する場合
には複数チャネルを割当てることによシ容易に対処でき
る。例えばＩ　Ｍｂ９Ｂの高速データを扱う端末に対し
ては１６チヤネル金割当−Ｃればよい。

次にｔｇＩ＃交換方式によるデータ通信手順につい°Ｃ
第２工図を参照して祝明する。

端末からの送信安来ｙｃよシ、ノード装置は相手の端末
の論理的なアドレス（たとえば−話番号）から相手先ア
ドレスｒｒＦ−ｘする。谷ノード装置のアドレスは、予
め一ボ的に割当てる等、公知の方法によυ決められる。

次に回線交換領域ＢのチャネルＢ０〜Ｂ、の中で空塞表
示ピッ）　（Ｂｏｏ、　Ｂ、。、Ｂ、。・・・）が仝表
示（例えば１０１）のチャネルを探し、そのチャネルを
本表示（例えば″１′）とする。その後第２Ｇ図に示す
ような接続制御パケットフォーマットに基づき、按秋制
御パケットτ作戟する。この場合、チャネルＡ４に相当
する鎖酸には接続要求を表示するコードが格納され、Ａ
Ｉに相当する唄域にはハントされたチャネル番号ｔｌ−
表わすデータが格納される。

接続制御パケットが作成で＠たら％空表示になっている
接続制御パケット＝域Ａをみつけて該パケット（これを
第１のパケットと称する）を伝送する。、上記領域Ａの
窒塞状悪はｕＴｉ述のように虚続電Ｕ御パケット威域Ａ
の先頭チャネルＡ、の空塞表示ビットＡ６６を見ること
により識別できる。

上記接続制御パケットは受信ノードで受信括れパケット
情報内容の解釈を行い、まず法統要求されｆｃ端末が使
用中でないかどうか確認し、使用中でない時には与えら
れた使用チャネル音量（チャネルＡ−のデータ）を上記
ノード装置の端末へ制御部に設定する。この使用チャネ
ル番号の設定によシ、以後このチャネルを通して送られ
てくるデータが端末に受信δ扛ることになる。その後、
受信先のノード装置でチャネル設定の処理が完了したこ
とを意味する応答パケット情報が作成され、このパケッ
ト（これを第２のパケットと称する）が送信側のノード
装置に送出される。

送信側ノード装置は第１のパケットの送達確認を行った
後、応答情報の第２のパケットの受信を待つ。第２のパ
ケットを受信した後、一定タイミングをと９送信側端末
にスタート指示を出す。

一方、着信側ノード装置は、応答情報を表わす第２パケ
ツトの送達を確認した後、直ちに端末に対しスタート指
示を出す。この時点で既に発信側、着信側ノード装置の
端末制御部に同一の使用チャネル番号が設定されており
、以降、終了要求があるまでフレーム周期間隔で両端末
間の情報交換が、回線交換領域Ｂの指定されたチャネル
を通して連続的に行われる。

あるフレームが生成されているタイミングにおいて、送
信すべきデータがまだ端末で発生していないときにはチ
ャネル内の有効性表示ビット（例えばＢｅｓ　）をたと
えば１０”にすることにより、受信側ノード装置に対し
、そのフレームのデータ示ビットの利用によシ自動的に
データの自動調整を行うことができることは前述の通り
でろる。

送信側端末からデータ伝送の終了要求が発生すると、前
述と同様にして第２Ｇ図に示すフォーマットに基づき終
了要求を表わすパケット清報を作成する。このパケット
情報は受信側のノード装置に伝送される。両ノード装置
はともに端末に対して停止指示信号を送るとともに１更
用中のチャネルを解放する。つまり送信側は使用中のチ
ャネルの先頭ピットを１０”にし、空状態に戻し、受信
側は設定したチャネルを解除する。

以上述べた制御は、後述するノード装置内の処理装置か
らの指示に基づいて実行される。

パケット交換時のフレーム構成パケット交換時のフレームは、第２Ｃ図、第２Ｄ図に示
すように、同期領域Ｘと、パケット交換領域りとから構
成されている。

同期領域Ｘはフレームの先頭を識別するためのもので、
回線交換時のフレームの場合と同様である。

パケット交換領域ＤＬ／ｉ第２Ｄ図のように全情報通信
領域を１つのパケット交換領域にしてもよいし、第２Ｃ
図に示すように複数のパケット交換領域に分割して使用
することもできる。

各パケット領域りは第２Ｊ図に示すように複数のチャネ
ルＤ。、Ｄｉ・・・ＤＡからなり、各チャネルで伝送す
べき情報は同図のように予め割当てられている。もちろ
ん、第２Ｊ図は一例を示したにすぎず、パケットフォー
マット、アドレスの割付は方法は他の方法でも可能であ
る。

本実施例では先頭の２チヤンネルＤｏ　＝　Ｄ＋　　ｋ
通してパケットを送信する側、即ち発信アドレス情報が
伝送され、次の２チヤンネルＤｚ　、Ｄａを通してパケ
ットを受石する側、即ち宛先アドレス情報が伝送される
。そし゛ＣチャネルＤｏ　、Ｄａにはノード装置のアド
レスが、チャネルＤｔ　−Ｄａには端末装置のアドレス
が割当“Ｃられている。

チャネルＤ４以降の連続したチャネルＤ４〜Ｄ　ｊ４　
はデータ伝送用に割当てられている。最終チャネルの一
つ前のチャネルＤｔ−＋は、チャネルＤ、％Ｄｔ−，の
情報のチェックコード用に割当てられ、最終バイトＤｔ
はステータス用に割当てられている。

同を各チャネルは第２Ｆ図の場合と同様に１０ビツトか
ら構成され、先頭チャネルＤ０の埴上位の１ビツトだけ
がパケット変換領域の空塞表示用に用いられ、谷チャネ
ルの下位８ビツトが情報の内容を表わす。

次にパケット交換方式によるデータ通信の動作について
説明する。

送信端末からの送信要求に従い、送信元ノード装置は空
きパケット領域が受信されるのを待ち、その領域を塞表
示として、パケット情報を伝送路に送出する。

各ノード９ｆｃｔはパケット情報内の宛先アドレスＤ、
をチェックし、自己のノードアドレスと一致しない時に
は、そのまま他のノード装置に転送する。チャネルＤｏ
の宛先アドレスが自己のノードアドレスと一致すると、
そのノード装置は受信動作を開始する。

受匿ノード装置は、これに接続された受信端末にパケッ
ト情報を伝送するとともに、パケット情報の最終チャネ
ルＤｔに、受、信したことを表わすステータス情報をの
せ、他の情報とともに次のノード装置に順次伝送する。

パケット情報がループ状伝送路を一順し、送信ノ・−ド
装置にもどってくると、この送信ノード装置はチャネル
Ｄ、の発１ｄアドレスが自己のノードアドレスと一致す
るので、周回したパケット情報をとシ込む。同時に、そ
のパケット領域の空塞表示ビットＩ）ｏｓを空き表示と
し、伝送を終了する。

送信ノード装置は、周回後のとシ込んだパケット情報の
ステータスをチェックすることにょシ、伝送の正誓性を
調べることができる。

以上、本発明方式による回線交換時及びパケット交換時
のフレーム構成と、それぞれのデータ通信方式について
述べたが、本発明においては、両交換方式を適宜切換え
てデータ通信することもできるし、又１つのフレーム内
に回線交換領域とパケット交換領域の両方を同時に作成
し、両交換方式を混在させた形でデータ通信を行うこと
もできる。

第２Ｅ図は、回線交換領域とパケット交換１涜能とを同
時に実現する場合のフレーム４４成を示す。

このフレームの同期領域Ｘｓｍ続制御領域Ａ１回線交換
領域Ｂ及びパケット父換饋域りの各ビットフォーマット
は第２Ｂ図〜Ｊ２Ｄ図と同様であるのでその説明は省略
する。尚、第２Ｅ図において各領域Ａ、Ｂ、ＤＯｊ−序
は任意でよく、又パケット交換領域りは複数に分割され
てもよい。

第３Ａ図は本発明によるデータ通信方式を実現するため
の通常のノード装置の全体構成の一例を示す。１００は
フレーム同期部、２００はチャネル制御部、３００は処
理装置、４００Ｆｉ、転送制御部、５００は端末制御部
、６００はリンク制御部、７０“０はパケット制御部、
８００はパケットインタフェース部、１０００は端末装
置、１１００はパケット化装置％　１２００は光ループ
伝送路、１３００は端末パスである。

このような構成において、フレーム同期部１００では、
ループ伝送路１２００から送られてくる受信信号からフ
レームの先頭の同期領域を識別し、フレームの先頭およ
びフレーム内容チャネルの先頭を示すクロックタイミン
グＩＫ号を作成し他の部分へ送出する。

チャネル制御部２００では、フレーム内のチャネル番地
を識別したシ、フレームの＠線変換領域の指示を行なっ
たシ、ノードの動作制御、状態表示などを行なったりす
る。

処理装置３００ｔ’；ｊ、マイクロコンピュータ、メモ
リなどを用いた蓄積プログラム制御を行なう部分で、接
続制御処理、初期設定処理などのプログラム制御を行な
う。

転送制御部４００は、ループ伝送路１２００からの人力
信号を受信し、所定の端末装置１０００等との送受信信
号の入れ替え処理を行なった後、ループ伝送路１２００
への送信信号を作成する。

端末制御部５００は、対応する端末装置１０００との送
受信を制御したシ、転送制御部４００との間の送受信デ
ータの慎送制呻を行なう。そのために１、転送すべきフ
レーム内のチャネル素地の記憶を行なう。

リンク制御部６００では、回線交換の接続制御、パケッ
トの送受信処理を行なう。パケット制御部７００はパケ
ット送受信に必賛な基本慎能を有し、アドレスの一致検
出、空チャネルの探索、送受信タイミングの作成等を行
なう。

パケットインタフェース部８００では、パケット交換領
域を有する時のパケット化装置１１００との制御信号、
送受信データの制御、パケット領域の記憶等を行なう。

端末パス１３００は、これら装置１００〜ＳＯＯの間を
接続し、相互の送受信の制御を行なう役目をする。

このような＃＃成において、ループ伝送路１２００から
受信信号が入ってくると、転送制御部４００では受信復
調し、７レ一ム同期部１００において、その受信信号か
らフレームの先頭の同期信号を識別し一７レームおよび
フレーム内チャネルの受言ニ必要ナクロックタイミング
全作成して他Ｏａ分へ送出する。

チャネル制御部２００では、フレーム同期部１００から
のタイミングにょシ、チャネル番−号信号を作成し、端
末バス１３００に送出するとともに、このチャネル番号
信号から回線交換領域内であるかどうかを判定して同じ
く端末バス１３００に送出する。また、リンク制御部６
００では、チャネル制御部２００からのチャネル番号信
号から受信チャネルが接続制御パケット領域の先頭およ
び終了でるるかどうかを判定してパケット制御部７００
に送る。

いま、ろる端末装置１００ｏから送信要求があると、処
理装置３００が検出し、端末制御部５００へハント要求
を出す。端末制御部５００では、転送制御部４００から
柩シ込まれた各チャネルの空塞表示ビットと、チャネル
制御部２００がらの回線交換領域内であることを示す信
号とにょシ、回線交換領域内の空表示のチャネルを探し
、それが見つかると、その時のチャネル番号信号を端末
制御ｇ４００に１ｇ号を送って、対応するチャネルの空
塞表示ビットを本表示にしてループ伝送路１２００に送
出する。

処理装置３００では、宛先アドレスを、端末装置１００
０からの情報受信あるいは予じめ決められた固定的なア
ドレスによシ作成し、その宛先アドレス、自己のアドレ
ス、端末制御部５００から取シ込んだ空チヤネル番号を
読み出し作成し、接続要求コードなどを接続制御パケッ
トフォーマットに基づき編集して接続制御パケットを作
成し、リンク制御部６００に送っておく。それとともに
、処理装置３００からリンク制御部６００に送信要求を
出すと、パケット制御部７００では接続制御パケット領
域の先頭チャネルの空塞表示ビットを見て、空表示であ
れば、転送制御部４００に信号を送って先頭チャネルの
空塞表示ビットを本表示にしてループ伝送路１２００に
送出する。それとともに、リンク制御部６００に信号を
送って、既に設定されている接続制御バケツ、トを転送
制御部４００に送り、パケット送信情報としてループ伝
送路１２００に乗せる。

このようにしてループ伝送路１２００に送出された接続
制御パケットは、各ノード！ｉ！で受信される。その動
作は、転送制御部４００から該領域のデータがパケット
制＃都７００に送られ、そこで、宛先アドレスと自己の
アドレスとの一致をチェックし、一致が検出されると、
リンク制御部６００を起動し、受信された接続制御パケ
ットデータをリンク制御部６００が取９込み、更に処理
装置３００がそれを読みとる。

処理装置１３００では、読み柩っ九接続制御パケットの
内容の解釈を行ない、接続要求された端末装置１０００
が使用中でないか否かを確認し、使用中でなければ、送
信側ノード装置を宛先アドレスとした応答情報を含む接
続制御パケットを作成し、送信要求とともにリンク制御
部６００に送る。以下、前述し九送信側ノードーＪ装置
と同様に、空の接続制御パケット領域を見つけて、その
空塞表示ビットを本表示にするとともに、作成した接続
制御パケットヲその領域内に挿入しＣパケット伝送路１
２００に送出する。また、処理装［１１３００では送ら
れて来た空チヤネル番号を接続要求された端末装置１０
００の端末制御部５００に設定する。

一方、送信側ノード装置では、自己が送信したパケット
がループ伝送路１２００を一巡して戻って来た５、転送
制御部４００で柩シ込まれたデータ中の発信アドレスが
自己のアドレスに一致することをパケット制ｍｔａ７ｏ
ｏにおいて判定し、転送制御部４００に信号を送って接
、続制御パケット憤域の先頭チャネルの望塞表示ビット
を空表示にする。

一方、送信側ノード装置で、受信側ノード装置から送ら
れた来た応答を示す接続制御パケットを受信すると、パ
ケツｔ＋ｔｔｕ御５７００において、宛先アドレスが自
己アドレスと一致することを検出し、前述し九と同様に
、接続制御パケットをリンク制御部６００ｔ−介して処
理装置３００に取シ込む。

処理装置３００では、応答情報を確認して、端末装置１
０００にスタート指令を発生する。ま九、受信側ノード
装置で自己が送信した情報がループ、伝送路１２００ｔ
−１巡して米たことを知ると１前述したと同様に、接続
制御パケット領域の先頭チャネルの空塞表示ビットを空
表示にして、端末装置１０００にスタート指令を出す。

送信側ノード装置では、処理装置３ｏｏからのスタート
指令に基づき、端末装置１ｏｏｏから送信データを端末
側ｎ５ｓｏｏに送出する。

端末制御部５００では、設定されてチャネル番号が、チ
ャネル制御部２００からのチャネル番号信号と一致する
かどうか検出し、一致が検出されると、端末装置１００
０からの送１ｇデータを転送制御部４００に送シ、それ
によシ対応するチャネルに送信データを挿入してループ
伝送ＩＭｔ１２００に送出する。

一方、受信側ノードＩ装置では、送信されて来たデータ
を転送制御ｆｌｓ４００で受信し、端末制御部５００に
送る。端末制御部５００では、設定されたチャネル番号
がチャネル制御部２ｏｏからのチャネル番号信号と一致
するかどうかを判定し、−致が検出されると、受信デー
タをとシ込み端末装置１０００に送る。なお、同じチャ
ネルを１史って同゛時に受信側ノード装置から送信側ノ
ード装置に対１しても、データの送信を同様に行なうこ
とができ゛る。

゛　なお、受ｆ＋４側ノード装置から送信側ノード装置
゛に対して、異なったチャネル−戻って送信を行なうよ
うにすることもできる。

次に、送信側ノード装置において、端末装置１０００か
ら送信終了要求が処理装置ｔ３００に出ると、処理装置
３００では、切断を指示する接続制御パケットを作成し
、前述したと同様に、受信側ノード装置に送シ、その端
末装置１１０００に停止指示を行なう。

それとともに、送信側ノード装置において、処理装置３
００から端末制御部５００にチャネル解放要求を出し、
占有しているチャネルの前号にチャネル番号信号が一致
した時、転送制御部４００に信号を送シ、そのチャネル
の空塞表示ビットを空にしＣ１チャネル解放を行なう。

　　　　　”なお、端末制御部５００では、設定された
チャネル番号が受信チャネル番号信号と一致した時、端
末装置１０００から未だデータが入って来ていない場合
には有効性表示ビットを無効表示にしたデータを送信し
、相手方にデータが無効であることを伝え、端末装置１
０００側のどのような処理速度にも対処できるようにな
っている。

また、転送制御部４００においては、リンク制御部６０
０から送られた接続制御パケットの第１〜１４番目のチ
ャネルのデータに所定の演算を施゛してチェックコード
を作成し、そのコードをパケットの１５番目のチャネル
内に挿入して転送する機能と、受信された接続制御パケ
ットの第１〜５１５査目のチャネルのデータに所定の演
算を施して、受信データの誤シをチェックし、その結果
を第１６番目のチャネルにステータス情報として挿入し
て転送する機能とを有している。

一方、パケット交換を行なう場合は、送信側ノード装置
のパケットインタフェース部８００１Ｃおいて、パケッ
ト交換領域の先頭チャネルを検出してパケット制御部７
００に送る。パケット制御部７００では、転送制御部４
００からの空塞表示ビットを見て、空チャネル光示であ
れば、転送制御部４００に信号を送シ、その先頭チャネ
ルの空塞表示ビットを塞表示にする。それとともに、パ
ケット化装置１１１００で作成し、パケットインタフェ
ース部８００に設定しであるパケット清報を転送制御部
４００からループ伝送路１２００に送出する。

受信側ノード装置では、パケットの先頭チャネルをパケ
ットインタフェースｔｔ［１００でチャネル番号信号に
よシ検出し、パケット制御部７００を起動する。パケッ
ト制御部７００では、転送制御部４００から送られて来
たパケットデータの宛先アドレスが自己のアドレスであ
ることを検出し、その結果をパケットインタフェース部
１１００に知らせる。インタフェース部１１００では、
送られたパケットデータを受け＊Ｄ、処理装［’３００
に送る。

パケットインタフェース部８００でパケット交換領域の
終了チャネルを検出すると、終了動作を行なう。

谷ノード装置で、自己の発信したパケットデータがルー
プ伝送路１２００を一巡して再び戻ってくると、パケッ
ト制御部７００では、同様に転送制御部からパケットデ
ータを受取シ、発信アドレスが自己のアドレスと一致す
ることをチェックし、７致した場合は転送制御＠４００
に信号を送って、対応するパケットの先頭の空塞表示ビ
ットを空表示にし、パケット領域を解放する。

第３Ｂ図は本発明によるデータ通信方式を実現するため
ノード装置でｈつて、フレーム生成機能を有するノード
装置の全体構成の一例を示すもので、第３Ａ図と異なる
点は、転送制御部４００が送受信部４００Ａと転送部４
００Ｂとに分割されていることと、これらの間にフレー
ム生成制御部９００が設けられていることである。

このノード装置は、前述した通常のノード装置の役目を
するとともに、ループ伝送路１２００を巡回する一定周
期のフレームを生成する役目をするものである。

したフレーム情報を転送制御部４００の送受信部４００
Ａ経由フレーム生成制御部９００内のメモリに１フレー
ム分記憶し、一方送信用のクロックを発生させ、該クロ
ックに基づき、同期領域のパターンを先頭に作成し、そ
の後順次上記メモリを読み出し、フレームを形成させる
。該情報を転送制御部の転送ｇ４００Ｂに送る。以降他
と同様な動作を行ない、次ノードへの情報は転送制御部
の送受信部４０ＯＡを経由して送出する。

また、フレーム生成制御部９００では、異常監視を行な
う機能を有している。すなわち、回線交換領域およびパ
ケット交換領域のそれぞれにおいて１谷チヤネルの空塞
表示ビットが全て塞表示を示している事が一定回数以上
連続して続いていることを検出すると、各チャネルの空
塞表示ビットを強制的に空表示にする役目ｔしている。

その他の動作は＄３Ａ図の場合と同じであるのでその説
明は省略する。

以下、第３Ａ図の各部の具体的構成例につき詳細に説明
する。

口）　フレーム同期部１００第４図は７レ一ム同期部１００の具体的構成の一実施例
を示すものである。

図において、信号Ｔ　Ｉ　Ｍ　、　８ＲＯＵＴは第７図
で詳述するように受信器及びシフトレジスタによシ作成
される信号である。ループ伝送路１２００から転送制御
部４００に送られて来た直列の受信情報を受信器によシ
復調するとともに、受信情報のビット間隔のタイミング
を抽出することによシデューテイ５０％のタイミング信
号ＴＩＮが作成される。このタイミング信号Ｔ１４によ
シ直列の受信情報をシフトレジスタに順次格納する。そ
のシフトレジスタの並列出力が信号５ＲＯＵＴでおる。

フレーム同期部１００では、同期パターン発生器１０１
に設定ｉれている、フレーム同期領域内の同期パターン
と、転送制御部４００のシフ）Ｌ／レジスタ格納され九
情報５ＲＯＵＴとを、一致回路１０２において１ビツト
受信する毎に比較し、一致が検出されると一致ツリップ
フロップ１０３をアンドグー）１０４を通してセットす
る。

このフリップフロップ１０３０セツトによシ、′アンド
ゲート″１０５を通して同期カウンタ１０６を作動させ
、以後の受信ビット数の計数を開始する。

同期カウンタ１０６の値が、１チヤネル当シのビットａ
（本実施例では１０）に相当したことをデコーダ１０７
で検出すると、アンドゲート１０８によシ転送制御部４
００のシフトレジスタの内容５ＲＯＵＴが再び同期パタ
ーンに一致するかどうかのチェックを行ない、もし不一
致であれば、アンドゲート１０８の出力によジオアゲー
ト１０９を通して一致７リップフロップ１０３および同
期カウンタ１０６をリセットしてしまい、再び、゛１ビ
ットずつ受信される度にシフトレジスタの内容と同期パ
ターンの一致を探索する。

シフトレジスタの内容と同期パターンが引続き一致し九
場合には一粒７リップフロップ１０３はセットされ九ま
まで、その時には、同期カウンタ１０６から同期文字カ
ウンタ１１０に信号を出し、同期文字カウンタ１１０を
＋１する。このように１同期パターンに一致したチャネ
ルが連続して受信されると、同期文字カウンタ１１０に
その文字数が計数される。上述したように同期領域のチ
ャネル数が４であるとすれば、カウンタ１１０の値が３
になシ、かつ同期カウンタ１０′６の内容が次の第４チ
ヤネルの同期文字を検出した後の値例えば３になった時
、すなわち、４チヤネル連続して一致が得られることを
デコーダ１１１．１０７により検出し、かつタイミング
信号ＴＩＭのタイミングの時にアンドゲート１１２に出
力を生じさせ、同期合せ７リツプフロツプ１１３をセッ
トし、同期合せが成立した事を−示し、そのセット出力
で、オアゲー）１０９に一通して一致２リップフロップ
１０３、同期カウンタ１０６、同期文字カウンタ１１０
を全てリセットするとともに、アンドゲート１０４の出
力を禁止する。それによシ、一致検出動作を停止させ、
以降の情報チャネルの内容を誤って同期チャネルと見な
すことを防止する。

一方、クロックカウンタ１１４は、受信タイミング信号
ＴＩＭにより、駆動されておシフトレジスタ出力５ＲＯ
ＵＴが１チャネル分の情報を示すタイミングを指示する
クロックを作成するためのものである。

そのために、アンドゲート１１２で同期ＯＫが検出され
時、クロックカウンタ１１４の内容を、強制的に、同期
カウンタ１０６の値即ち３に設定し、同期カウンタ１０
６の値と、クロックカウンタ１１４の値を同じにするこ
とによシ位相合せを行なう。一方、クロックカウンタ１
１４の出力をデコーダ１１５に入力し、クロックカウン
タ１１４の値が０．１の時にデコーダ１１５からクロッ
ク信号ＣＬＫＩを出力し、優良、クロックカウンタ１１
５の値が５．６の時に、クロック信号ＣＬＫＩ［を出力
する。また、特殊な用途のためにクロックカウンタ１１
５の値が４の時クロック信号ＣＬＫｍを出力する。この
ＣＬＫＩにより後述するようにシフトレジスタの出力は
、受信レジスタに転送され、各チャネル毎の情報単位で
以降の処理が可能となる。一方、本ＣＬＫＩ〜■は同期
が合っていない時でも、クロックカウンタ１１４は常に
動作しているので常時出力され、ノード装置の他の部分
の処理を中断させることはない。

同期合せフリップフロップ１１３がセットされると、フ
レーム同期部１００からチャネル制御部２００にチャネ
ルアクト信号ＣＨＡＣＴを送シチャネル制御部２００内
のチャネルカウンタを起動し、クロック信号Ｃ，ＬＫＩ
Ｉのタイミングで計数を開始し、クロック信号ＣＬＫＩ
［の数すなわち、フレーム内のチャネル数（同期領域内
のチャネル数は除く。）を計数する。チャネルカウンタ
の内容が、フレーム内の情報通信領域（第２Ａ図Ｙ）の
チャネル数に相当する数に達すると、デコーダからエン
ドチャネル信号ＥＮＤ　ＣＨをフレーム同期部１００に
送シ返し、アンドゲート１１６を通して同期合せ７リツ
プ７０ツブ１１３をリセットする。

それにより、前述したような同期検出動作が開始され転
送制御部４００のシフトレジスタに１ビツト受信される
度に同期文字パターンかどうかのチェックを再び行なう
。それによシ、次のフレームの同期領域が、前フレーム
の終了に続いて正常に受信されるかのチェックがなされ
る。

ループ伝送路１２００の伝送情報のビット抜け、雑音に
よるビット湧出し等によシ、次のフレームの同期領域に
同期パターンが検出されない場合がアシ得る。この場合
には、フレーム内のチャネル情報が正しく認識されない
ので、すぐに同期を取シ直す一方、その間の処理を中止
させる等の何らかの処置が必要であシ、そのために、こ
の同期ずれを直ちに検出しなければならない。

この同期ずれの検出は、前のフレームの終了を示すエン
ドチャネル信号ＥＮＤＣＨによシ同期合せフリップ７０
ツブ１１３がリセットされた後、クロックカウンタ１１
４の値がＯになつ九タイミング、すなわち、次のフレー
ムの同期領域の先頭の同期チャネルの情報が全て転送制
御部４００（Ｄシフトレジスタに入力されたタイミング
で、同期パターンとの一致が検出されず、即ち一致７リ
ップ７ｑツブ１０３がリセットされていれば、アンドゲ
ート１１７から出力が生じ、同期ずれツリツプ７０７７
’１１８ｉセツトする。同期ずれフリップフロップ１１
８のセット出力である同期ずれ信号８ＴＯＵＴをチャネ
ル制御部２００に送出する。このフリップフロップ１１
８は同期合せができ九と１！７リツプ７０ツブ１１３の
出方でリセットされる。

°（２）チャネル制御部２００第５Ａ図はチャネル制御部２００の具体的構成の一例を
示すものでらる。

前述し喪ように、フレーム同期部１００で、同期合せが
成立してチャネルアクト信号ＣＨＡＣＴが出力されると
、チャネル制御部２００では、同じくフレーム同期部１
０Ｇからのクロック信号ＣＬＫＩ［のタイミングでアン
ドゲート２０１を開き、チャネルカウンタ２０２の計数
を開始する。

チャネルカウンタ２０２の内容が、フレーム内のす＃報
通信領域のチャネル数に相当する値になるとデコーダ２
０３からエンドチャネル信号ＥＮＤＣＨを出力する。フ
レーム同期部１００からのチャネルアクト信号ＣＨＡＣ
Ｔがオフになるとインバートゲート２０４を通してチャ
ネルカウンタ２０２をリセットする。

チャネルカウンタ２０２の出力は、後述するように、ノ
ードアクトフリップフロップ２０５がセットされている
時に、アンドゲート２０６を通してチャネル番号信号Ｃ
ＨＮＯとして端末バス１３００に送出される。

一方、インタフェース回路２０７は処理装置３００から
選択さｎたレジスタにデータ金書込んだシ、データを読
み出したシするための回路で、その具体的構成は、例え
ば、第５Ｂ図に示すようである。

第５Ｂ図に示すインタフェース回路２０７には、処理装
置３００から端末バス１３００全通して、同期信号８Ｙ
ＮＣ，端末番号ＴＭＮＯ、レジスタ番号ＲＢＧＮＯｓ続
出し、書込み制御信号Ｒ／Ｗ、データＤが入力されてお
シ、一致回路２０８において、同期信号５ＹＮＣが入っ
ている時に、端末番号ＴＭＮＯを端末番号発生器２０９
からの自己に割シメてられた端末番号と比較し、両者が
一致する時にリード・ライト制御信号Ｒ／Ｗに応じて、
アンドゲート２１０または２１１がら出力を生ぜしめ、
ライトデコーダ２１２またはリードデコーダ２１３を選
択させて、処理装置３００からのレジスタ番号ＲＥＧＮ
Ｏに対応するレジスタに２イトセレクト信号ＷＳまたは
リードセレクト信号Ｒ８衝出力する。同時に、送信ゲー
ト２１４または受信ゲート２１５も選択し、処理装置か
らのデータＤをライトセレクト信号Ｗｓで選択されたレ
ジスタに書込むか、または、選択されたレジスタの内容
を出して処理装置に送るかする。なお、レジスタ番号Ｒ
ＥＧＮＯで指定されるのはレジスタに限らす一フリップ
フロップ等の記憶機能を持つ良ものでもよい。

第５人図において、回線先頭チャネルレジスタ２１６、
回線終了チャネルレジスタ２１７、同期はずれ状態７リ
ツプ７０ツブ２１８およびノードアクト７リツプ７０ツ
ブ２０５は処理装置からのレジスタ番号ＲＥＧＮＯで選
定されるものである。

回線先頭チャネルレジスタ２１６および回線終了チャネ
ルレジスタ２１７には、処理装置からインタフェース回
路２０７全通して送られるライトセレクト信号ＷＳまた
はＢＳにょシ予じめフレームの＠線変換領域の最初のチ
ャネル番号および最終のチャネル番号が予じめ格納され
る。また、フリップフロップ２０５は、ノード装置を動
作させる時に、ライトセレクト信号ｗｓのタイミングで
、データＤでセットされるようになっている。

そして、チャネルカウンタ２０２の内容が、回線先頭チ
ャネルレジスタ２１６と一致することを一致回路２１９
で検出すると、回線交換領域７リツプフロツプ２２０を
セットする。またチャネルカウンタ２０２の内容が、回
線終了チャネルレジスタ２１７と一致することが一致回
路２２１で検出されると検出信号を遅延回路２２２で一
定時間遅延した後、７リツプフロツプ２２０をリセット
する。７リツプ７０ツブ２２０がセットされている時、
ノードアクトフリップフロップ２０５がセット状態にあ
ればアンドゲート２２３を開いて、回線ゲート信号ＬＩ
ＮＧを発生させ、端末バス１３００に送出する。

処理部［３００において、同期はずれ状態クリラフフロ
ップ２１８の状ｄ’に知るために、インタフェース回路
２０７全通してリードセレクト信号Ｒ８を送シ、バッフ
ァゲート２２４を開いて、７リツプ７０ツブ２１８の内
容を取込むとともに、遅延回路２２５で一定時間遅延し
た信号にょシフリップフロップ２１ｓｔ−リセットする
。

また、インタフェース回路２０７からのリードセレクト
信号ＦＬ８によ〕、レジスタ２１６または２１７の内容
がバッファゲート２２６または２２７を通して読出°さ
れるようになっている。

（３）　　処理装置３００第６図は処理装置３００の具体的構成の一例を示すもの
である。

処理装置３００は、処理部３ＧＯＡと変換部３００Ｂと
に分けられ、処理部３００Ａは少なくトモプロセッサ３
０１、メモリ３０２およびパ′ス３０３よシなっている
。

そして、プロセッサ３０１およびメモリ３０２を接続し
たパス３０３には、アドレスストローブ信号ＡＳＹＮＣ
，アドレス信号ＡＤ几Ｓ１　リード・ライト制御１百号
Ｒ／ＷおよびデータＤｔ−有しており、そ″れらの信号
は変換部３００Ｂに入力される。

変換部３００Ｂでは、処理部３００Ａからのアドレス信
号ＡＩ）几Ｓの上位ビットを一致回路３０４に送シ、ア
ドレスストローブ信号ＡＳＹＮＣのタイミングで、アド
レスの上位ビットが、アドレス発生器３０５に設定され
ているインタフェース回路へのアクセスを示すアドレス
パターンか否かのチェックを行ない、一致すれば、同期
信号５ＹＮＣを作成する。また、アドレスＡＤＲ８の下
位ビットは端末番号ＴＭＮＯおよびレジスタ番号ＲＥＧ
ＮＯとしてそのｔｔ送出される。

また、リード・ライト制御信号Ｒ／Ｗは、同期信号８Ｙ
ＮＣのタイミングで、アンドゲート３０６を通して送出
するとともに、アンドゲート３０６および３０７によシ
、バッファゲート３０８またｕ３０９を開いてデー／Ｄ
１７）お信または受信を行なう。

このようにして作成された各種の信号は、上述したチャ
ネル制御部２００のインタフェース回路ばか９でなく、
端末制御部５００、リンク制御部６００およびパケット
インタフェース部ｓ　ｏ　ｏ。

インタフェース回路にも送出されている。

（４）　　転送制御部４００１ｇ７図は転送制御部４００の具体的構成の一例を示す
もので、送受信部４００Ａと転送部４００Ｂとからなっ
ている。

送受信部４００人において、ループ伝送路１２００から
の情報を受信器４０１で受け、その情報を復調する一方
、その情報から受信情報のピットタイ建ング信号ＴＩＭ
を抽出し、このタイミング信号ＴＩＭのタイミングで情
報をシフトレジスタ４０２に順次格納する。

次に、前述したフレーム同期部１００からのクロック信
号ＣＬＫＩの立上シで、シフトレジスタ４０２の１０ビ
ツトの出力を受信レジスタ４０３に並列にセットする。

一方、転送部４００Ｂでは、受信レジスタ４０３の出力
の内の有効表示ビットおよび空塞表示ビットの２ビツト
全そのまま受信レジスタ４０４に送るとともに、空塞表
示ビットをノットゲート４０５を通豐て空塞表示信号Ｉ
ＤＬＥとして端末パス１３００に送出する。受信レジス
タ４０３の出力の残シの８ビツトのデータ清報を、アド
レス照合のための信号ＡＤＤＲとしてパケット制御部７
００に送るとともに、ステータスセレクタ４０６の一方
の入力に送る。また、ステータスセレクタ４０６の他方
の入力には、パケット制御部７００からのステータス信
号５ＴＡＴＢおよび後述するエラーの有無を示すステー
タス信号が入力されている。このステータスセレクタ４
０６では、パケット制御部７００からのステータスセレ
クト８ＴＡＴＳＥＬに応じて送出データを選択する。す
なわち、ａｉ’ｉ号がない時には受信レジスタ４０３の
出力を選択し、該信号がある時には他方の入力であるス
テータス信号５ＴＡＢ等を選択する。

一方ステータス七しク）　ＳＴＡ’ｒ８ＥＬ信号は例え
ば接続制御パケット領域を受信中に、その１６チャネル
目にステータスを返送する必要がある時等に送られ、ス
テータス信号８ＴＡＴＢおよび零検出器４１７の出力全
選択する。ステータスセレクタ４０６の選択出力は受信
レジスタ４０４に送られる。受信レジスタ４０４では、
フレーム同期部１００からのクロックＣＬＫＩ［で入力
データをセットする。受信レジスタ４０４の出力の内の
空塞表示ビットをビジー制御回路４０７に入力し、他の
残シの９ビツト受旧データＦＬＤとして端末バス１３０
Ｇに送出するとともに、モードセレクタ４０８の一方に
入力する。また、受信レジスタ４０４のデータ情＃１８
ビットの出力ＦＩＦＯメモリ４０９、を構成するレジス
タｌに入力する。ＦＩＦＯメモリ４０９では、受信レジ
スタ４０４の出力をレジスタ４０９−１，４０９−２に
ＣＬＫＩのタイミングで、又４０９−３にはＣＬＫＩ［
のタイミングで順次格納する。

したがって、ＦＩＦＯメモリ４０９から出力される受信
データは２チャネル分遅延されたもので、パケット受信
データＰＡＫＤとしてリンク制御部６００に送られる。

ここでＦＩＦＯメモリ４０９會使用したのは、接続制御
パケット内の宛先アドレスは３チヤネル目であシ、その
宛先アドレスが自己アドレスであることを判断して、受
信データｔ−取シ込む必要があるからである。

モードセレクタ４０８の他方の入力には、端末パス１３
００からの送信データ８Ｄが人力されており、このセレ
クタ４０８では、パケット制御部７００からのモードセ
レクト信号ＭＯＤＳＥＬがオンになると、送信データＳ
Ｄを選択し、モードセレクト信号ＭＯＤＳＥＬがオフに
なると、受信レジスタ４０４からの出力を選択する。

ビジー制御回路４０７は、パケット制御部７００からの
ビジーオン信号ＢＵ８ＹＯＮがオンで套る時に受信情報
の内の空塞表示ピットを塞表示に強制的に設定し、ビジ
ーオフ信号ＢＵｓｙｏｒｊがオンである時に、空塞表示
ビットを空表示に強制的に設定している。それ以外の時
は、ビジー制御回路４０７は、受信レジスタ４Ｇ４から
の信号をそのまま出力するｍ能を持っている。

次に、ビジー制御回路４０７およびモードセレクタ４０
８の出方をクロックＣＬＫＩのタイミングで送信レジス
タ４１２にセットする。送信レジスタ４１２の出力の内
、空塞表示ビット、有効表示ピットの２ビツトはそのま
ま送受信部４００人の送信レジスタ４１３に入力さｎる
。一方残シの８ピツトのデータ情報は、チェックセレク
タ４１４および演算器４１５に入力される。

チェックレジスタ４１６は、パケット制御部７００から
のリセット信号ＢＣＣＲ８Ｔによシ０に初期設定され死
後、パケット制御部７００からのチェック動作開始信号
ＢＣＣＡＣＴによシ、演算器４１５を動作させて、チェ
ックレジスタ４１６の出力と送信レジスタ４１２の出力
との演算を行ない、その結果をクロックＣＬＫＩＩのタ
イミングでチェックレジスタ４１６にセットする０本演
算は特定の定数での割算でメジ、伝送情報チェックとし
て一般に用いられる方式である。これらの動作は、例え
ば接続制御パケット領域の１〜１４゛チヤネルのデータ
情報を送信する間繰シ返される。

１５チヤネル目に、パケット制御部７００からチェック
セレクト信号ＢＣＣ８ＥＬがセＬ／／／４１４に送られ
、セレクタ４１４では、そのタイミングで、演算器４１
５の出力を選択して送信レジスタ４１３に送出する。

零検出器４１７は、演算器４１５の全ビットが所定値、
例えば、０であることを検出する機能を有しておシ、そ
の出力をステータス信号５ＴＡＴＢとともに、ステータ
スセレクタ４０６に入力している。要するに、零検出器
４１７は、接続制御パケット領域内の１〜１５チヤネル
のデータ情報の谷ビットの演算結果がすべて例えば零に
なるかどうかでデータ情報にエラーがあるかどうかを検
出するもので、その結果をパケット領域内の１６チヤネ
ル目のステータスチャネルに乗せるようになっている。

□送受信部４００人の送信レジスタ４１３では、フレー
ム同期部１００からのクロックＣＬＫｍのタイミングで
送信レジスタ４１２およびチェックセレクタ４１４の出
力をセットし、次にその内容をタイミング信号ＴＩＭで
１ビツトずつシフトして送信器４１８を介してループ伝
送路１２００に送信する。

また％前述したように、フレーム同期部１００では、フ
レーム同期が成立していなくてもクロックタイミングを
生成しているので、受信した情報は常時転送が可能にな
っている。

缶）　端末制御部５００第８Ａ図および第８Ｂ図は端末制御部５００の具体的構
成の一例を示すもので、第８Ａ図はその基本部、第８Ｂ
図は空チヤネル選択部を示している。

第８Ａ図の基本部において、インタフェース回路５０１
は第５Ｂ図と同様な回路で構成され、処理装置３００と
の間のデータの送、受を行なう。

送信チャネルレジスタ５０２は送信すべき回線交換領域
内のチャネル番号を格納するものであシ、受信チャネル
レジスタ５０３は、受信すべき回線交換領域内のチャネ
ル番号を格納するものである。

また、モードレジスタ５０４の内容は４ピツトの情報か
らなシ、その内の２ピツ）５０４−１゜５０４−２は、
送信時のバス接続方法を示している。５０４−１は端末
パス１３００内の送信バスを介してループ伝送路１２０
０にデータを送信する場合を指示し、５０４−２は同じ
ノード装置内の他の端末制御部へ端末バス１３００内の
内部バスを介してデータを送信する場合を指示している
。

また、モードレジスタ５０４の残シの２ビット５０４−
３，５０４−４は受信時のパス接続方法を示しておシ、
ピッ）５０４−３はループ伝送路１２００から端末バス
−１３００の受信バスを介してデータを受信する場合を
示し、ビット５０４−４は同一ノード装置内の他端末制
御部から端末パス１３００内の内部バスを介してデータ
を受信する場合を示している。

これら送信チャネルレジスタ５０２、受信チャネルレジ
スタ５０３およびモードレジスタ５０４には、インタフ
ェース回路５０１からのライトセレクト信号ＷＳによシ
データＤ′ｔ−セットできるようになっておシ、また、
こ五らのレジスタ５０２゜５０３および５０４の出力を
リードセレクト信号Ｒ８によシそれぞれバッファゲート
５０５，５０６および５０７を介してインタフェース回
路５０１に取込むようになっている。

また、送信および受信チャネルレジスタ５０２および５
０３には、第８Ｂ図で詳細に説明するように、ハント要
求があった後のクロックＣＬＫＩのタイミングＨＴＣＬ
Ｋ−８および几でチャネル番号ＣＨＮＣＩ更新登録して
行き、回線交換領域内の空チャネルが生じた時、そのチ
ャネル番号を最終的に登゛録することが可能となってい
る。モードレジスタ５０４のうちの送信指示である５０
４−１゜５０４−２のいずれかが設定されていることを
検出するオアゲート５２４の出力がるる時のみ送信チャ
ネルレジスタ５０２の出力がアンドゲート５０８によシ
一致回路５１Ｏに出力される。

同様にオアゲート５２５によシ送信モードレジスタ５０
４のうちの５０４−３，５０４−４のいずれかが設定さ
れていることを検出し、チャネルレジスタ５０３の出力
をアンドゲート５０９によシ一致回路５１１に出力され
る。

なお、レジスタ５０２および５０３にインタフェース回
路５０１を介して処理装置３００からのデータを設定す
るのは、例えば、相手方から接続制御パケットヲ受信し
、そこに送受信チャネル番号が指定されていた場合等で
ある。

レジスタ５０２〜５０４にデータがセットぜれた後、送
信チャネルレジスタ５０２および受信チャネルレジスタ
５０３の内容と、チャネル番号信号ＣＨＮＯとの一致を
一致回路５１０および５１１で検出する。

チャネル番号信号とが送信チャネルレジスタ５０２との
一致が一致回路５１０で検出されると、モードレジスタ
５０４のビット５０４−１の内容が１でられば、アンド
ゲート５１２を開いて、モード信号ＭＯＤＥｔ一端末パ
ス１ａｏｏに送出するとともに、アンドゲート５１３を
介してノ（ラフアゲ−）５１４ｅ開き、送信バッファ５
１５の内容を端末パス１３００に送出する。一方、端末
装置１０００では送信データが揃うと送信要求信号５Ｒ
ＥＱをオンにすることによシ送信バッファ５１５に８ビ
ツトの送信データ５Ｄｔ−セットするとともに、送信要
求７リツプ７０ツブ５１６をセットし、該５１６の出力
信号は有効表示ビットとして、バッファゲート５１４が
開かれた時にデータ情報とともに端末パス１３００に送
信データＳＤとして転送制御＠４００に送出する。転送
制御部４００では前述したようにモード１６°号ＭＯＤ
Ｅに対応するモードセレクト信号ＭＯＤＳＥＬによシモ
ードセレクタを動作させて送信データＳＤ’に他のノー
ド装置に送出する。

一致回路５１０の一致出力を遅延回路５１７で遅延した
信号を端末装置１０００へ送信ＯＫ信号ＳＯＫとして送
出する一方、送信要求７リツプフロツプ５１６をリセッ
トする。従って、端末装置１０００からの送信データが
揃わない前に、チャネル番号の一致が検出されると、デ
ータの送出前に送信要求ツリツブ７０ツブ５１６がリセ
ットされているので、送信データ８Ｄの有効表示ビット
は０となシ、その送信データが無効であることを表置が
遅く、送１ｄデータが揃わない場合には、無効表示をす
ることによシ、端末装置１０００１ＩＯの処理速度に制
限はなくなる。

次に、一致回路５１０で一致が検出された時、モードレ
ジスタ５０４のピッ）５０４−２が１であれば、アンド
ゲート５１８によシバラフアゲート５１９を開いて、前
述した送信データを内部パスデータＩＮＤとして内部パ
スに送出する。

一方受１ｇチャネルＶジスタ５０３の出力が１端末パス
からのチャネル番号と一致することが一致回路５１１で
検出されると、モードレジスタ５０４のビット５０４−
３，５０４−４の内容に応じて次の動作を行なう。

すなわち受信セレクタ５２０には、受信パスからの受信
データＲＤおよび内部パスからの受信データＩＮＤが入
力されておシ、このセレクタ５２０では、モードレジス
タ５０４のビット５０４−３が１の時には受信データＲ
Ｄを選択し、ビット５０４−４が１の時には内部バスデ
ータＩＮＤを選択するようになっている。このようにし
て選択されたデータの内、データ情報を受信バッファ５
２１に入力し、有効表示ビットをアンドゲート５２２に
印加する。有効表示ピットの有効表示信号と、一致回路
５１１の一致出力とにより、アンドゲート５２２の出力
全オンとし、受信セレクタ５２０の出力を受信バッファ
５２１にセットするとともに、受信要求フリップフロッ
プ５２３をセットする。このフリップ７０ツブ５２３の
セット出力を受信要求信号８几ＥＱとして端末装置１０
００に送出するとともに、受信ノ（ツ７ア５２１の内容
を受信データＲＤとして端末ｇ＆［ｔｌＯｏｏに・送出
する。端末装置１０００で受信要求信号ＲＲＥＱを受は
取ると受信ＯＫ信号几ＯＫ’ｔ−送シ返し、受信要求フ
リップフロップ５２３をリセットする。

このように、アンドゲート５２２によシ有効表示ビット
が有効表示をしている時のみ、受信データ金端末装置１
０００に取シ込むようになっているので、送信側の端末
装置で完全なデータとして送出された時のみ受信される
ことになシ、端末装置側の速度にとられれないでデータ
の送受信を行なうことができる。

次（、第８Ｂ図により、空チャネル選択慎能について説
明する。なお、第８Ｂ図は、送信または受信の′いずれ
かの時の空チャネル選択慎能に関連する回路のみが示さ
れているが、実際には、送１ｇおよび受信に対応して第
８Ｂ図の回路が２蘭設けられることになる。

このような構成において、処理装置３００からインタフ
ェース回路５０１を径由して〕−ント要求が送られてく
ると、クロックＣＬＫＩのタイミングでアンドゲート５
３１を開いてハント要求フリップフロップ５３２’ｉセ
ツトする。ハント要求クリップフロップ５３２がセット
されると、ノ・ントし、回線交換領域の受信を示す回線
ゲート信号ＬＩＮＧと、受信データのチ゛ヤネルが空チ
ャネルでおることを示す空表示信号ＩＤＬＥとノ１ント
要求ツリツブフロップ５３２の出力と全アンドゲート５
３３に入力し、上述した／−％ント条件が成立した時、
アンドゲート５３３から出力信号を遅延回路５３４で所
定時間遅延した後、璧チャネル獲得フリップ７０ツブ５
３５ｔ−セットするとともに、ハント要求フリップフロ
ップ５３２をリセットする。一方、ハント要求フリップ
７０ツブ５３２がセットされている間、クロックＣＬＫ
Ｉによシアンドゲート５３６を開いて口号ＨＴＣＬＫｅ
得、この信号を第８Ａ図のチャネルレジスタ５０２また
は５０３に入力して、そのタイミングで、チャネル番号
信号ＣＨＮＯｔ−次々チャネルレジスタ５０２または５
０３に取シ込み、更新する。前述したように、空チャネ
ルが検出され、ノーント要求フリップフロップ５３２が
リセットされると、レジスタの取シ込み動作を停止する
ので、最終的には、空チャネルに対応するチャネル奮号
がレジスタに格納されていることになる。

遅延回路５３４の出力＋に号をオアゲート５３７全通し
て遅延回路５３８に入力し、そこで所定時間遅延してビ
ジー１６号ＢＵＳＹとしてパケット制御ｉ７００４Ｃ送
出し、ビジーオン信号ＢＵ８ＹＯＮに変換する。それに
より、転送制御部４００で転送中の対応チャネルの空塞
表示ピッ）１ム表示とし、他の端末装置でのハント全禁
止する。以−、ハント成立後も第８Ａ図の一致回路５１
０または５１１の一致出力Ｃ０ＩＮ−８またはＲｋアン
ドゲート５３９およびオアゲート５３７全通してｓ延回
路５３８に入力し、遅延回路５３８で所定時間遅延した
恢、同じくビジー信号ＢＵＳＹとして送出し、空塞表示
ビットを本表示にする。なお、遅延回路５３８は、タイ
ミングを適切に保つために設けられている。

フリップフロップ５３５がセットされ、ハントが成立し
た後は、そのセット出力により、アンドゲート５３１を
閉じ、以訛のハント要求を系止し、二重チャネルハント
を防止している。

一方、データの送信または受信が終了して、占有・した
チャネルを解放する時は、処理装置３００からの指示に
よシ、インタフェース回路５０１からライトセレクト信
号ＷＳを送出し、クロックＣＬＫＩのタイミングでアン
トゲ−）５４０ｔＲいて解放要求フリップフロップ５４
１’にセットする。；ｆニジて、第８Ａ図のチャネルレ
ジスタ５０２ま九は５０３の内容とチャネル番号信号Ｃ
ＨＮＯとの一致が検出されるのを待ち、一致回路５１０
または５１１で一致が検出され信号Ｃ０ＩＮ−８あるい
はＣ０ＩＮ−Ｒが出力されると、アンドゲート５４２か
らの出力がタイミング調整用の遅延回路５４３で所定時
間遅延した後、空表示ＯＫ倍信号ＤＬＥＯＫ　ｗパケッ
ト制御部７００に送出し、ビジーオフ信号ＢＵ８ＹＯＦ
Ｆを転送制御部４００に送シ、占有したチャネルの空塞
表示ビットを強制的に空表示にする。

それとともに、解放要求フリップ７０ツブ５４１および
空チヤネル獲得フリップ７０ツブ５３５を１１セツトし
、解放動作を完了する。

なお、同一ノード装置内の複数個の端末制御部に対して
同時にハント要求状態にしないように処理装置内のプロ
グラム制御で常に、唯一個のみの動作を行なわせるよう
にし、空のチャネルに対し複数の端末制御部がハントす
る事を防止している。

上述した実施例では、瑠末装置当シ１チャネルだけを占
有して送信あるいは受信を行なう場合について説明した
が、端末装置当シ複数チャネルを割シ当てるようにして
もよい。第８Ｃ図は、この場合の端末制御部の基本部の
主要部の一例の４成を示すものである。

図において、チャネルレジスタ５５１，５５２は送信お
よび受信用に兼用されるもので、こ扛らレジスタにセッ
トさｎた内容とチャネル番号信号ＣＨＮＯとの一致を一
致回路５５５，５５６で検出し、いずれかの一致回路で
一致が検出されるとオアゲート５５７から出力させる。

一方、送受信の端末インタフェースの速度調整のために
、送信用および受信用にそれぞれＦＩＦＯメモリ５５８
および５５９が設けられている。

このＦＩＦＯメモリ５５８には、端末装置１０００から
送られた送信要求信号８ＲＥＱのタイデングで、送信デ
ータＳＤとともに、データが有′効であるこトを示す有
効表示ピッ）１−格納しておく。

上述したように一致が検出さｎると、その検出信号を遅
延回路５６０で所定時間遅延させ、その遅延信号のタイ
ミングでＦＩＦＯメモリ５５８に格納された送信データ
を読み出す。この時、データの送信を行なう場合モード
レジスタ５０４のビット５０４−１および５０４−２の
内容に応じて第８人図で述べた七同じ動作を行なう。

一方、データの受信を行なう場合、モードレジスタ５０
４のピット５０４−３および５０４−４の内容に厄じて
、第８Ａ図で述べたように、受信データＲＤまたは内部
パスデータＩＮＤｔ−セレクタ５２０で選択し、選択さ
れたデータが有効である時には、そのデータｔ−ＦＩＦ
Ｏメモリ５５９に順次格納し、その内容全所定のタイミ
ングで読み出し端末装置１０００に受信データ几りとし
て送出する。

また、チャネルレジスタ５５１に対応して、第８Ｂ図に
示す上うな空チャネル選択慎能を有する回路が設けられ
てお９、その場合には、アンドグー）５３６の出力信号
ＨＴＣＬＫ−１〜ＨＴＣＬＫ−Ｉ’ｍをチャネルレジス
タ５５１〜５５２に印加し、そのタイミングでチャネル
番号（］ＨＮｏを次々チャネルレジスタ５５１〜５５２
に取り込み、更新する。

また、モードレジスタ５０４の各ビットの出力の論理和
をオアゲルト５６３でとり、モードレジスタ５０４のｉ
ずれかのビｙ　トＧＣ］がセ、トされてする時のみ、チ
ャネルレジスタ５５１〜５５２の出力がアンドゲート５
５３〜５５４を通して一致回路５５３〜５５４４Ｃ出カ
される。また、一致回路ｆ５５５〜５５６（７）　−を
出７ＪＯＯＴＮ−１〜００ＩＮ−ｎをそれぞれのアンド
ゲート５３９および５４２に印加している。

またそれぞれの遅延回路５３８の出方の論理和をオアゲ
ートで取った出力をビジー信号ＢＵ８Ｙとして送出する
とともに、それぞれの遅延回路５４３の出力の論理和を
同様に取って、その出方を空表示ＯＫ倍信号ＤＬＥＯＫ
として送出するようになっている。

また、インタフェース回路ｆＳＯ１からのリードセレク
ト信号Ｒ８により、バッファゲート５６１および５６２
を開いて、チャネルレジスタ５５１〜５５２の内容を処
理装置に取込むこともできる。

上述した４４例において、モードレジスタ５０４および
内部バスを用いることにょシ、同一ノード装置内の複数
の端末制御部内の任意の２つの間の交信が可能となって
いるが、このことを第８Ｄ図によシ詳細に説明する。

図は、転送側＃部４００と複数の端末制御部５００Ａ、
５００Ｂとの炭続関係を示すもので、端末バス１３００
はそＣらの間の接続に必要なバス、すなわち、モード１
６号ＭＵ　１）Ｅ用のバ、ｅ、１３０１、送信データ８
Ｄ用の送はバス１３０２、受信データＲＤ用の受信バス
１３０３、内部パスデータＩＮＤ用の内部バス１３ｏ４
およびチャネル番号信号ＣＨＮＯ用のバス１３０５ｔ−
有している。

同一ノード装置内の端末制御部５００Ａおよび５００Ｂ
の間で交信を行なう場合、端末制御部５００Ａおよび５
００Ｂ内の送信チャネルレジスタ５０２と受信チャネル
レジスタ５０３の値を各各回−のチャネル番号に設定し
ておく。

次に、チャネル番号を設定する方法の一例にっき説明す
る。送１６側の一方の端末制御部、例えば、５００Ａに
おいて、空チャネルを探し、空チャネルが見つかるとそ
のチャネル番号を送信チャネルレジスタ５０２に設定す
る。処理装置３００ではこのレジスタ５０２に設定され
たチャネル番号を読み込み、七ｎと同じチャネル番号を
同じ端末制御部５００Ａ内の受信チャネルレジスタ５０
３にセットするとともに、他の端末制御部５００Ｂ内の
送信および受信チャネルレジスタ５０２′Ｊ？よび５０
３にもセットする。また、処理裟１ｍ’３００では、端
末制御部５００Ａ内のモードレジスタ５０４において、
受信側は受信バス１３０３．送信９１１１Ｆｉ内部パス
１３０４との接続を指示するように、ピット５０４−２
および５０４−３を１とするとともに、端末制御部５０
０Ｂ内のモードレジスタ５０４においては、受信側は内
部バス１３０４、送は側は送信バス１３０２七の接続を
指示するように、ビット５０４−１および５０４−４全
１にしておく。

こ扛によシ、端末制御部５００Ｂの送信部５９０Ｂから
の送信情報を第８Ｄ図の太線に示すように、送信パス１
３０２を径由して転送制御部４００に送シ、また、同様
に、モード信号全パス１３０１を径由して転送制御部４
００に送る。

転送制御部４００では、パス１３０１のモード信号がオ
ンすることにより、送信慣＠會設定された前号のチャネ
ルに乗せてループ伝送路１２００に送出する。このよう
にしてループ伝送路１２００ｔ−周回した傭報金転送制
御部４００で取シ込み、受信パス１３０３’ｌ（介して
端末制御部５００Ａの受信部５９１人に送る。

一方、端末制御部５００Ａから端末制御部５００Ｂへ情
報を送出する場合、第８Ｄ図の太線に示すように、端末
制御部５００Ａの送信部５９０Ａから送信情報を内部パ
ス１３０４に送シ出し、この内部パス１３０４のデータ
を端末制御部５００Ｂの受信部５９１Ｂで受けるように
なっている。

また、図の点線は、上述したと逆の場合の信号の径路を
示している。

リンク制御部６００リンク制御部６００は、回線交換機能時において接続制
御パケット領域Ａのパケットデータ（以下リンクパケッ
トデータと略す）の送受信処理を行うものである。この
リンク制御部６００の構成、動作は、パケット交換機能
時におけるデータの送受信を行う装置の構成、動作と、
端末インタフェース以外は、はぼ同じである。

第９図は上記リンク制御＠６００の構ｆｙ、を示す一実
施例である。

同図において、６０２，６０３はレジスタであム前述の
処理装置３００からインタフェース部６０１を介して接
続制御パケット領域Ａ（以下リンクパケット領域と略称
する）の先頭チャネル番号と終了チャネルｍ号とがそｎ
ぞれ初期設定される。従って例えば第２Ｂ図のようなフ
レーム構成の場合、リンク先頭チャネルレジスタ６０２
にはチャネル番号５、リンク終了チャネルレジスタ６０
３にはチャネル番号２０の値がセットされることになる
。各レジスタ６０２，６０３にチャネル番号を表わすデ
ータをセットする場合には、各レジスタに予め割当てら
れたアドレスを指定するライトセレクト信号ＷＳと、七
ッ卜すべきチャネル番号を表わすデータＤとをレジスタ
に印加することによシ実現される。又、各レジスタ６０
２゜６０３のアドレスを指定するリードセレクト信号Ｒ
８が印加さｎると、谷レジスタに格納されているチャネ
ル食号ｔｌ−表わすデータが、そｎぞれバッファゲート
６０８，６０９を介して読み出される。

両レジスタ６０２，６０３の出力は、チャネル制御部２
００から端末パス全通して送られてくるチャネル番号情
報ＣＨＮＯと共に、それぞれ一致検出回路６０４，６０
５に加えられる。一致検出回路６０４は、レジスタ６０
２の内容とチャネル番号情報ＣＨＮＯとが一致したとき
に出力函号を出し、これによシ先頭タイミング回路６０
６が起動される。このタイミング回路６０６は、先頭チ
ャネルにおいてクロックＣＬＫＩと同期したタイミング
に信号８ＴＣＨ’ｒ出力する。一方、一致検出回路６０
５は、レジスタ６０５の内容と、チャネル番号情報ＣＨ
ＮＯとが一致したときに出力信号を出し、これにより終
了タイミング回路６０７が起動される。このタイミング
回路６０７は一終了チャネルにおいてクロック匿号ＣＬ
ＫＩｒと同期したタイミングに１ｇ号ＴＥＣＨ４−出力
する。

上記先頭タイミング回路６０６の起動によシ、先頭チャ
ネルば号５ＴＣＨが端末パスを経由して後述のパケット
制御部７００に送られ、パケットデータの送受信制御を
開始させる。

又、上記終了タイミング回路６０７の起動によシ同様に
終了チャネル信号ＴＥＣＨがパケット制御部７００に送
らｒ１パケット送受信制御を完了させる。

６３１はチャネル齢号ＣＨＮＯが零のとき出力を出す零
検出回路でろムこの出力があるときは一致検出回路６０
４，６０５の出力！止している。この回路６３１が設け
られているのは、リンクパケット領域Ａ’？全く指定し
ないときにはレジスタ６０２，６０３の内容が０になる
ために、前述の同期領域Ｘの最初のチャネル番号Ｏと一
致が検出され、誤まってタイミング君号８ＴＣＨ。

ＴＥＣＨが出るのを防止するためである。

次にパケットデータの送信動作について説明する。

処理装ｆｉ３００により送信すべきノくケラトが作成さ
れ、インタフェース部６０１を経由して送信用のＦＩＦ
Ｏバッファメモリ回路（以下ＦＩＦＯと略称する）６１
２に順次着き込まれる。この書き込みは、前述のように
、送信ＦＩＦＯ６１２に予め割当てられたアドレス′ｌ
ｒ指定するライトセレクト信号ｖＶｓと、バクットデー
タＤｌｋ上記送信ＦＩＦＵ６１２に印加することによシ
実現される。

パケットデータの書込みが完了した後、処理装置３００
から、送信要求ｔｇ号が送出され、これ〃Ｉインタフェ
ース部６０１Ｍ由して、フ１」ツブフロップ６１０に印
加される。このフリップフロップの出力Ｑによシア／ト
ゲ−トロ２３が開く。

先頭チャネルレジスタ６０２の内容と、チャネル番号Ｃ
ＨＮＯとが一致し、先頭タイミング回路６０６が起動す
ると、その出力が先頭チャネル信号８ＴＣＨとして端末
ノ（スに送出されると１司時に一上記アンドゲード６２
３に′印加さｎる。このアンドゲート６２３の論理積出
力はオアゲート６２５を介して、ステータス信号ＳＴ’
ＡＴＡとして送出される。このステータス信号５ＴＡＴ
Ａは）くケラト制御部７００に送られ、タイミング洒号
８ＴＣＨとの積をとることになシ送直要求がでているこ
とを知らせる。

又、上ロ己先頭タイミング回路６０６の出力によりフリ
ップフロップ６１１がセットされ、その出力Ｑがアンド
ゲート６２６及び６２８に加えられる。この結果、端末
バスを経由して送られてくる送信ゲート信号ＳＧの受信
が可能になる。

一方、パケット制御部７００では、リンクツくケラト領
域Ａの先頭ビット？みて、空領域でるることを確認する
と、送信ゲート信号８Ｇ？送出する。

この送信ゲート信号ＳＧは上記アンドゲート６２６を通
って、アンドゲート６２０に印加される。従って送信ゲ
ート信号ＳＧがオンの間、クロック信号ＣＬＫＩ［が送
信ＦＩＦＯ６１２に入シ、このクロックに同期して送信
ＦＩＦＯ６１２に格納されている）（ケラトデータが順
次アントゲ−）６２７ｔ−通って送出される。この送出
データＳＤは送信バスを経由して前述の転送制御部４０
０のモードセレクタ４０８に加えられる。又、送信ゲー
ト信号８Ｇによシ送信要求フリップフロップ６１０をリ
セットする。こ扛によシ、次の送信要求待ちの状態にな
る。

リンク終了チャネルレジスタ６０３の内容と、チャネル
番号ＣＨＮＯとが一致すると、前述のようにタイミング
回路６０７は終了チャネル信号ＴＥＣＨｔ−送出する。

この終了チャネル信号ＴＥＣＨは端末パスを経由してパ
ケット制御部７００に入る。パケット制御部７００は後
述するようにパケットデータ転送の完了処理を行い、送
信ゲート信号ＳＧをオフとする。これによシ、送信ＦＩ
ＦＯ６１２に接続されたゲート６２０，６２７が閉じ、
リンクパケット領域Ａのパケットデータの送信動作を終
了する。

次に、相手のノーに装置から送られてくる・くケラトデ
ータの受信動作−について説明する。

データを受信するノード装置においても前述と同様に処
理装置３００の指示に基づいて、リンクパケット領域Ａ
の先頭チャネルと終了チャネル番号ヲレジスタ６０２，
６０３にそれぞれセットする。上述と同様にセットされ
た先頭チャネル信号と、端末パスを経由して送られてく
るチャネル番号ＣＨＮＯとが一致すると、先頭チャネル
信号５ＴＣＨｅパケツト制御部７００に送出する。パケ
ット制御部７００は後述するように、宛先アドレスと自
己のノード装置のアドレスとの一致全検出すると受信ゲ
ート１ホ号Ｒ（１−オンとする。

上記受信グー’）１、信号ＲＧはリンク制御部７００の
ゲート６２８に加えられ、転送制御部４００からのパケ
ットデータＰＡＫＤは受信ＦＩＦＯ６１３に加えられる
。フリップ７０ツブ６１１は先頭チャネルのタイミング
でセットされているので、その出力Ｑによシアントゲ−
トロ２８は開いている。

従って受信ゲート信号Ｒ，Ｇはグー）６２８に通ってア
ンドゲート６２１に印加される。この受信ゲート信号ル
Ｇがオンの期間、クロック信号ＣＬＫＩ［が受信ＦＩＦ
Ｏ６１３に入シ、こｒに同期してパケットデータＰＡＫ
Ｄが取シ込まれる。受信ＦＩＦＯ６１３に格納されたパ
ケットデータは処理装置３００によシ読み出される。っ
まシ、この受信ＦＩＦＯ６１３のアドレスを指定するリ
ードセレクト信号Ｒ８を印加すると、パケットデータは
ゲートバッファ６１７を介して順次処理ｆｃｌｌ１３０
０に読み出される。

一方、受信ＦＩＦＯ６１３のオーバーフローの有無を表
わす信号は、終了タイミング回路６０７の出力と共にア
ンドゲート６２４に加えられている。

終了チャネル信号ＴＢＣＨ’ｉｉ−送出するタイミング
′に、受信ＦＩＦＯ６１３の格納データがオーバーフロ
ー状態になっていると上記アンドゲート６２４によ多出
力を生じ、これがステータス信号Ｓ　ＴＡＴＡとしてパ
ケット制御部７００に送出される。

リンクパケット領域Ａ（第２Ｂ図参照）の終了チャネル
が検出されると、終了タイミング回路６０７の出力信号
によシフリップフロップ６１１がリセットされ、この結
果、ゲート６２７が閉じ、データ受信処理が完了する。

アンドゲート６２８の出力がオンオフになった変化によ
シ、ステータスレジスタ６１５内の１ビツトがオンにセ
ットされる。処理装置３００は、上記ステータスレジス
タ６１５に予め割当てられたアドレスを指定するリード
セレクト信号Ｒ８ｔ−送出し、そのレジスタ６１５の内
容全ゲートバッファ６１９を介して読み込むことによシ
、データ受信の終了を知ることができる。この受信完了
は、割込み処理等により処理装置３００に知らせること
もできる。ステータスレシスｐ６１５のリードセレクト
信号几Ｓは遅延回路６１６を介して、そのレジスタ６１
５のリセット端子に印加される。

従って、レジスタ６１５の内容が読み出された後、自動
的にリセットされる。

次に、送信ノード装置よシ送出したパケットデータが、
ループ状の共通伝送路を一巡し、再び自己のノード装置
に戻ってきたときに、これを取シ込む処理について読切
する。

パケット制御部７００は、リンク制＃ｇ６００から先頭
チャネル信号５ＴＣＨ＝に受信すると、最初のチャネル
の発信アドレスと自己のノード装置のアドレスとの一致
全検出する。両アドレスが一致するということは、受信
したデータが、自己のノード装置から発信したデータが
一巡して戻ってきたものであることを意味する。両アド
レスが一致するとパケット制御部７００は、後述のよう
に終了ゲート信号Ｔ　ＥＧ’ｆｉ−送出し、これが端末
バスを経由して、リンク制御部６００に加えらｎる。

この終了ゲート信号ＴＥＧはオアゲート６２９、及びア
ンドゲート６３０ｔｌ−通ってアンドゲート６２２に入
る。このためクロック信号ＣＬＫＩ［が上記アントゲ−
）６２１−通って送信終了ＦＩＦＯ６１４に加えられ、
転送制御部４００からのパケットデータＰＡＮＤが順次
送信終了ＦＩＦＯ６１４に取シ込まれる。

後述のようにこの終了ゲート信号ＴＥＧは、リンクパケ
ット領域Ａの全ての期間のろいだオンとなっているので
はなく、少なくともアドレス情報のチャネル期間（第２
Ｇ図の例ではＡＯからＡ。

のチャネル期間）だけオンとなるようにしている。

一方、ステータスゲ−）＋ｇ号５ＴＡＴＧはステータス
情報のチャネル期間（第２Ｇ図の例ではＡＩＩのチャネ
ル期間）だけオンとなるようにしている。

従って終了ゲート石号ＴＥＧとステータスゲート信号５
ＴＡＴＧのいずれかがオンの期間だけ、パケットデータ
ＰＡＫＤを取シ込むように動作する送信終了ＦＩＦＯ６
１４は、ＡＯ〜Ａ、及びＡｌｌのチャネルのデータ會収
シ込むことになる。これは送信終了時に必要な情報だけ
を選択受信する機能である。もちろん、上記以外の情報
を送信終了ＦＩＦＯ６１４に取シ込んでもよい。処理装
置３００は、送信終了ＦＩＦＯ６１４に割当てられたア
ドレスを表わすリードセレクト信号を送出することによ
シ、このＦＩＦＯ６１４に格納されたデータをバッフア
ゲ−）６１８’を通して読み出すことができる。

パケット制御部７００パケット制御部７００は、リンクパケット領域大及びパ
ケット交換領域りのパケットデータの送受信に必要なタ
イミング信号を生成するためのものである。説明の便宜
上１．以下はリンクパケット領域のデータの送受信の場
合について述べる。

第１０図はパケット制御部７００の一実施例の回路構成
を示す。

リンク制御部６００から送られてくる先頭チャネル信号
５ＴＣＨ及び終了チャネル信号ＴＥＣＨは、パケット制
御部７００の先頭タイミング回路７０１及び終了タイミ
ング回路７０２にそれぞれ加えられる。このタイミング
回路７０１，７０２は、リンクパケット領域の先頭チャ
ネル及び終了チャネルに同期した信号及び、これから任
意のチャネル分だけ遅れたタイミング信号をつくるため
のものである。これらのタイミング信号ｔもとにして以
下説明するデータの送受信に必要なタイミング１８号が
つくられる。

最初に、パケットデータの送信時の動作について説明す
る。

前述のように、リンク制御部６００から送られてくるス
テータス信号８ＴＡＴＡはパケットデータの送信要求を
意味する。この要求があった場合、パケット制御部７０
０は空ノくケラト領域のノ１ント動作を開始する。

まず、リンクパケット狽域人の先頭チャネルＡ、の空塞
表示ピッ）Ａ＠ｏ（第２Ｆ図、第２Ｇ図参照）、つまシ
アイドル信号ＩＤＬＥの内容をチェックする。アイドル
信号ＩＤＬＥがオン（又は１１＃）のときは、リンクパ
ケット領域が空いていることを示し、オフ（′″Ｏ″）
のと＠ハ、基がっていることを示す。アイドル１６号Ｉ
ＤＬＥがオフのときは、アンドゲート７１３は閉じてお
り、送信動作は開始さｎないで、再び先頭チャネルがく
るまで待つ。

アイドル信号ＩＤＬＥがオンである場合には、アンドゲ
ート７１３の出力によシ送信フリップフロップ７０５が
セットされ、その出力Ｑが送信ゲート信号８Ｇとしてリ
ンク制御部６００に送出される。リンク制御５６００は
この送信ゲート信号ＳＧ全受けとると前述のように送信
ＦＩＦＯ６１２の格納データ會順次、転送制御部４００
に送出する。

同時に上記フリップフロップ７０シの出力Ｑはオアゲー
）７２０ｔ−通シ、モードセレクト信号ＭＯＤＳＥＬと
して転送制御部４００に加えられる。

転送制御部４００はモードセレクト信号ＭＯＤＳＥＩ、
が入ると、リンク制御部６００よシ送られてくる送信デ
ータＳＤを送出する。

又、上記７リツプフロツプ７０５の出力Ｑは、オアゲー
ト７１９ｔ−介し、ビジーオン信号ＢＵＳＹＯＮ　とし
て転送制御部４００に送出される。

この信号は転送制御部４００におけるビジー制御回路４
０７に印加され、リンクパケット領域Ａの空塞表示ピッ
）Ａｏｏを本表示にする。

一方、先頭タイミング回路７０１から発生する先頭チャ
ネルＡｏと同期した信号をチェックリセット信号ＢＣＣ
Ｒ８Ｔ　として転送制御部４００に送出する。この信号
ＢＣＣＲ８Ｔによシ転送制御部４００におけるブロック
チェックレジスタの内容ＢＣＣＲが零に初期設定される
。

一方、その次のタイミングの信号によシフリップフロッ
プ７０３がセットされ、その出力Ｑがチェック動作信号
ＢＣＣＡＣＴ　として転送制御部４０Ｇに送出される。

この１ｄ号ＢＣＣＡＣＴが入ると、転送ＦＵ１部４００
のブロックチェック演算器４１５の出力をブロックチェ
ックレジスタ４１６に順次設定させる動作が開始される
。

その後、リンクパケット領域Ａの終了金仰らせる終了チ
ャネル１６号ＴＥＣＨがリンク制御部６００から送られ
てくると、終了タイミング回路７０２が起動される。こ
の回路７０２はデータ領域の後のチェックバイト（４２
Ｇ図のチャネルＡｔａ）を転送すべきタイミング隨号を
作成し、こｎをアンドグー）７１８ｔ−介してブロック
チェックセレクト信号ＢＣＣ８ＥＬ　として転送制御部
４００に送出する。この信号ＢＣＣ８ＥＬが入るとブロ
ックチェックセレクタ４１４はチェックの演算結果を格
納Ｌ７ｔブロックチェックレジスタ４１６の内容をリン
クパケット領域人のチェックコードのチャネルＡ１４（
第２Ｇ図参照）にのせて共通伝送路に送出する。又、終
了タイミング回路７０２からのタイミング信号によシ送
１ｇフリップ７０ツブ７０５がリセットされ、その出力
Ｑがオフとなるため−送信ゲートは号ＳＧ、　ビジーオ
ン１ｇ号Ｂ［ＪＳＹＯＮ及びモードセレクト信号ＭＯＤ
ＳＥＬが全てオフとなシ、送信動作が終了する。

次に発信ノード装置から送出したリンクパケットデータ
がループ伝送路を一巡し、自己のノード装置に戻ってき
た時の動作について説明する。

送信時と同様に、リンク制御部６００から端末パスを経
由して先頭チャネル信号８ＴＣＨがパケット制御５７０
０の先頭タイミング回路７０１に入シ、この回路７０１
が起動する。又、転送制御部４００の受信レジスタ４０
３の出力であるアドレス信号ＡＤＤ几がパケット制御部
７００の一致検出回路７１０に入る。一致検出回路７１
０は、リンクパケット領域大の最初のチャネルＡｏのタ
イミングで、アドレス信号ＡＤＤＲと、アドレス発生器
７１１から発生する自己のノード装置のアドレス信号と
が一致するかどうか検出する。本実施例では第２Ｇ図か
らも明らかなように、先頭チャネルＡＯに発信ノードア
ドレスが割当てられているから、このチャネルＡｏのア
ドレスと、アドレス発生器７１１のアドレスとが一致す
るということは、自己のノード装置から送出したパケッ
トデータがループ伝ａＣｔ−巡して戻ってきたことを意
味する。従ってこの時は、受石したデータを自己のノー
ド装置にとシ込み、送１ｇ終了の処理をする。

まず、上記両アドレスが一致すると、アントゲ−）７１
４の出力によシ送１ｄ終了フリップ７０ツブ７０６がセ
ットされる。このフリップ７０ツブ７０６の出力Ｑは、
オアゲート７２１　ｋｍ’）、ビジーオフ信号ＢＵ８Ｙ
ＯＦＦとして転送制御部４００のビジー制御回路４０７
に加えられる。ビジー制御回路４０７は、リンクパケッ
ト領域Ａの先頭ビットＡｏｏ　’ｋ　”　０”（空表示
）とし、他のノード装置が上記パケット領域Ａｔ−１ｉ
ｅ用Ｆきるようにする。

一方、タイミング回路７０１は、リンクパケット領域Ａ
ｌ７）アドレス情報（Ａｏ〜Ａ、のチャネル）が転送制
御部４００からリンク制御部６００に送出されるタイミ
ングに終了７リツプフロツプ７０７ｔオンとするような
タイミング信号をつ＜シ、このタイミング信号を７０７
のセット端子Ｓ及びリセット端子几に印加する。またス
テータスバイト（チャネルＡ１−の情報）が転送料＃部
４００からリンク制御部６００に送出されるタイミング
にステータスフリップフロップ７０８′ｔ−オンとする
ようなタイミング信号を、７リツプフロツプ７２３、ア
ンドゲート７１６等によシつく９、こオ′Ｌを７０８の
セット端子Ｓ及びリセット端子几に印加する。

そして上記両フリップ７０ツブ７０７，７０８の出力が
それぞれ終了ゲー）　Ｉｆ号ＴＥＧ、ステータスゲート
信号５ＴＡＴＧとしてリンク制御部６００に送出される
。

リンク制御ｇ６ｏｏでは前述のように上記ゲート信号Ｔ
ＥＧ及び５ＴＡＴＧがオンの期間、つまシ、チャネルＡ
＠　”＝Ａｓ及びＡ１１の情報全送信終了ＦＩＦＯｒｃ
ｊｌｌｌＥ！Ｄ込むように動作する。

なお、上述のように７リツプフロツプ７０７゜７０８全
所定の期間だけオンとするようなタイミング信号をつく
ることは、タイミング回路７０１゜７０２としてカウン
タ、或いはシフトレジスタを用いることによシ容易に！
ｉ！現することができる。

次に発１ｉノード装置から送られてくるパケットデータ
を受信する場合の動作について説明する。

本実施例ではリンクパケット領域大の第３チヤネルｌ（
第２Ｇ図参照）に宛先ノードアドレスが入っているので
、データ全受信する場合は、チャネルＡ、のアドレス情
報と、自己のノード装置のアドレスとの一致を検出しな
ければならない。

このためにまず、タイミング回路７０１は、上記チャネ
ルＡ、と同期するタイミング信号をつくシ、こｉｔアン
ドゲート７１７に印加する。

一方、転送制御部４００よシ送られてくるアンドレス厘
号ＡＤＤＲと自己のノード装置のアドレスとが一致検出
回路７１０で比較され、上記チャネルＡ、のタイミング
で両アドレスが一致すると、その出力がアンドゲート７
１１−通って受信クリップフロップ７０９のセット端子
に印加さｎる。

上記のタイミングで両アドレスが一致することは、送ら
ｎてきたパケットデータが自己のノード装置宛の情報で
あることを意味する。従って受信動作を開始するために
パケット制御部７００はリンク制御部６００に対し、フ
リップフロップ７０９の出力Ｑ’に受信ゲート信号ＫＧ
として送出する。

ここで問題となるのは、各ノード装置がパケットデータ
全受信すべきか否か判明するのは、第３チヤネルの宛先
ノードアドレス情報を受信した時点でるるか、受信すべ
きと判定された場合には、ｉ１チャネルＡＯの発信元ノ
ードアドレスと第２チヤネルＡ１の発信元端末アドレス
も取シ込む必要があるという点である。このために、第
１、第２チヤネルＡｏ　＝　ＡＩの１＃報も一時的に蓄
積しておく必要がある。前述の転送制御］ｔｔｌｓ４０
０のＦＩＦＯメモリ４０９はパケットデータを２チャネ
ル分遅延させるために用いられてお９、これによシ第１
チャネルＡｏからのデータの受信を可能にしている。つ
まシ、パケット制御部７００よシ、受信ゲート信号ＲＧ
がリンク制御部６００に入ると、これに同期して転送制
御部４００よシ第１チャネルｋｏＡ’）第１６チヤネル
Ａ１．がパケットデータＰＡＫＤとしてリンク制御部６
００に入シ、受信ＦＩＦＯ６１：Ｍと９込まれることに
なる。

一方、タイミング回路７０２は、リンクパケット領域人
のス□テータスバイトのチャネルＡＩＩと同期したタイ
ミング１５号をつ＜）、これをアンドゲート７２２に印
加する。受信フリップフロップ７０９がオンになった後
、上記チャネルＡ４１のタイミングでアンドゲート７２
２が開き、その出力がステータスセレクト信号８ＴＡＴ
ＳＢＬとして転送制御５４００に送出される。転送制御
部４００では、ステータスセレクト信号５ＴＡＴ８ＥＬ
ｋｆｆｉ信すると、受信状況を示すステータス清報８Ｔ
ＡＴＢ　ｔ−上記チャネルＡＩＩにのせてパケットデー
タを受信レジスタ４０４に送出する。上記ステータス信
号８ＴＡＴＢはＭ２Ｏ図から分かるように別のステータ
ス信号８ＴＡＴＡと、終了チャネル１８′号ＴＥＣＨと
の論施槓出力ｔＭ延回路７０４によシ所定時間遅延させ
ることによってつくられる。又、ステータス信号５ＴＡ
ＴＡに第９幽から分かるように、ＴＥＣＨと論理横倉と
る場合受信ＦＩＦＯ６１３がオーバーフローしたかどう
かの状況を表わしている。

以上の説明はリンクパケット領域Ａのデータの送受信の
場合のタイミング制御について述べたが、パケット交換
領域のデータの送受信の場合も全く同様であるのでその
説明は省略する。

パケットインタフェースｓｓｏ。

パケットインタフェース部８ｏｏはパケット化ｆｅｌｉ
ｌｌ１００と他の装置とのインタフェースを構成するも
のでパケット交換領域Ｄ（第２ｃ図、第２Ｄ図参照）に
おけるデータの送受信制御を行う。

このインタフェース部８００の構成、動作は、リンク制
御部６００Ｌｇ９図参照）のそれと略同−であるので、
異なる部分についてのみ以下説明する。

第１１図はパケットインタフェース部８００におけるフ
レーム構成制御部を示したもので、他の部分は第９図と
同じである。

パケット交換領域りは第２Ｃ図から明らかなように本実
施例の場合、最大４領域をフレーム内に設定することが
可能である。従って先頭チャネルレジスタ及び終了チャ
ネルレジスタを各々４組用意する必要がｂる。そこで、
ここてに４ｍｌのレジスタファイルメモリ８２２を用い
ている。先頭チャネル部分８１０と終了チャネル部分８
２０の構成は同じでメジここでは代表例として先頭チャ
ネルレジスタ部分８１０Ｃ）ｄ、明を行う。

４１１ｉｉｉ１のパケット交換領域の各先頭チャネル番
号金若い順査から順次レジスタファイルメモリ８２２に
初期設定する。この設定は処理装置から、メモリ８２．
２のアドレスｔ−指定するライトセレクト信号ＷＳと、
各先頭チャネル着号を示すデータＤ′ｆｔ送出すること
によシ芙現される。処理装置３００からの信号はインタ
フェースｆ！Ｉｈ８０１ｔ−介Ｌデコーダ８１１に入シ
、ここで解読された後、レジスタファイルメモリ８２２
にセットされる。最大分割数４まで領域分割を行わない
ときは、沃シのＶジスタ内＃ｔ−０にしておく−・。

上記デコーダ８１１にはチャネル制御８２００から送出
されるノードアクト信号Ｎ０ＤＥＡＣＴが印加されてお
シ、これがオフの時だけチャネルレジスタ番号の続出し
、誓き込みが可能になる。このノードアクト信号Ｎ０Ｄ
ＥＡＣＴは前述のようにノード装置を動作させたシ、或
いはその動作を停止させる制御を行うために用いられる
。

上記レジスタファイルメモリ８２２の内容を読み出すと
きには、処理装置３００からリードセレクト信号１’Ｌ
Ｓが送出され、こｎがアクセスセレクタ８２６に印加さ
れる。このアクセスセレクタ８２６はノードアクト信号
Ｎ０ＤＥＡＣＴがオフのときだけ、リードセレクト信号
几Ｓｔセレクタ８２３に加える。メモリ８２２よシ読み
出されたデータはセレクタ８２３、バッファゲート８２
７を経由して処理装置３００に入る。

初期設定が終了した後、ノードアクト信号Ｎ０ＤＥＡＣ
Ｔがオンにされ、パケットデータの送受信の制御が開始
される。

まず、チャネル制御部２００よシ送られてくるチャネル
番号を表わす信号ＣＨＮＯが零検出回路８２５に加えら
れる。この零検出回路８２５は、チャネル番号が零であ
ることを検出すると、−門構出回路８２４の出力を禁止
する。こ扛は前にもきにはレジスタファイルメモリ８２
２の内容は＠″０”になっておシ、同期領域のチャネル
番号０のタイミングに一致検出回路８２４が出力き出し
てしまうことｔ防ぐためでらる。

一方、零検出回路８２５の出方は、アクセスカウンタ８
２８のリセット端子に入シ、カウンタ８２８の内容全リ
セットする。っまシ、アクセスカウンタ８２８はフレー
ムの同期領域Ｘの期間は０の状態を維持する。このアク
セスカウンタ８２８の内容はアクセスセレクタ８２６に
加えられる。

アクセスセレクタ８２６にはオン状態のノードアクト信
号Ｎ０ＤＥＡＣＴが印加されているので、アドレスカウ
ンタ８２８から入りた信号（″０”）’ｔ−そのまま出
力する。このアクセスセレクタ８２６の出力はセレクタ
８２３に加えられ、レジスタファイルメモリ８２２の選
択信号となる。従ってこのレジスタファイルメモリ８２
２の第０＠目が読み出され、一致検出回路８２４の一方
の入力に印加さｎる。他方の入力にはチャネル番号信号
ＣＨＮＯが印加されている。両人力１直号が一致すると
一致検出回路８２４の出力によシ先頭タイミング回路８
０２が起＃され、そｎ以後の動作はリンク制御部６００
の動作と同じである。

タイミング回路８０２の出力によりアクセスカウンタ８
２８の１直がカウントアツプされ、１１”となる、従っ
て今度はレジスタファイルメモリ８２２の第１語口が読
み出され、２１１？目のパケット父換狽域の先頭チャネ
ルを検出する準備に入る。

以上は先頭チャネルの検出についての説明であるが、終
了チャネルについても全く同様であ夛、その詳細につい
ては省略する。

フレーム生成制御ｍ９００フレーム生成制御部９００のｍ底の一実施例を、第１２
図を参照して説明する。

このフレーム生成制御ｆｉ１部９００はループ状の共通
伝送路に接続され九ノード装置のうちの１つのノード装
置（こＣ金フレーム制御ノード装置と称する）に設けら
れるもので１ＬＬ１２の転送制御部４００の送受信部４
００Ａと転送部４００Ｂとの間に接続される。

送信クロック発振６９０１は、本発明データ通信システ
ムにおける伝送りロックの原発振器となるものであシ、
フレーム制御ノード装置だけは、送受信部の送信クロッ
クとして、上記送置クロック発振器９０１の出力音用い
る。

上記送信クロック見損ａ９ｏｌの出力パルスは、まず１
０進クロツクカウンタ９０２に印加される。

１０進クロツクカウンタを用いるのは、本発明の実施列
では１チヤネルが１０ビツトよシ傳或されているためで
ある。このクロックカウンタ９０２の出力は更に、クロ
ックデコーダ９０３に印加され、ここでフレーム制御ノ
ード装置内で用いるクロック信号ＣＬ　ＫｏＩ　、　Ｃ
Ｌ　ＫｏｌＩと、後述する同期回路９０６及びフレーム
メモリ９１２のアクセス用のタイミング信号が生成され
る。上記クロック１に号ＣＬ　ＫｏＩ　、　ｎは、通常
のノード装置におけるクロック信号ＣＬＫ１．ＩＩと同
様に、例えば１チヤネルの１０ビツトのうち、０ビツト
から１ビツトの６ｗだ、及び５ビツトから６ビツトのあ
いだでそｎぞれ”１”、そｎ以外で１０”となるような
りロックである。

一方、転送制御部４００の受信器４０１で生成されたタ
イミング信号に基づいてフレーム同期部１００でつくら
れるクロック信号ＣＬＫＩ、Ｉｆ、及び受はレジスタ４
０３から送信される信号ＲＲは、受信クロックに同期し
ており、前述の送信クロック発振器９０１の出力とは非
同期でるる。従って本フレーム生成制御部では、上記の
クロック１ロ号ＣＬＫＩ、［、Ｒ，Ｒ信号等をと９込み
、送信クロックＣＬ　Ｋ＠Ｉ　、　ＩＦと位相合わせを
行っている。

この位相合わせのために、まず同期回路９０６に、フレ
ーム同期部１００からのクロック匿号ＣＬＫＩ、Ｉｔと
クロックデコーダ９０３からの信号が印加され、ここで
受信クロックＣＬＫＩ、Ｉｆの立上シの前後のタイミン
グと、送信クロックＣＬ　ＫｏＩの立上シの前後のタイ
ミングと金避けた適当なタイミングＶＣ発生する信号が
つくられる。

一方、受信クロックＣＬＫＩ［及びチャネルアク□　ト
信号ＣＨＡＣＴはアンドゲート９３０に印加され、９０
８に加えられる。これＶζよシ、受信チャネルカウンタ
９０８が所定のチャネルａｔカウントするとデコーダ９
０７がこれを解読し、工／ドチャネル信号ＥＮＤＣＨ會
元生する。

受信チャネルカウンタ９０８の計数値及び受信レジスタ
４０３の内容８几は同期回路９０６の出力タイミングで
、それぞれ同期バッファレジスタ９０９及び９１７にセ
ットされる。

更に、上記バッファレジスタ９０９及び９１７に格納さ
れた内容は、送１ｕクロックＣＬ　ＫｏＩのタイミング
でそれぞれ受信レジスタ９１０及び９１８にセットされ
る。

前記クロックデコーダ９０３は送信クロックＣＬＫｏＩ
の立下シから、ＣＬＫｏｌ［の立下シまでオンとするＡ
号、つまシ１チャネルの１／２の時間だけオンとなる信
号をっ＜シ、これがアドレスセレクタ９１１及びライト
ゲート９１４に加えられる。これにより、アドレスセレ
クタ９１１は２つの入力のうち受信しンスタ９１０１２
）出力全選択してフレームメモリのアドレス入力端子９
１２に加える。同時にライトゲート９１４が開いて受信
レジスタ９１８の出力がフレームメモリ９１２の入力デ
ータ端子に入る。従ってフレームメモリ９１２には一受
信チャネルレジスタ９１０の示すアドレスに、受信レジ
スタ９１８の内容が誓き込まれることになる。

上記フレームメモリ９１２は１語ｅｌＯビットとし、１
７レームの総チャネル数と等しい語数の情報を格納でさ
る容ｔを有する。換言すれば、１フレ一ム分の全情報を
格納できる容量全盲する。

ｌチャネル内の他の１／２の時間、つまシ送・１１クロ
ックＣＬＫ、Ｉ［の立下シから、ＣＬＫｏＩの立下シの
めいだは、上ｉ己アドレスセレクタ９１１は２つの入力
のうちチャネルカウンタ９０４の出力を選択してフレー
ムメモリ９１２のアドレス入力端子に加える。上記チャ
ネルカウンタ９０４には送信クロックＣＬ　Ｋｏｌ［が
印加されておシ、送信用のチャネル数全計数している。

上記フレームメモリ９１２から、チャネルカウンタ９０
９の値が示すアドレスの情報が読み出され、送信クロッ
クＣＬ　ＫｏＩの立上りのタイミングで送信レジスタ９
１３にセットされる。

上述のチャネルカウンタ９０４の計数値が所定値（最終
チャネル番号）に達すると、デコーダ９０５の出力によ
シその１厘がリセットされる。

一方、上記送１ｇレジスタ９１３に読み出された情＠は
、同期パターン発生器９１５の出力とともに、送信セレ
クタ９１６に加えられる。送信セレクタ９１６は、チャ
ネルカウンタ９０４が同期領域（本実施例では０チヤネ
ル〜３チヤネル）を示しているときには同期パターン発
生器９１５の出力音送出し、その曲の鎖酸を示している
ときには送信レジスタ９１３の内容全送出する。この送
信セレクタ９１６の出力几Ｒは転送制御部４００の転送
部に送出される。すなわち、受信レジスタ４０３によシ
受信された情報８几が、上述の動作によシ送信クロック
のタイミングに位相合わせされた後１転送部に送出され
ることになる。

フレーム生成制御部９００は、上述の位相合わせの機能
の他に、異常監視機能を有する。すなわち全チャネルの
空塞表示ビットが全て塞表示を示している状態が一定時
間以上連続した場合には一システムに異常があるものと
判断し、空塞表示ピッ）ｆ強制的に空表示に変える機能
である。

この機能は、第１２図の回路のうち、９１９〜９２９の
構成要素によって実現される。

以下の説明では、上述の異常監視機能を、回線変換領域
における異常検出と、パケット交換領域における異常検
出とに分けて述べる。

回線交換領域Ｂ（第２Ｂ図参照）のタイミング検出は、
チャネル制御５２００において行われ、＠線交換領域Ｂ
の期間中オンとなる回線ゲート信号ＬＩＮＧが送出され
る。この回線ゲート信号はクロック信号ＣＬＫＩ［とと
もにアンドゲート９２３に入シ、その出力が遅延型フリ
ップフロップ９１９の０４子に加えられる。一方、送信
レジスタ９１３に読み出された１チヤネル分の！報のビ
ジービット、つま９先頭ビットの情報が上記フリップフ
ロップ９１９のＤ端子に加えられる。この結果ビジービ
ットがオンであれば７リツプフロツプ９１９がセットさ
れ、その出力Ｑがアンドゲート９２５に印加され、回線
ゲート信号ＬＩＮＧがオフとなったときゲート９２５を
通ってビジーカウンタ９２１に入る。こうして、１フレ
ームの全チャネルの先頭ビットがオンの状態が何フレー
ムか続くと、上記ビジーカウンタ９２１の内容がそのフ
レーム数だけカウントアツプされていく。もし１フレー
ムの中に１チヤネルでも空表示のチャネルがあると、フ
リップフロップ９１９がオフとなシ、その出力Ｑによシ
ビジーカウンタ９２１がリセットされる。ビジーカウン
タ９２１はその計数値が所定値を超えたとき、つまシ、
全チャネルビジーの状態が所定値の数のフレーム分絖い
た場合に出力を出す。この出力信号は回線ゲート信号Ｌ
ＩＮＧとともにアンドゲート９２７に加えられ、そのゲ
ート９２７の出力がオアゲート９２９を介して送信セレ
クタに入る。これによシ、全チャネルビジーのフレーム
が所定フレーム続いた場合のみ、送信セレクタ９１６よ
シ送出される情報のうち回線−変換領域のビジービット
を強制的にオフにすることができる。

次にパケット交換領域め異常検出について説明する。

パケット交換領域の先頭チャネル信号８ＴＣＨは、クロ
ック信号ＣＬＫＭとともにアンドゲート９２４に入シ、
その出力が遅延型フリップフロップ９２０のＣ端子に加
えられる。このフリップ７０ツブ９２０のＤ４子には前
記と同・床に％谷チャネルの先頭ビットの情報が加えら
れる。フリップフロップ９２０は、先頭チャネル信号５
ＴＣＨのタイミングにビジービットがオンでめれはセッ
ト・され、その出力Ｑが１１”となる。出力Ｑが＠１”
の場縫、アンドゲート９２６は終了チャネル信号ＴＥＣ
Ｈのタイミングで出力を生じ、これがビジーカウンタ９
２２に入る。もし、ｌフレームのチャネルの中に、１チ
ヤネルでも空表示のチャネルがあると７リツプフロツプ
９２０はリセットされ、その出力Ｑによシビジーカウン
タ９２２の値もリセットされる。全チャネルビジーの状
態が何フレームか続き、カウンタ９２２の計数値が所定
値を超えると、先頭チャネルのタイミングで、アンドゲ
ート９２８からビジーオフ１Ｍ号が出され、これが送信
セレクタ９１６に入る。これにより送信セレクタ９１６
から送出されるパケット交換領域のビジービットが強制
的にオフされる。

以上説明した本発明方式によれば、データ速度が、５０
　ｂｐｓ〜４８Ｋｂｐｓの低速のものから、数Ｍｂ　ｐ
　ｓの高速のものまで、任意の速度のデータを伝送する
ことが可能となり、しかも多重化装置等の複雑な構成の
装置を必要とせず、同一構成のノード装置を使用し得る
等の顕著な効果が得られる。

上述した実施例においては、データ８ビツト＋データ有
効性表示ビット＋チャネル空塞表示ビットの計１０ビッ
トで１チヤネルを構成した場合（以下１０ビット方式と
略す。ンについて述べてきた。

しかし次に示す様な端末のみを接続する場合、１チヤネ
ルは８ビツトで充分である。

（１）音声（４話）ｒＷｆｉｉ７ビツトＰＣＭ＋チャネ
ル空塞表示ビット（２）データ６ビツト＋データ有効表示ビット＋チャネ
ル空塞表示ビット（３）　　パケットは先頭１チヤネル目の１ビツトのみ
をパケット全体の空塞表示に用い、そのチャネルのデー
タ部は７ビツトとする。２チヤネル目以降は８ビット全
部をデータとして１史用できる。

（１）〜（３）の方法で１チヤネル全８ピツトで構成す
る方法を以下８ピット方式と略す。第１３図に１０ビッ
ト方式と８ビット方式による１チヤネルのビットの割り
付けを示す。図において、Ｂはチャネル空塞表示ピッ）
％Ａはデータ有効表示ピッ、ト、ｖは使用してないビッ
トを示している。

、　本実施例で今まで述べてきた方法は、８ビツト、方
式を採用しても本質的な変更なしに適用可ＭＥＮで、あ
る。

５　以下に、本実施例において１０ビット方式、８、ビ
ット方式を切換えて使用することにより、一種類のハー
ドウェアで実現するだめの切換手段について説明する。

１０ビット方式を採用するか８ビット方式を採用するか
は、第１図に示すネットワークシステム！にどのような端末が接続されるかによって決定される。

システムの立ち上げ時にスイッチまたは処理装置３００
からの信号によってどちらの方式かを定める。

上述した、１０ビット方式と８ビット方式との切換を実
現するには第４図のフレーム同期部を次゛のように変更
する。

同期バタン発生器１０１．一致回路１０２、同期カウン
ター０６、デコーダ１０７、クロックカウンター１４、
デコーダ１１５を、既存の１０ビツト用とは別に８ビツ
ト用のものを新たに設け、８ビツト７１０ビツト切換信
号（以下信号０ＣＴＥＴと称略す。）によシ、切シ換え
る。信号０ＣＴＥＴは、システムの立ち上げ時に、スイ
ッチまたは処理装置３００から得られる。デコーダ１１
５の出力クロック信号ＣＬＫＩＩは、８ビット方式の場
合には、クロックカウンタ１１４の値が４．５になる時
に１になる信号である。

あるいは、８ビット方式にも１０ビット方式にも共用で
さる回路方式をとることにより、たとえば同期カウンタ
１０６、クロックカウンタ１１４をそれぞれ１つにして
、信号０ＣＴＥＴのオン、オフによシ８ビット／１０ビ
ットいずれの動作も行なわせることができるようにする
ことも可能である。

さらに、第４図に示す回路全体を８ビット方式用に別個
に設けるようにしてもよい。

第１４図は８ピツ）／１０ビット切換機能を追加した転
送制御部の一実施例を示す。

以下、８ビット方式の場合の動作を説明する。

シフトレジスタ４０２からりａツク信号ＣＬＫＩのタイ
ミングで受信レジスタ４０３にと勺こまれた８とットデ
ータのうち、空塞表示ビットＡＯ２は１０ビット方式時
の空塞表示ピッ）ＡＯＯと共にセレクタ１４００に入る
。信号０ＣＴＥＴがオンの場合、ビットＡＯ２がＡＯＯ
’として出力される。

つｉｔ、ｓビット方式でも１０ビット方式でもビットＡ
ＯＯ’としては、そのチャネルの空塞表示ビットｔＥあ
られれることになる。

ビジー制御回路４０７に与えられる１可号ＢＵ’５ＹＯ
Ｎ、ＢＵＳＹＯＦＦＫよリセットまたはリセットされる
か、あるいは全く変化しながった空塞表示ビットＡＯＯ
’は送信レジスタ４１２にクロック信号ＣＬＫＩのタイ
ミングでとシこまれた後、セレクタ１４０１に、８ビッ
ト方式時の空塞表示ビットＡＯ２“と共に入る。セレク
タ１４０１は信号０ＣＴＥＴがオンであ）、かつパケッ
トの２チヤネル目以降でない時はピッ）ＡＯＯ“をＡＯ
２’として出力する。このパケットの２チヤネル目以降
でないことを示す信舟としては、第１θ図の先頭タイミ
ング回路７０１から得られる２チヤネル目を表わす信号
ＣＨＮ２を反転したものを１吏っている。信号ＯＣ’［
’ＥＴがオフ、すなわち１０ビット方式時と、８ビツト
方式時におけるパケットの２チヤネル目以降は、ビット
Ａ　０２　”をＡ０２＃とじてそのまま出力する。８ビ
ツト方式時に、パケットの２チヤネル以降はビットＡＯ
２“をそのままＡＯ２’　　として通させるのは、２チ
ヤネル目以降はデータを８ビツト分確保するためである
。

結局、二つのセレクタ１４００と１４０１を追加して８
ビツト時に用いることによシ、転送制御部におけるビジ
ー制御、送受信データ等の処理は８ビツト／１０ビツト
方式の違いに無関係に同じものでよいことになる。

空塞情報ピッ）ＡＯ２’がのった８ビツト信号は、チェ
ックセレクタ４１４を通って送信シフトレジスタ４１３
にクロック信号ＣＬＫＩｆｆのタイミングでとシこまれ
る。８ビツト方式の場合、１０ビツト方式用に用意しで
ある１０ビツトシフトレジスタ４１３の途中の８ビツト
目の端子から直列がオンの時、送信シフトレジスタ４１
３０８ビツト目の出力が選ばれてセレクタ１４０２の出
力となシ、第７図の送信器４１８に送られる。１Ｈ号０
ＣＴＥ’ｒがオフの時、１０ビツト目の出力が選ばれて
同様に゛送信器４１８に送られる。

第１５図は、８ビツト／１０ビツト切換愼能を持った端
末制御部の一部の構成例を示したもので、第８Ａ図に付
加される部分を示しである。

まず、端末装置からデータを送信する＃ｈ８、セレクタ
１５００はＩｇ号ＯＣ’ｒＥＴがオンの時、第８Ａ図の
信号ＳＲ，ＥＱによ勺セットされたフリップ７０ツブ５
１６からの出力信号５ＤＯＩを、８ビツト方式時のデー
タ有効表示ピッ）８ＤＯ３’として出力させる働きをす
る。このセレクタ１５００によシ、端末装置は８ビツト
／１０ビツトに拘らずデータ有効光示信号を信号５ＲＥ
Ｑとして出力すれば、その時に用いられている方式に応
じたビットの位置にデータ有効表示信号が出力される。

次に端末装置がデータを受信する場合、受信セレクタ５
２０によシ選択された信号ＲＤまたはＩＮＤのうち、８
ビツト方式時のデータ有効表示ビット几ＤＯ３が、セレ
クタ１５０１により、ビットＲＤＯＩ’として出力され
る。これによシ、端末装置側は８ビツト／１０ビツトの
方式に拘らずＲＤＯＩ’を検出すれば、データの有効性
を知ることができる。

結局、セレクタ１５００．１５０１を用いることによハ
端末装置は、８ビツト／１０ビツトいずれの場合でも同
じビット位置にデータ有効表示信号を入出力できること
になる。

【図面の簡単な説明】

第１図は本発明方式の全体のシステム構成を説明するた
めの略図、第２Ａ図、第２Ｂ図、第２Ｃ図、第２Ｄ図、
第２Ｅ図、第２Ｆ図、第２Ｇ図、第２Ｈ図、第２５図は
本発明方式におけるフレーム構成を説明するための略図
、第２工図は本発明方式の回線交換＠能時の動作を説明
するための説明図、第３Ａ図、第３Ｂ図は本発明方式に
おけるノード装置の一実施例を示す構成図、第４図は本
発明方式におけるフレーム同期部の一実施例を示す構成
図、第５Ａ図、第５Ｂ図は本発明方式におけるチャネル
制御部の一実施例を示す構成図、第６図は本発明におけ
る処理装置部の一実施例を示す構成図、第７図は本発明
方式における転送制御部の一実施例を示す構成図、第８
Ａ図、第８Ｂ図、第８Ｃ図、ｓｓＤ図は本発明方式にお
ける端末Ｍ一部の一実施例を示す構成図、第９図は、本
発明方式におけるリンク制御部の一実施例を示す構成図
、第１０図は本発明方式におけるノ々ケット朋］御部の
一実施例を示す構成図、−第１１図は本発明方式におけ
るノ櫂ケット制御部の一実施例を示す構成図、第１２図
は本発明方式におけるフレーム生成制御部の一１ＩＩＩ
ｌｉ例を示す構成図、８１３図〜Ｊｌｌ！！図は本発明
方式において、ｌＯビット方式７８ビット方式切換機能
を付加した場合を示すもので、！１１　ＨＥＩは、１０
ビット方式と８ビット方式におけるチャネルのビットの
割り付けの例を示す説明飄第１４図は転送制御部の一実
施町な示す構成図、ＪＩｇ１５図は端末制御部の一実施
例な示す構成図である。１００・・・フレーム同期部、２００・・・チャネル制
御部、３００・・・処＠装置、４００・・・転送制御部
、５００・・・端末制御部、６００・・・リンク制御部
、７００・・・パケット制ｍｓ、ｓｏｏ・・・パケット
インターフェース部、９００・・・ツレーム生ｒｔｔｔ
ｍｍｓ、１０００・・・端末装置。代理人　弁理士　薄田利幸＄　　ｔ３　口し１羽丁７へコツ１＝ヨ［芝］　　１．９全方式゛しＴ
五ト１日ロ石２　８ピ・Ｖト林ＥＥ＝］　δじソト方式

Claims

【特許請求の範囲】１、共通の信号伝送路に、複数個の通信ノード装置を接
続し、各ノード装置間でデータの通信を行う方式におい
て、上記通信ノード装置の少くとも１つは、データ伝送
路用ビットと、該データの有効性表示ビットとを含むチ
ャネルを一定周期で繰り返し生成伝送する手段を含み、
上記共通伝送路に接続された各ノード装置は、上記チャ
ネルを通してデータを送出すると共に、該データの速度
が上記チャネルの一定周期より遅く、一定周期で送出す
べきデータが間に合わないときには、上記チャネルの有
効性表示ビットを無効表示することにより、一定周期以
下の任意の速度のデータ伝送を可能処したことを特徴と
するデータ通信方式。２、第１項記載の方式において、共通伝送路に接続され
たノード装置より送出するデータの速度が、チャネルの
周期より速いときには、複数のチャネルを通して交信を
行うことを特徴とするデータ通信方式。