JPS5821943A - デ−タ通信方式 - Google Patents

デ−タ通信方式

Info

Publication number
JPS5821943A
JPS5821943A JP56119067A JP11906781A JPS5821943A JP S5821943 A JPS5821943 A JP S5821943A JP 56119067 A JP56119067 A JP 56119067A JP 11906781 A JP11906781 A JP 11906781A JP S5821943 A JPS5821943 A JP S5821943A
Authority
JP
Japan
Prior art keywords
channel
signal
data
packet
bit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP56119067A
Other languages
English (en)
Inventor
Kunio Hiyama
桧山 邦夫
Kenji Kawakita
謙二 川北
Osamu Takada
治 高田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP56119067A priority Critical patent/JPS5821943A/ja
Publication of JPS5821943A publication Critical patent/JPS5821943A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/54Store-and-forward switching systems 
    • H04L12/56Packet switching systems

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Small-Scale Networks (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明はデータ通信方式に係り、特に共通の伝送路に多
数の端末装置を接続し、この端末相互間において時分割
でデータを送受信する方式に関するtのである。
近年、事務の生産性向上を指向したオフィスオートメー
ション(以下OAと略す)が脚光を浴びつつある。従来
00^は、主として個別的、定型的業務をバッチ処理に
よシ実行するものが主流であったが、今tIkは、例え
ば成子ファイル、成子メール、文書編集等、いわゆるデ
ータブpセシングを伴うよシ高度な事務の自動化が要請
されてきている。
一方、光ファイバ、発光ダイオードなどを基にした光通
信技術の急速な発展と共に、高速且つ低価格のディジタ
ル伝送が身近かなネットワークにも通用できる可能性が
高まっている。
このような技術的背景に基ずき、ファクシミリ、=I1
話L ワードプロセッサ、パーソナルコノピユータ、各
種データ端末機等を共通の信号伝送路に接続し、端末相
互間で自由にデータ通信を行い得るようにした総合的な
ネットワークシステムを実現しようという試みがなされ
つつある。
しかるに、このようなネットワークを実現するためには
、下記のようないくつかの問題点を解決しなければなら
ない。
第1は、共通伝送路に多種類の端末装置が接続され、そ
れぞれの端末装置の扱うデータの速度妙;極端に異なる
ことに起因する問題である。すなわち、既存の端末装置
の中には、5Qbps程度の超低速のデータを扱うもの
から、1Mbpst以上の高速データを扱うものまで多
種多様の端末がある。
また最近の電話交換機技術では0.3〜3.4KHzO
f声11F域oアナa f信41t 8 K)1!  
(125μS周期)で8ビツト(7ビツト方式もある)
のディジタル情報に変換し、ディジタル情報レベルでの
交換を行う時分割4子交換機が賽用化されているが、e
o場合Kti 64 Kbps (8ヒy ) x 8
KHz)のデータ速度に対処する必要がある。
このように多種多様のデータ速度に対処できる有効なデ
ータ通信方式を実現することが、この櫨の総合的ネット
ワークでは極めて**な課題となる。
第2の間4は、現在の端末装置の中には、回線交換方式
によシデータ通信を行うものと、パケット交換方式によ
りデータ通信を行うもの−があシ、それぞれの交換網が
独立に存在する点である。
従って、このように異なる交換方式によシデータ通信を
行うように構成されている多M類の端末装置を共通の伝
送路に接続し、端末相互間で通信を行う丸めには、両交
換方式のいずれでもデータ通信を行い得るようにする必
要がある。
本発明の目的は、上述のような要求に適合したデータ通
信方式を提供することにある。
まず本発明方式の全体のシステム構成を第1図を参照し
て説明する。
同図において1はループ状の共通伝送路で、例えば光フ
ァイバが用いられる。2はこの伝送路に接続され九ノー
ド装置で、その詳細については後述する。このノード装
置はlループ当シ、例兄ば32〜64個接続され、その
うちの少くとも11固は、同期信号領域とlliチャネ
ル領域とよりなるフレームを生成する機能を有する。3
は端末装置で、例えばファクシミリ、ワードプロセッサ
、ノく一ソナルコンピュータ、ミニコンピユータ 電話
器、各槌データ端末装置などがこれに相当する。
この端末装置ljtはll向Qノード装置当p1例えば
8〜3211i1接続される。従って上記の例ではlル
ープ伝送路当シ2561固〜20481園の端末が接続
されることになる。もちろん、これらの装置の数は、−
例を示したにすぎず、本発明方式がこれに限定されない
ことは言うまでもない。
次に本発明の時分割多重通信方式におけるフレーム構成
について説明する。
本発明方式においては、上述のループ状の伝送路1にビ
ット列のt′#報が伝送されるが、一定ビツト数の連続
したビット群をここではチャネルと称し、そのチャネル
数が一定数連続した群をフレームと称する。このフレー
ムは、伝送速度を一定とすれば一定繰返し周期で発生す
る。
本発明方式におけるフレームは、第2A図に示すように
、同期領域X 、!: iv報通信領域Yとより構成さ
れる。同期領域Xとして例えば4チヤネルが副機てられ
、残)のチャネルは情41a211I信領域として用い
られる。本爽施例では1チヤネルは10ビツトから構成
される。フレームの繰返し鳩期はこの例では125μs
(gKHz’)に選ばれている。
従って、データの速度をIQMbpsとすると1フレー
ムのチャネル#1.は125チヤネル、32Mbpsで
は400チヤネルになる。
同期領域の各チャネルには同期用の10ビツトのビット
パターンが挿入される。このビットパターンは、情報通
信領域Yに出現する領置の少ないビットパターンである
ことが望ましい。
h14通信領域領域、回線交換機能時と、パケット交換
機能時とで異なったフレーム構成となる。
第2B図は回線交換機能時のフレーム構成、第2C図、
第2D図はパケット交換機能時のフレーム構成、gzE
図は両者の混在する場合のフレーム構成である。以下そ
れぞれのフレーム構成について詳細に説明する。
回線交換時のフレーム構成 第2B図から明らかなように回線交換時のフレームは、
同期領域X1接続制御ノ(ケラト領域A及び回線交換領
域Bとから構成される。
フレームの先頭はフレームの先頭であることを識別する
ための固定した同期文字(1文字は10ビツトのビット
パターン)を伝送する同期領域Xであり複数のチャネル
から構成される。次の領域は接続制御パケット領域人及
び回線交換領域Bの二つがあるが、これらは連続した領
域であれば順序はどちらでもよい。又、フレーム全体の
中に上記3つの領域以外のものが含まれていてもよい。
接続制御パケット領域人は、データを送信すべき宛先の
ノード装置及び端末装置のアドレス、発信側のノード装
置、端末装置のアドレス及びデータ送受信のために使用
する回線交換領域B内のチャネル番号等、いわゆる接続
制御情報2j−ノクケットにして伝送するために用いら
れる。
この接続制御パケット領域Aは421図に例示するよう
に16チヤネルA6 ”−A2Bから構成される。各チ
ャネルは10ビツトから形成されてνす、最初Oピッ)
AGoは接続制御パケット領域Aの空嶌表示用に用いら
れる。すなわち、フレームの繰り返し周AQt125μ
s  (8KHz)  とすると、接続制御r#様とし
て最大8に個/sec  の異なる媛続清4を伝送し得
ることになるが、この接続制御パケット領域At−使用
している場合には、Ao。
ビットを11”、使用していない場合には10′をセッ
トすることによって、この領域の空塞状態を表示してい
る。同、この接続制御パケット領域Aは、端末相互間で
データの転送すべきチャネルを設定する際と、設定の解
除を行なう場合等に用いられるだけであり、実際にデー
タの送受信が行われている期間は回線交換チャネルのみ
が使用される。
接続制御パケット領域Aのチャネルの2番目のビット人
。1は本笑施例では予備的に設けられてお9、本発明と
直接関係ないので説明を略す。
%fチャネルAo!〜A 6 、の8ビツトはデータ情
報t−表わす、第2G図は接続制御ノ(ケラト領域Aの
各チャネルA0〜人11とそのチャネルを介して\ 伝送される情報との関係例を示す。
チャネル八〇は、データを発信するノード装置のアドレ
ス情報を伝送する丸めに用いられ、AIは、そのノード
装置に接続されている端末の1つを指定するために用い
られる。A、 Fiデータを送信すべき相手先の7−ド
装置のアドレスを、A。
はその1ノード装置に接続され九データ送信先の端末の
アドレスを表わす情報を伝送する友めに用いられる。チ
ャネルA、は、データの送信要求、終了要求の区別を表
わす接続制御コードの伝送に用いられる。チャネルA、
は、データ通信を行うために使用する回線交換領域B内
の特定チャネル番号を表わす情報の伝送用に用いられる
。チャネル°A・〜A 、 Hに各種のパラメータの伝
送に用いられるが、この発明とは直接関係ないので説q
t省略する0回線交換領域B内のチャネルと同時に複数
個用いて通信を行なう場合には、このチャネルA、 #
A、、を使用チャネル番号の表示用に用いることもでき
′る。チャネルA14はチェックコードの伝送のために
用いられる。例えばチャネルAo〜A1sのデータに対
して一定の演算処理をした結果をチェックコードとして
伝送し、受信側では同じデータに対して同じ演算処理を
実行し、送信され大データの正l@tチェックする。チ
ャネルA Iはステータス情報の伝送に用いられる。た
とえば、データの宛先ノード装置は、データを受信する
と、このチャネルAIIに予め定められた情報を乗せて
・発信元に送シ返す。これにより、発信元ノード装置は
データの送達の確認をすることができる。
一方、回線交換領域Bは、上記接続制御パケット領域A
で指定されたチャネルを通して、複数の端末装置相互間
で目的とする情報交換を行うために用いられる。
この回線交換領域Bは任意の数のチャネルBOrBl 
e B!・・・B、から構成される。第2H図に示すよ
うに各チャネルはlOビットで構成されておシ、下位8
ビツトBos〜”osがデータ伝送用に割当てられてい
る。先頭のビットB・0は、そのチャネルが空いている
か、或いは既に使用されているかを表わす空塞表示ビッ
トとして用いられる。2番目のビット13G、はそのチ
ャネルの8ビツトのデータが有効なデータであるか、無
効なデータであるかを表示するために用いられる。この
情報の有効/無効ピッ) Bolによってデータ速度の
調整が可能であシ、以下その理由を簡単に説明する。
前述のように本発明方式では1フレームの周期を例えは
125μs (9KHz ) に選定しているから、1
チヤネルで1秒間に伝送し得るデータ量は8ビツトX8
に=64にビットである。本発明ではこのチャネルを単
位とし、たとえ超低速のデータを扱う端末でも、端末か
ら送信要求があった場合にはl端末1チヤネルを割当て
ることにしている。従って端末のデータ速度が例えば5
obps程度の超低速の場合には1チヤネルを割当てら
れても、伝送すべきデータは、64に150フレームに
1回位の割合でしか発生しない。つ筐i% 1秒間に8
に回フレームが繰シ返し生成されても、そのフレームの
チャネルを利用するのはioo。
フレームに1度a度で充分、超低速データを伝送し得る
ことになる。従って1つのチャネルに層回するとそのチ
ャネルにデータがのっているフレームと全くデータのな
いフレームとが繰シ返し生成されていることになる訳で
あシ、本発明では割シ当てられたチャネルにデータがの
っている場合にハロ111ビツトを有効表示、例えば°
l°をセットし、データがない場合には801ビツトを
無効表示、例えば°0°をセットすることとしている。
従ってB@1ビットの°l″の周期がデータの速度を表
わしていることになる。換言すれば各ノード装置はB0
1ビットを利用することによシ速度の異なるデータを自
由に調整して送受信することができる。
一方、64Kbpm以上の両速のデータを伝送する場合
には複数チャネルを割当てることにょシ容易に対処でき
る。例えば1Mbpsの高速データを扱う端末に対して
は16チヤネルを割当てればよい。
次に回線交換方式によるデータ通信手順について第2工
図を参照して説明する。
端末からの送信要求によシノード装置tFi相手の端末
の論理的なアドレス(たとえば域話番号)から相手、先
アドレスを作成する。谷ノード装置のアドレスは、予め
固定的に割当てる等、公知の方法によシ決められる。
次に回線交換領域BのチャネルBO−に3amの中で空
塞表示ピッ)(BOos B、lot B!。・・・)
が空表示C例えば°O”ンのチャネルを探し、そのチャ
ネルを、塞表示(例えば°1’)とする、その後第2G
図に示すような接続制御パケットフォーマットに基ずき
、接続制御パケットを作成する。この場合、チャネルA
4に相当する領域には接続要求を表示するコードか格納
され、Al に相当する領域にはハントされたチャネル
番号を表わすデータが格納される。
接続制御パケットが作成できたら、空表示になっている
一統制御パケット領域人をみつけて該パケット(これを
第1のパケットと6する)を伝送する。上記領域Aの空
基伏態はIII述υようにJd制御パケット領領域の先
頭チャネルA、 (D’l!菖表示ヒットム。。を見る
ことにょシ繊別できる。
上記接続制御パケットは受信ノードで受信され、パケッ
ト清報内容の解釈を行匹、まず接続要求された端末が使
用中でないかどうが確認し、使用中でない時には与えら
れた使用チャネル番号(チャネルA・のデータ]を上記
ノード装置の端末へ制御部に設定する。この便用チャネ
ル番号の設定によシ、以後このチャネルを通して送られ
てくるデータが端末に受信されることになる。その後、
受信先のノード装置内チャネル設定の処理が完了したこ
とを意味する応答パケット情報が作成され、このパケッ
ト(これt−第2のパケットと称する)が送信側のノー
ド装置に送出される。
送信側ノード装置内&置のパケットの送達確認を行った
後、応答情報の第2のパケットの受信を待つ、第2のパ
ケットを受信した後、一定タイミングをとシ送信貴端末
にスタート指示を出す。
一方、着信側ノード装置は、応答情報を表わす#I2パ
ケットの送4を確認した後、直ちに端末に対しスタート
指示を出す。この時点で既に発信側、着信側ノード装置
の端末制御部に同一の使用チャネル番号が設定されてお
シ、以降、終了要求があるまでフレーム周期間隔で両端
末間のtit報交換が、回線交換領域BoN足され九チ
ャネルを通して連続的に行われる。
あるフレームが生成されているタイミングにおいて、送
信すべきデータがまだ端末で発生していないときにはチ
ャネル内の有効性表示ビット(例えば”el)tたとえ
ば“0°にすることによシ、受信−ノード装置に対し、
そのフレームのデータが無効であることを伝える。この
ように有効性表示ビットの利用によシ自動的にデータの
自mysvrtを行うことができることは前述の通りで
ある。
送信側端末からデータ伝送の終了要求が発生すると、前
述と同様にして第20図に示すフォーマットに基ず自終
了要求を表わすパケット消4を作成する。このパケット
情報は受9に@のノード装置に伝送される6両ノード装
置はともに端末に対して停止指示信号を送るとともに使
用中のチャネルを解放する。りt〕送信側は使用中のチ
ャネルの先頭ビットt°0°にし、空伏繍に戻し、受1
m1411は設定したチャネルt−解除する。
以上述べ九制御は、後述するノード装置内の処理表置か
らの指示に基すいて火打される。
パケット交換時のフレーム構成 パケット交換時のフレームは、第2C図、第2D図に示
すように、同MA域Xと、パケット交換領域りとから構
成されている。
同期領域Xはフレームの元wAを識別するためのもので
、回線交換時のフレームの一合と同様である。
パケット交換領域りは第2D図のように全情報通信領域
t−1つのパケット交換領域にしてもよいし、@2c図
に示すように41.kl、のパケット交換領域に分割し
て使用することもできる。
各パケット領域りは第2J図に示すように複数のチャネ
ルD、、DI、Dlからな夛、各チャネルで伝送すべき
FfI4は同図のように予め割当てらnている。もちろ
ん、第2J図は一例を示したにすぎず、パケットフォー
マット、アドレスのIll付は方法は他の方法でも可能
である。
本実施例では先頭の2チヤンネルDo −1)*’を通
してパケットを送信する側、即ち発信アドレス清葎が伝
送され、次の2チヤンネルDI * i)aを通してパ
ケットを受信する備、即ち宛先アドレス情報が伝送され
る。そしてチャネルD0. D、にはノード装置のアド
レスが、チャネルD、 、 D。
Kは端末装置のアドレスが割当てられている。
チャ1ネルD4以降の連続し九チャネルD4〜D!−*
はデータ伝送用に割当てられている。最終チャネルの一
つ前のチャネルD/−1は、チャネルDo −DI−*
の情報のチェッコード用に割当てられ、最終バイトDe
はステータス用に割当てられている。
尚、各チャネルは第2F図の場合と同様にlθビットか
ら構成され、先頭チャネルD0の最上位の1ビツトだけ
がパケット交換領域の空塞表示用に用いられ、各チャネ
ルの下位8ビツトが情報の内容を表わす。
次にパケット交換方式によるデータ通信の動作について
説明する。
送信端末からの送信要求−に−従い、送信元ノード装置
は空きパケット領域が受信されるのを待ち、その領域を
塞表示として、パケット情報を伝送路に送出する。
各/−1’装fdパケット情報内の宛先アドレスD!を
チェックし、自己のノードアドレスト一致しない時には
、そのまま他のノード装置に転送する。チャネルDoの
宛先アドレスが自己のノードアドレスと一致すると、そ
のノード装置は受信動作を開始する。
受信ノード装置は、これに接続され九受信端末にパケッ
ト情報を伝送するとともに、パケット情報の最終チャネ
ルD/に、受信したことt−表わすステータス情@をの
せ、他の情報とともに次のノード装置に順次伝送する。
パケット情報がループ状伝送路を一順し、送信ノード装
置にもどってくると、この送信ノート°装置はチャネル
D、の発信アドレスが自己のノードアトシスと一致する
ので、周回したパケット情報をとシ込む。同時に、その
パケット領域の空塞表示ビットDooを空き表示とし、
伝送を終了する。
送信ノード装置は、周回後のとり込んだパケット情報の
ステータスをチェックすることによシ、伝送の正常性を
調べることができる。
基土、本発明方式による回線交換時及びパケット交換時
のフレーム構成と、それぞれのデータ通信方式について
述べたが、本発明に2いては、両交換方式を適宜切換え
てデータ通信することもできるし、又1つのフレーム内
に回線交換領域とパケット交換領域の両方を同時に作成
し、両交換方式を混在させた形でデータ通信を行うこと
もできる。
第2E図は、回線交換機能とパケット交換機能とを同時
に実現する場合のフレーム構成を示す。
このフレームの同期領域X1接続制御領域人1回線交換
領域B及びパケット交換領域りの各ビットフォーマット
は第2B図〜第2D図と同様であるのでその説明は省略
する。同、第2E図において各領域A、B、Dの順序は
任意でよく、又パケット交換領域りは複数に公開されて
もよhゆ、i@3A図は本発明によるデータ通信方式を
実現する丸めの通常のノード装置の全体構成の一例を示
す、100はフレーム同期部、20Gはチャネル制御部
、300は処理装置、400IIi転送制御部、500
は端末制御部、600はりンク制御部、700はパケッ
ト制御部、80oはパケットインタフェース部、1oo
oは端末装置、1100はパケット化装置、120Gは
光ループ伝送路、taooは端末バスである。
このような構成において、フレーム同期部100では、
ループ伝送路1200から送られてくる受信信号からフ
レームの先頭の同期領域を識別し、フレームの先頭およ
びフレーム内容チャネルの先頭を示すクロックタイミン
グ信号を作成し他の部分へ送出する。
チャネル制御部20Gでは、フレーム内のチャネル番号
を識別したシ、フレームの回線交換領域の指示を行なっ
たシ、ノードの動作制御、状態表示などを行なったシす
る。
処理装置300は、マイクロコンピュータ、メモリなど
を用いた蓄積プログラム制御を行なう部分で、接続制御
処理、初期設定処理などのプログラム制御を行なう。
転送制御部400は、ループ伝送路1200からの入力
信号を受信し、所定の端末装置1000等との送受信信
号の入れ替え処理を行なった後、ループ伝送路1200
への送信信号を作成する。
端末制御部500は、対応する端末装置100Gとの送
受信を制御したり、転送?tIIJ御部400との間の
送受信データの転送制御を行なう、そのために、転送す
べきフレーム内のチャネル番号の記憶を行なう。
リンク制御部600では、回線交換の接続制御、パケッ
トの送受信処理を行なう、パケット制御部70Gはパケ
ット送受信に必要な基本機能を有し、アドレスの一&噴
出、空チャネルの探索、送受信タイミングの作成等を行
なう。
パケットインタフェース部800では、パケット交換領
域を有する時のパケット化装置11o。
との制御111号、送受信データの制御、パケット領域
の記憶等を行なう。
端末/(、< 1300は、これら装置1100#80
0の間をf!!!続し、相互の送受信の制御を行なう役
目をする。
このような構成において、ループ伝送路1200から受
信信号が入ってくると、転送制御部400では受信復調
し、フレーム同期部100においてその受信信号からフ
レームの先頭の同期信号を職別し、フレームおよびフレ
ーム内チャネルの受信に必要なりロックタイミングを作
成して他の部分へ送出する。
チャネル制御部200では、フレーム同期部lOOから
のタイミングにょシ、チャネル番号信号を作成し、端末
パス130Gに送出するとともに、このチャネル番号信
号から回転交換領域内であるかどうかを判定して同じく
端末パス1300に送出する。また、リンク制御部60
0ては、チャネル制御部200からのチャネル番号信号
から受信、チャネルが接続制御パケット領域の先頭およ
び終了であるかどうかを判定してパケット制御部700
に送る。
いま、ある端末装置1000から送信要求があると、処
理装置300が検出し、端末制御部5o。
ヘハント要求を出す。端末制御部500では、転送制御
部400から取シ込まれた各チャネルの空塞諌示ビット
と、チャネル制御部20Gからの回線交換領域内である
ことを示す信号とにより、回線交換領域内の空表示のチ
ャネルを探し、それが見つかると、その時のチャネル番
号信号を端末制御部500に取シ込み記憶するとともに
、転送制御部400に信号を送って、対応するチャネル
の空塞表示ビットを塞表示にしてループ伝送路1200
 に送出する。
処理装置300では、宛先アドレスを、端末装置110
0Gからの情報受信あ7るいは予じめ決められた固定的
なアドレスによシ作成し、その宛先アドレス、自己のア
ドレス、端末制御部50oから取シ込んだ空チヤネル番
号を読み出し作成し、接続要求コードなどを接続制御バ
ケツ、ドアオーマットで基づき編集してfl[制御パケ
ットを作成し、リンク制御部600に送っておく。それ
とともに処Mi装置300からリンク制御部600に送
信要求を出すと、パケット制御部700では接続制御パ
ケットH域の先頭チャネルの空塞表示ビットを見て、!
2表示であれば、転送制御部400に信号を送って先頭
チャネルの窒塞表示ビット?:塞表示にしてループ伝送
路1200 K送出する。それとと−に; リンク制御
部60Gに信号を送って、既に設定されている接続制御
パケットを転送制御部400に送シ、パケット送信清橿
としてループ伝送路1200に乗せる。
このようにしてループ伝送路1200 K送出された接
続制御パケットは、谷ノード装置で受信さtLる。その
動作は、転送制御部400から該領域のデータがパケッ
ト制御部700に送られ、そこで、宛先アドレスと自己
の7ドレスとの一致をチェックし、一致が検出されると
、りンク制御部600を起動し、受信され九接纜制御パ
ケットデータをリンク制御部60Gが取シ込み、更に処
理装置aOOがそれt−dみとる。
処理装置300では、読み取った接続制御パケットの内
容の解釈を行ない、MI!続要求された端末装置100
0が使用中でないか否かを確認し、使用中でなければ、
送信側ノード装置を宛先アドレスとし九応答情報を含む
接続制御パケットを作成し、送信要求とともにリンク制
御部600に送る。
以下、前述した送信側ノード装置と同様に、窒の接続制
御パケット領域を見つけてその空塞表示ビットを塞表示
にするとともに、作成した接続制御パケットをその領域
内に挿入してパケット伝送路120Gに送出する。また
、処理装置30Gでは送られて米た空チヤネル番号を接
続要求された端末装置1000の端末制御部500に設
定する。
一方、送信側ノード装置では、自己が送信したパケット
がループ伝送路1200 t−1巡して戻って米た時、
転送制御部400で取シ込まれたデータ中の発信アドレ
スが自己のアドレスに一致することをパケット制御部7
00において判定し、転送制御部400に信号を送って
接続制御パケット領域の先頭チャネルの空塞表示ビット
を空表示にする。一方送信一ノード装置で、受信側ノー
ド装置から送られて米九応答を示す接続制御パケットを
受信すると、パケット制御部700において、宛先アド
レスが自己アドレスと一致することを検出し、前述した
とIW1様に、接続制御パケットをリンク制御部600
t−介して処理装置300に取シ込(・ 処理装置300では、応答情報を確認して、端末装置1
00Gにスタート指令を発生する。また、受信側ノード
装置で自己が送信し九情報がループ伝送路120011
巡して米九ことを知ると、前述し九と同様に、接続制御
パケット領域の先頭チャネルの空塞表示ビットを空表示
にして、端末装置100Gにスタート指令を出す。
送信側ノード装置では、処理装置300からのスタート
指令に基づき、端末装置100Gから送信データを端末
制御部500に送出する。
端末制御部500では、設定されたチャネル番号が、チ
ャネル制御部200からのチャネル番号信号と一致する
かどうか検出し、一致が検出され〜ると、端末装f10
00からの送信データを転送制御部400に送夛、それ
により対応するチャネルに送信データを挿入してループ
伝送路1200に送出する。
ニガ、受信側ノード装置では、送信されて米九データt
−転送制御部400で受信し、端末制御部500に送る
。端末制御部500では、設定されたチャネル番号がチ
ャネル制御部20Gからのチャネル番号信号と一致する
かどうかを判定し、一致が検出されると、受信データを
とり込み端末装ff1looGに送る。なお、同じチャ
ネルを使って同時に受信側ノード装置から送信側ノード
装置に対しても、データの送信を同様に行なうことがで
きる。
なお、受信側ノード装置から送信側ノード装置に対して
、異なつ九チャネルを使って送信を行なうようにするこ
ともできる。
次に、送信側ノード装置において、端末装置1000か
ら送信終了要求が処理装置30Gに出ると、56層装置
3ooでは、切断を指示する接続制御パケットを作成し
、前述したと同様に、受信四ノード装置に送シ、その端
末装置1000に停止指示を行なう。
それとともに、送信側ノード装置において、処理装置t
aooから端末制御部500にチャネル解放要求を出し
、占有しているチャネルの番号にチャネル番号信号が一
致した時、転送制御部400に信号を送シ、そのチャネ
ルの空塞表示ビットを金にして、チャネル解放を行なう
なお、端末制御部500では、設定されたチャネル番号
がチャネル番号信号と一致し走時、端末装置1000か
ら未だデータが入って米てぃない一合には有効性表示ビ
ットt−燕幼表示にしたデータを送信し、41手方にデ
ータが無効であることを伝え、端末装置1000 %の
どのよう逐処理速度にも対処できるようになっている。
また、転送制御部40Gにおいては、リンク制御部60
0から送られたg!続制御パケットの第1#14番目の
チャネルのデータに所定の演算を施してチェックコード
を作成し、そのコードをパケットの15番目のチャネル
内に挿入して転送する機能と、受信された接続制御パケ
ットの第1〜15番目のチャネルのデータに所定の演算
i施して、受信データの誤りをチェックし、その結果を
第16番目のチャネルにステータス情報として挿入して
転送する機能とを有している。
一方、パケット交換を行なう場合は、送信側ノード装置
のパケットインタフェース部8oOにおいて、パケット
交換領域の先験チャネルを検出してパケット制御部70
0に送る。パケット制御部700では、転送制御部40
0からの空塞表示ビットを見て、空チヤネル表示であれ
ば、転送制御部400に信号を送シ、その先頭チャネル
の空塞表示ビット?:塞表示にする。それとともに、パ
ケット化装置110Gで作成し、パケットインタフェー
ス部800に設定しであるパケット情報を転送制御部4
00からループ伝送路1200に送出する。受信側ノー
ド装置では、パケットの先頭チャネルをパケットインタ
フェースfHHIQ(JCfヤネル番号信号にょシ検出
し、パケット制御部700′ft@動する。パケット制
御部700では、転送制御部400がら送られて来たパ
ケットデータの宛先アドレスが自己のアドレスであるこ
とを検出し、その結果をパケットインターフェース部1
100に知らせる。インタフェース部110Gでは送ら
れたパケットデータを受は取シ、処理装fi30Gに送
る。パケットインタフェースiso。
でパケット交換領域の終了チャネルを噴出すると、終了
動作を行なう。
各ノード装置で、自己の発信し九パケットデータがルー
プ伝送路1200を一巡して再び戻ってくると、パケッ
ト制御部70Gでは、同様に転送制御部からパケットデ
ータを受取シ、発信アドレスが自己のアドレスと一致す
ることをチェックし、一致した場合は転送制御部400
に信号を送って、対応するパケットの先頭の空塞表示ビ
ットを空表示にし、パケット領域を解放する。
第3B図は本発明によるデータ通信方式を実現する九め
ノード装置であって、フレーム゛生成機能を有するノー
ド装置の全体構成の一例を示すtので、第3A図と異な
る点は、転送制御部400が送受信部400人と転送部
400Bとに分割されていることと、これらの間にフレ
ーム生成制御部900が設けられていることである。
このノード装置は、前述した通常のノード装置の役目を
するとともに、ループ伝送路1200を巡回する一定周
期のフレームを生成する役目をするものである。
フレーム生成制御部900ではループ金−巡したフレー
ム情報を転送制御部4001Z)送受信部400人経由
フレーム生成制御部900内のメモリに一フレーム分記
憶し、一方送信用のクロックを発生させ、該クロックに
基づき、同期領域のパターンを先頭に作成し、その後順
次上記メモリを読み出し、フレームを形成させる。該情
報を転送制御部の転送部4008に送る。以降他と同様
な動作を行ない、次ノードへの情報は転送制御部の送受
信部400ムを経由して送出する。また、フレーム生成
制御部900では、異常監視を行なう機#目を有してい
る。ナなわち、回線交換領域およびバクット交侯*dの
それぞれに2いて、各チャネルの黛基表示ビットが全て
塞表示を示してiる◆が一定回数以上連続して続いてい
ることを検出すると各チャネルの空塞衣示ビット金強制
的に空表示にする役目をしている。
その他の動作は第3A図の場合と同じであるのでその説
明は省略する。
以下、第3A、8図の各部の具体的構成例につき詳細に
説明する。
U) フレーム同期部100 第4図はフレーム同期部100の具体的構成の一実施例
を示すものである。
図におtnて、信号T I M、 8 kLOUTFi
jl 1 g テ禅述するように受信器及びシフトレジ
スタにょシ作成される信号である。ループの伝送路12
00から転送制御部40Gに送られて来た直列の受信清
報を受信器にょシ復調するとともに、受信清禰のビット
間隔のタイイングを抽出することにょシデューティso
nのタイイング信号TIMが作成される。このメイゼン
グ偏号’1’1bA4Cよp鑞グυの父1f11肯4t
−シフトVジスタにツメ久格納丁ゐ。七0シフ)L/ジ
スタυ並りlJ山刀が僅考daUUT  である。
フレーム同一部100では、同期バターノ艷伍ml 0
14C設定されている、フレーム同一職域内の1clj
−パターンと、転送制御部400シストレジスタに格納
ざnた渭截Sル・0υT とtl−城一@ l O,2
に2いて五ビット受偏する借に比較し、−城が@出され
ると一藏フリツプフ鑓ッグ103をアンドグー)104
を通してセットする。
このフリップフロップ1030セツトに19、ア/ドグ
ート105t−通して同期カウンタ106を作動させ、
以後の受信ビット数の計叙を開始する。
同副カウンタ106の瀘か、lチャネル当りのビット数
(本夷厖例でに10)に相識したことをデコーダ107
で噴出すると、アンドゲート108によ如−fs劃制御
部40Gシフトレジスタの六谷Ra0LITが丹び1川
副パターンに一式するかどうかのチェックを行ない、も
し不一致であれば、アンドゲート108の出力によりオ
アグー)109を通して一致ツリツプフなツブ103お
よ゛び同期カウンタ106をリセットしてしまい、再び
、1ビツトず゛つ受信される度にシフトレジスタの内容
と同期パターンの一致を探索する・ シフトレジスタの内容と同期パターンが引続き一致し九
場合には一致フリップフロップ103はセットされたま
\で、その時には、同期カウンタ106から同期文字カ
ウンタ1”1Gに信号を出し、同期文字カウンタ11G
を+1する。このように、111期パターンに一致した
チャネルが連続して受信されると、同期文字カウンタ1
10にその文字数が計数される。上述したように同期領
域のチャネル数が4であるとすれば、カウンタ11Gの
1直が3になシ、かつ同期カウンタ106の内容が次の
Is4チャネルの同期文字を検出し死後の値例えば3に
なった時、すなわち4チヤネル連続して一致が得られた
ことをデコーダ111,107によシ検出し、かつタイ
ミング信号TIMのタイミングの時にアンドゲート11
2に出力を生じさせ、同期合せクリップフロッグ113
をセットし、同期合せが成立した事を示し、そのセット
出力で、オアゲート109を通して一致7リツプフ鑓ツ
ブ103、同期カウンタ106、同期文字カウンタ11
Gを全てリセットするとともに、アンドゲート104の
出力を禁止する。それによシ、−散積出動作を停止させ
、以降の情報チャネルの内容を誤って同期チャネルと見
なすことを防止す葛。
一方、クロックカウンタ114は、受信タイミング信号
TIMによシ、駆動されておりシフトレジスタ出力5R
OUTが−チャネル分の情報を示すタイミングを指示す
るり■ツクを作成するためのものである。そのためにア
ンドグー)112で同期OKが噴出された時、り■ツク
カウンタi゛14の内容を強制的に、同期カウンタ10
60厘即ち3に設定し、同期カウンタ106の値と、ク
ロックカウンタ114(2)値を同じにすることによシ
位相合せを行なう、一方、り■ツクカウンタ114の出
力をデコーダ115に入力し、クロックカウンタ114
の1直が0.1の時にデコーダ115からクロック信号
CLKI を出力し、また、クロックカラ/り115の
1直が5,60時に、り薗ツク信号CLKIを出力する
。tた、特殊な用途のためにクロックカウンタ115の
値が40時クロック信号CLKl[を出力する。
このCLKIKよシ後述するようにシフトレジスタの出
力は、受信レジスタに転送され、各チャネル毎の情報単
位で以降の処理が可能となる。一方、本CLK■〜■は
同期が合っていない時でも、り曹ツクカウンタ114は
常に動作しているので常時出力され、ノード装置の他の
部分の処理を中断させることはない。
同期合せフリップフロップ113がセットされると、フ
レーム同期部100からチャネル制御部20Gにチャネ
ルアクト信号OHACTを送シ、チャネル制御部200
内のチャネルカランタを起動し、クキツク信号CLKI
のタイミングで計数を開始し、クロック信号CLKIO
故すなわち、フレーム内のチャネル数(同期領域内のチ
ャネル数は隷<、)t’Wtf畝する。チャネルカラ/
りO内容が、7ノーム内の情掘通信債域(第2A図Y]
Oチャネ/I/故に・1当する数に適すると、デコーダ
からエンドチャネル・1号END  CH2フレーム同
期部lOOに送シ返し、アンドゲート116を通してI
#id合せツリツプツはラグ113’iリセツトする。
それによル、前述し九ような同J48慣出励作が開始さ
れ転送制御部400のシフトレジスタに1ビツト受信さ
れる度に同期文字パターンかどうかのチェックを再び行
なう、それにより、次のフレームの同#A懺域が、前7
V−ムの終了に続いて正常に受信≦れるかのチェックが
なされる。
ループ伝送路1200 o伝送情報のビット抜け、mf
Kよるビット湧出し等によシ、次のフレームの岡期愉城
に同期パターンが慣出嘔れない場合があり得る。この場
合には、フレーム円Oチャネル情様か正しく認識された
いので、すぐに同Mt−取9直ナー万、その14のy&
tt−中止させる等の例らかの処置が必要であシ、その
ために、この同期ずれt−直ちに検出しなければならな
い。
この同期ずれの検出は、前のフレームの終了を示すエン
ドチャネル信号ENDC)Iにより同期合せフリップフ
ロップ113がリセットされた後、り曹ツクカウンタ1
14の1直が0になったタイミング、すなわち、次のフ
レームの同期領域の先頭の同期チャネルの情報が全て転
送制御部400のシフトレジスタに入力されたタイミン
グで、同期パターンとの一致が検出されず、即ち一致ノ
リツプフ四ツブ103がリセットされていれば、アント
ゲ−)117から出力が生じ、同期ずれフリップフロッ
プ118をセットする。同期ずれフリップフロップ11
8のセット出力で条る同期ずれ信号、8T  OUTを
チャネル制御部200に送出する。
このフリップフロップ118は同期合せがで1に九とき
フリップフロップ113の出力でリセットされる。
(2)チャネル制御部20G 第5A図はチャネル制御部200の具体的構成の一例を
示すものである。
前述し九ように、フレーム同期部lOOで、同 。
期合せが成立してチャネルアクト信号CHACTが出力
されると、チャネル制御部200では、同じくフレーム
同期部100からのり騨ツク信号CLKIのタイミング
でアントゲ−)201t−開き、チャネルカウンタ20
2の計数を開始する。
チャネルカウンタ202の内容がフレーム内の、情報通
信領域のチャネル数に相当する値になるとデコーダ20
3からエンドチャネル信号ENDCHt出力する。フレ
ーム同期部10Gからのチャネルアクト信号CHACT
がオフになると、インバートゲート204を通してチャ
ネルカウンタ202をリセットする。
チャネルカウンタ202の出力は、後述するように、ノ
ードアクト フリップ7Wツブ205がセットされてい
る時に、アンドゲート206を通してチャネル番号信号
C)INOとして端末バス1aooに送出される。
一方、インタフェース回路207は、処理装置300か
ら選択されたレジスタにデータを書込んだシ、データを
読み出したシするための回路で、その具体的構成は、例
えば、第5B図に示すようである。
第5B図に示すインタフェース回路207には、処虐装
gaooから端末バス1300 t−通して、同期信号
8YNC,端末番号TMNO、レジスタ番号REGNO
,続出し、書込み制御信号ル/W、データDが入力され
ておシ、一致回路208において、同期信号8YNCが
入っている時に、端末番号TMNOを端末番号発生器2
09からの自己に割シあてられた端末番号と比較し、両
者が一致する時にリード・ライト制御信号a/Wに応じ
てアンドゲート21Oまたは211から出力を生せしめ
、ライトデコーダ212またはリード昏デコーダ213
を選択させて、処理装Fi130 Gからのレジスタ番
号REGNOに対応するレジスタにライトセレクト信号
WSま九はリードセレクト信号88を出力する。同時に
、送1dゲート214または受信ゲート215も選択し
、処理装置からのデータDfニライトセレクト信号WS
で選択されたレジスタに舊込むか、または、選択された
レジスタの内容を続出して処理装置に送るかする。なお
、レジスタ番号REGNOで指定されるのはレジスタに
限らず、フリップフロップ等の記憶機能を持ったもので
もよい。
第5A図において、回線先頭チャネルレジスタ“216
、回線終了チャネルレジスタ217、同期はずれ状態ツ
リツブフロップ218およびノードアクト フリップフ
ロップ205は処理装置からのレジスタ番号REGNO
で選定される−のである。
回線先頭チャネルレジスタ216および回線終了チャネ
ルレジスタ217には、処理装置からインタフェース回
路207を通して送られるライトセレクト番号WSまた
はWSにより予じめフレームの回線交4A領域の最初の
チャネル番号および最終のチャネル番号が予じめ格納さ
れる。ま九、フリップフロップ205は、ノード装置l
L′f:動作させる時に、ライトセレクト信号WSのタ
イミングで、データDでセットされるようになっている
。そして、チャネルカウンタ202の内容が、回線先頭
チャネルレジスタ216と一致することを一致回路21
9で噴出すると、回線交換領域フリップフロッグ220
t−セットする。また、チャネルカウンタ202の内容
が、回線終了チャネルレジスタ217と一致することが
一致回路221で検出されると、噴出18号′ft遅延
回路222で一定時間遅延した後、ノリツブフロップ2
20をリセットする。フリップフロップ22Gがセット
されている時、ノードアクトフリップフロップ205が
セット状−にあれば、アントゲ−)223t−開いて回
線ゲート信号LING t−発生させ、端末バス130
0に送出する。
処理装置300において、同期はずれ状態アリツブフロ
ップ218の伏線を知るために、インタフェース回路2
07を通してリードセレクト信号R8を送シ、バッファ
ゲート224を開いて、フリップフロップ218の内容
を取込むとともに、遅延回路225で一定時間遅延した
信号によυフリップフロップ218をリセットする。
また、インタフェース回路207からのリードセレクト
信号R8によシ、レジスタ216または2170内容が
バッファゲート226または227を通してd出される
ようになっている。
(3)  処理部ffi:II 00 第6図は処理部vtaooの具体的構成の一例を示すも
のである。
処理装置300は、処理部300Aと変換部aooaと
に分けられ、処理部300人は少なくともプロセッサ3
01、メモリ302およびパス303よりなっている。
そして、プロセッサ301およびメモリ302を接続し
たバス303には、アドレスストローブ信号ム8YNC
,アドレス信号ADK8.リード・ライト制御信号R/
WおよびデータDを有しており、それらの16号は変換
部30OBに入力される。変換部300Bでは、処理部
300Aからのアドレス16号ADkL8の上位ビット
を一致回路304に送シ、アドレスストロニブ信号ム8
YNCのタイミングでアドレスの上位ビットがアドレス
発生器305に設定されている。インタフェース回路へ
のアクセスを示すアドレスパターンか否かのチェックを
行ない、一致すれば、同期信号5YNe t−作成する
。また、アドレスADR8の下位ビットは端末番号TM
NOおよびレジスタ番号ルEGNOとしてそのま\送出
される。
まえ、リード・ライト制御信号1(/Wは、同期信号8
YNCのタイミングでアンドゲート306を通して送出
するとともに1アンドゲート306および307にょ〕
、バッファゲート308または309を聞込てデータD
の送信または受信を行なう。
このようにして作成され九各種の信号は、上述したチャ
ネル制御部20Gのインタフェース回路ばかシでなく、
端末制御部50G、+7ンク制御部600およびパケッ
トインタフェース1soo。
インタフェース回路にも送出されている。
(4)  転送制御部40G 第7図は転送制御部4000具体的構成の一例を示すも
ので、送受信部400Aと転送部400Bとからなって
いる。
送受信部400ムにおいて、ループ伝送路120Gから
の情報を受信器401で受け、その情報を復調する一方
、その情報から受信情報のビットタイミ/〆信号TIM
を抽出し、このタイミング信号TIMのタイミングで情
報をシフトレジスタ402に順次格納する。
次に、前述したフレーム同期部100からのクロック信
号CLKIの立上シで、シフトレジスタ402010ビ
ツトの出力を受信レジスタ403に並列にセットする。
一方、転送部400Bでは、受信レジスタ403の出力
の内の有効表示ビットおよび空塞表示ビットの2ビツト
をそのま\受信レジスタ404に送るとともに、空塞表
示ビットをノットゲート405全通して空塞表示1号I
DLEとして端末パス1300に送出する。受信レジス
タ403の出力の残シの8ビツトのデータ情報を、アド
レス照合のための信号ADD&としてパケット制御部7
00に送るとともに、ステータスセレクタ406の一方
の入力に送る。また、ステータスセレクタ406の他方
の入力には、パケット制御部70Gからのステータス信
号8TATBおよび後述するエラーの有無を示すステー
タス信号が入力されている。このステータスセレクタ4
06では、パケット制御部700からのステータスセレ
クト8TAT8ELに応じて送出データを選択する。す
なわち、該信号がない時には受信レジスタ403の出力
を選択し、該信号がある時には他方の入力であるステー
タス信号8TAB等を選択する。
一方ステータスセレク)8TA’1EI4号は例えば接
続制御パケット領域を受信中にその16チヤネル目にス
テータスを返送する必要がある時等に送られ、ステータ
ス18号8TATBおよび零検出器417の出力を選択
する。ステータスセレクタ406の選択出力は受信レジ
スタ404に送られる。受信レジスタ404では、フレ
ーム同期部100からのクロックCLKIで入カデータ
tセットする。受信レジスタ404の出力の内の空塞表
示ビットをビジー制御回路407に入力し、他の残シの
9ビツトを受信データRDとして瑞末バス1300に送
出するとともに、モードセレクタ408の一方に入力す
る。また、受信レジスタ404のデータ情報8ビツトの
出力をFIFOメモリ409を構成するレジスタ1に入
力する。FIFOメモリ409では、受信レジスタ40
4の出力をレジスタ409−1,409−2にCLKI
のタイミングで、又409−3にはCLKfiのタイミ
ングで順次格納する。
したがって、FIFOメモリ409から出力される受信
データは2チャネル分遅延されたもので、パケット受信
データPANDとしてリンク制御部600に送られる。
こ−でFIFOメそり409を使用したのは、接続制御
パケット内の宛先アドレスは3チヤネル目であり、その
宛先アドレスが自己アドレスであることを判断して、受
信データを取シ込む必要があるからである。
モードセレクタ408の他方の入力には、端末バス13
00から′の送信データ8Dが入力されておシ、このセ
レクタ408では、パケット制御部700かものモード
セレクタ信号MOD19ELがオンになると、送信デー
タ8Dを選択し、モードセレクト信号MOD19EIが
オフになると、受信レジスタ404からの出力を選択す
る。
ビジー制御回路407は、パケット制御部700からの
ビジーオン信号BU、8YONがオンである時に受信情
報の内のg!!1表示ビットを塞表示に強制的に設定し
、ビジーオフ信号BU8YOFFがオンである時に、空
塞表示ビットを空表示に強制的に設定してhる。それ以
外の時は、ビジー制御回路407は、受信レジスタ40
4からの信号をそのt〜出力する機能を持っている。
次に、ビジー制御回路407およびモードセレクタ40
8の出力をクロックCLKIのタイミングで送信レジス
タ412にセットする。送信レジスタ412の出力の内
、空塞表示ビット、有効表示ビットの2ビツトはそのま
一送信部400人の送信レジスタ41′3に入力される
。一方、!!U)の8ビツトのデータ情報はチェックセ
レクタ414および演算器415に入力される。
チェックレジスタ416はパケット制御部700からの
リセット信号BCCa&Tによシ0に初期設定された後
、パケット制御部700からのチェック動作開始信号H
CCACTによシ、演算器415を動作させて、チェッ
クレジスタ416の出力と送信レジスタ412の出力と
の演算を行ない、その結果をクロックCLK…のタイミ
ングでチェックレジスタ416にセットする0本演算は
特定の定数での割算であり、伝送tfI報チェックとし
て一般に用いられる方式である。これらの動作は、例え
ば接続制御パケット領域の1〜14チヤネルのデータ1
−/1報を送信する間繰シ返される。
15チヤネル目にパケット制御部700からチェックセ
レクト信号BCC8ELがセL/クタ414に送られ、
セレクタ414では、そのタイミングで演算器415の
出力を選択して送信レジスタ413に送出する。
零検出!S417は、演算器415の全ビットが所建値
、例えばOであることを検出する機能を有しておシ、そ
の出力tステータス信号8TATBとともに、ステータ
スセレクタ406に入力してイ いる。要するに、4威出器417は、接続制御パケラト
領域内の1−15チヤネルのデータ清報の谷ビットの演
算結果がすべて例えば零になるがどうかでデータ1f報
にエラーがあるがどうかを検出するもので、その結果を
パケット領域内の16チヤネル目のステータスチャネル
に乗せるようになっている。
送受1a部4GOAの送信レジスタ413では、フレー
ム同期部100からのクロックCI、Kl[のタイミン
グで送信レジスタ412j?よびチェックセレクタ41
4の出方をセットし、次に、その内容をタイミング信号
TIMで1ビツトずつシフトして送信641Bを介して
ループ伝送路1200に送信する。
筐た、前述したように、フレーム同期sio。
では、フレーム同期が成立していなくてもクロックタイ
ミングを生成しているので、受信した情報は常時帳送が
可能になっている。
(5〕  端末制御部SOO 第8A図および第8B図は端末制御部5ooの具体的構
成の一例を示すもので、第8A図はその基本部、第8B
図は空チヤネル選択部を示している。
第8人図の基本部において、インタフェース回路501
は第5B図と同様な回路で構成され、処理装置300と
の間のデータの送、受を行なう。
送信チャネル、レジスタ502は送信すべき回線交換領
域内のチャネル番号を格納するものであり、受信チャネ
ルレジスタ503は、受信すべき回線交換領域内のチャ
ネル番号を格納するものである。また、モードレジスタ
504の内容は4ビツトの情報からなシ、その内の2ピ
ツ)504−1.504−2は、送信時のバスm続方法
を示している。504−1は端末バス1300内の送信
バスを介してループ伝送路1200にデータを送信する
場合を指示し、504−2は同じノード装置内の他の端
末制御部へ端末バス130o内の内部バスを介してデー
タを送信する場合を指示している。
また、モードレジスタ504の残シの2ビット504−
3,504−4は受信時のバス接続方法を示しておシ1
.ピッ)504−3はループ伝送路1200から端末バ
ス1300の受信バスを介してデータを受信する場合を
示し、ビット50°4−4は同一ノード装置内の他端末
制御部から端末バス1300内の内部バスを介してデー
タを受信する場合を示して^る。
これら送信チャネルレジスタ502、受信チャネルレジ
スタ503およびモードレジスタ504には、インタフ
ェース回路501からのライトセレクト信号WSによシ
データDをセットできるようになっておシ、また、こn
らのレジスタ502゜503および504の出力をリー
ドセレクト信号)L8によシそれぞれバッファゲート5
05,506および507t−介してインタフェース回
路501に取込むようKなっている。
また、送信νよび受信チャネルレジスタ5022よび5
03には、第8B図でIIl&細に説明するように、ハ
ント要求があった後のクロックCLKlのタイミングH
TCLK−8および几でチャネルし番号CHNOを更′
!ir登録して行き、回線交換領域内の空チャネルが生
じた時、そのチャネル番号を最終的に登録することが可
能となっている。モードレジスタ504のうちの送信指
示である504−1,504−2のいずれかが設定され
ていることを検出するオアゲート524の出力がある時
のみ送信チャネルレジスタ502の出力がアンドゲート
508によシー故回路510に出力される。
同様にオアゲート525によシ送信モードレジスタ50
4のうちの504−3.504−4のいずれかが設定さ
れ”Cいることを検出し、チャネルレジスタ5030出
刃をアンドゲート509により一致回路511に出力さ
れる。
なお、レジスタ502および503にインタフェース回
路501を介して処理装置300からのデータを設定す
るのは、例えば、相手方から接続制御パケットを受信し
、そこに送受信チャネル番号が指定されていた場合等で
ある。
レジスタ502〜504にデータがセットされ九受、送
信チャネルレジスタ5022よび受信チャネルレジスタ
503の内容と、チャネル番号信号CHNOとの一致を
一攻回4510および511で検出する。
チャネル番号信号と送信チャネルレジスタ502との一
致が一致回路510で検出されると、モードレジスタ5
04のビット504−1の内容が1であれば、アンドグ
ー) 512t−一匹て、モード信号Mo1)Eを端末
バス1300に送出するとともに、アントケート513
を介してバッファゲート514tiJき、送信バッファ
515の内容t一端末バス1300に送出する。一方、
端末装m1oooでは送信データが揃って送信要求信号
81%EQをオンにすることにより、送信バッファ51
5に8ビツトの送信データ8Dをセットするとともに、
送信要求ツリツブフロップ516をセットし、該516
の出力信号は有効表示ビットとして、バッファゲート5
14が開かれた時にデータ情報とともに端末バスiao
に送信データ8Dとして転送制御部40Gに送出する。
転送制御部400では前述したようにモード信号MOD
Eに対応するモードセレクト信号MOD8gL  によ
シモードセレクタを動作させて送信データ8Dを他のノ
ード装置に送出する。
−欽回路510の一致出力を遅延回路517で遅延した
信号を端末装置100Gへ送信OK IM号bOKとし
て送出する一方、送信要求クリッププロップ516tリ
セツトする。従って、端末装置1000からの送信デー
タが揃わない前に、チャネル・−号の一致が検出される
と、データの送出前に送信要求ツリツブフロップ516
がリセットされているので、送信データ8Dの有幼餞示
ビットは0となり、その送信データが無効であることを
表示している。要するに端末装置1000 illの処
理速度が遅く、送信データが揃わない場合には、無効表
示をすることによシ、端末装置1000 @の処理速度
に制限はなくなる。
次に一致回路510で一致が検出された時、モードレジ
スタ504のビット504−2が1であれば、アンドゲ
ート518によυバッファゲート519を用いて、前述
した送信データを内部ノ(スデータINDとして内部バ
スに送出する。
一方受信チャネルレジスタ5030出力が、趨・末パス
からのチャネル番号と一致することが一致回路511で
検出されると、モードレジスタ5040ビツト504−
3,504−4の内容に応じて次の動作を行なう。
すなわち、受信セレクタ520には、受信バスからの受
信データRDおよび内部バスからの受信データINDが
入力されており、このセレクタ520では、モードレジ
スタ504のビット504−3か1の時には受信データ
aDを選択し、ピッ)504−4が1の時には内部バス
データINDを選択するようになっている。このように
して選択ぢれたデータの内、データ情報を受1Mバッフ
ァ521に入力し、有効表示ピッ)t−アンドゲート5
22に印加する。有効表示ビットの有効表示信号と、−
畝回路511の一致出力とにより、アンドゲート522
の出力をオンとし、受信セレクタ520の出力を受信バ
ッファ521にセットするとともに、受信要求フリップ
7+2ツブ523をセットする。このツリツプフはツブ
5230セツト出力を受信要求信号RREQとして端末
装置tioo。
に送出するとともに、受信バッファ5210内谷を受信
データRDとして端末装置1000 K送出する。端末
装置1000で受信要求信号RREQを受は取ると受信
OK倍信号OKを送り返し、受信要求ツリツブ7四ツブ
523をリセットする。
このように、アンドゲート522によシ有効表示ビット
が有効表示をしている時のみ、受信データを端末装置1
000に取シ込むようになっているので、送信側の端末
装置で完全なデータとして送出された時のみ受信される
ことになり、端末装置側の速度にとられれないでデータ
の送受信を行なうことができる。
次に、第8B図によシ、空チヤネル選択機能について説
明する。なお、ggB図は、送信または受信のいずれか
の時の空チヤネル選択機−に関連する回路のみが示され
ているが、実際には、送信および受信に対応して第8B
図の回路が2+il設けられることになる。
このような構成において、処理装置300からインタフ
ェース回路501t−経由して/%ント要求が送られて
くると、クロックCLKIのタイミングでアント9ゲー
ト531を開いてハント要求フリップフロップ532を
セットする。ハント要求フリップフロップ532がセッ
トされると、回線交換領域の受1ηを示す回線ゲート信
号LINGと、受信データのチャネルが空チャネルであ
ることを示す窒表示信号IDLEとハント要求フリップ
フロップ532の出力とをアンドゲート533に入力し
、上述したハント条件が成立した時、アンドゲート53
3から出方信号をM延回路534で所定時間−M延した
後、空チヤネル獲得ツリツブフロップ535をセットす
るとともに、ハント要求フ、リップフロップ532をリ
セットする。一方、ハント要求フリップフロップ532
がセットされているt禮、り謬ツクCLKIにょクアン
ドゲート536を開いて信号HTCLKを得、この信号
を第8A図のチャネルレジス)5o2を九は5oaK入
力して、そのタイミングで、チャネル番号信号CHNO
を次々チャネルレジスタ502−または503に取〕込
み、更新する。前述し九ように、空チャネルが検出され
、ハント要求フリップフロップ532がリセットされる
と、レジスタの取シ込み動作を停止するので、最終的に
は、空チャネルに対応するチャネル番号がレジスタに格
納されていることになる。
遅延回路534の出力信号をオアゲート537を通して
遅延回路538に入力し、そこで所定時間遅延してビジ
ー信号BUOYとしてパケット制御部700に送出し、
ビジーオン信号BUSYONに変換する。それにより、
転送制御部400で転送中の対応チャネルの空塞表示ビ
ットを塞表示とし、他の端末装置でのハントを禁止する
。以降、ハント成立後も、第8A図の一致回路510ま
たは511の一致出力C0IN−8ま九はルをアンドゲ
ート539およびオアゲート537を通して遅延回路5
38に入力し、遅延回路538で所定時間A延し死後、
同じくビジー信号BU8Yとして送出し、空塞表示ビッ
トを塞表示にする。なお、遅延回路5,38は、タイミ
ングを適切に保つ丸めに設けられている。
フリップフロップ535がセットされ、ハントが成立し
友後は、そのセット出力罠よシ、アンドゲート531を
閉じ、以後のハント要求を禁止し二重チャネルハントを
防止している。
一方、データの送信または受信が終了して、占有したチ
ャネルを解放する時は、処fIA装置300からの指示
によシ、インタフェース回路501からライトセレクト
信号W8を送出し、り諺ツクCLKIのタイばングでア
ンドゲート540i開いて解放要求7リツプ7aツグ5
411−にットスる。そして、第8A図のチャネルレジ
スタ502または503の内容とチャネル番号信号CH
N Oとの一致が検出されるのを待ち、−攻回路510
または511で一致が検出され信号CυIN  8ある
いはC0IN−Rが出力されると、アンドグー)542
からの出力がタイミング111IIi用の遅延回路54
3で所定時間遅延した後、空表示OK倍信号j)LEO
Kをパケット制御部700に送出し、ビジーオフ信号H
USYOfl’Pを転送制御部400に送プ、占有し九
チャネルの空塞表示ビットを強制的&C4減示にする。
それとともに、解放資求フリツプフロツフ541ν工び
仝チャネル攪傅フリップフロッグ535tリセットし、
解放制作t−光了する。
な2% 同一ノード編直同o−m+改−の−木一一部に
対してpyJ #にハント−求武圃にしなVhように処
壌−瀘内のプ膣グラム制御で富に噛−一のみの1作を行
なわくるようにし、臣のチャネルに河し複威の端末制御
部がハントする事に防止している。
上述した実施例では、端末装置t轟p1チャネルだけを
占有して送偏あるtnri受値を行なう場合につw”c
viL明したが、端末装置轟p値数チャネルを割シ轟て
るようにしてもよい。第8C図は、この場合の端末制御
部の着本部の主要部の一例の構成を示す−のである。
図に&iて、チャネルレジスタ551.552は送信お
よび受便用に兼用されるもので、これらレジスタにセッ
トさnた内憂とチャネル着号ilI号U)iNoとの−
[を−戚一路555,556で憤山し、iずれかの−に
&g回路で一!IICが噴出石nるとオアゲート557
から出力させる。
−万、送受信の端末インタフェースの速度調整のために
、送信用2よび受信用にそれぞれFIFOメモリ558
および559が設けられている。
このFIFOメモリ558には、端末装[1100Gか
ら送られた送信要求信号S kLEQのタイミングで、
送信データSDとともに、データが有効であることを示
す有効表示ビットを格納しておく。
上述したように1紋が検出されると、その噴出信号を遅
延回路560で所定時間遅延させ、その遅延信号のタイ
ミングでFIFOメモリ558に格納された送信データ
t−読み出す。この時、データの送信を行なう場合、モ
ードレジスタ5040ビツト504−1および504−
2の内容に応じて第8人図で述べたと同じ動作を行なう
一方、データの受信を行なう場合、モードレジスタ5G
4のビット504−3jlPよび504−4の内容に応
じて、第8A図で述べ次ように、受信データRDまたは
内部パスデータINDをセレクタ520で選択し、選択
されたデータが有効である時には、そのデータをF■F
Oメモリ559に順次格納し、その内容を所定のタイミ
ングで読み出し端末装置1000に受信データRDとし
て送出する。
また、チャネルレジスタ551に対応して第8B図に示
すような空チヤネル選択機能を有する回路が設けられて
おり、その場合にばJノドゲート536の出力信号HT
CLK−ISHTCLK−nをチャネルレジスタ551
〜552に印加し、そのタイミングでチャネル番号CH
NOを次々チャネルレジスタ5 り IS552に取り
込み、更新する。
また、モードレジスタ504の各ビットの出力の論理和
をオアゲート563でとり、モードレジスタ504のい
ずれかのビットに1がセットされている時のみ、チャネ
ルレジスタ551S552の出力がアンドゲート553
〜554を通して一致回路553S554に出力される
。また、一致回路555〜556の一致出力C0IN−
1〜C0IN−nをそれぞれのアンドゲート539およ
び542に印加している。
また、それぞれの遅延回路538の出力の論理和をオア
ゲートで取りた出力をビジー信号BUf9Yとして送出
するとともに、それぞれの遅延回路543の出力の論理
和を同様に取って、その出力を空表示OK信号IDLE
OKとして送出するようになっている。
を九、インタフェース回路501からのリードセレクト
信号R8によシ、バッツアゲート561および562を
開いて、チャネルレジスタ551〜552の内容を処理
装置に取込むこともできる。
上述した実施例において、モードレジスタ504および
内部パスを用iることによプ、同一ノード装置内の複数
の端末制御内の任意の2つの間の交信が可能となってい
るが、このことを第8D図によシ詳細に説明する。
図は、転送制御部40Gと複数の端末制御部5GOA、
goonとの接続関係を示すもので、端末パス1306
はそれらの間の接続に必要なパス、すなわち、モード信
号MOOE用のパス1301 、送信データsD用の送
信パス1302、受信データRD用の受信パス1303
、内部I(スデータIND用の内部パス1304および
チャネル番号信号CHNO用のパス1305を有してい
る。
同一ノード装置内の端末制御部500Aおよび5ooI
3の間で交信を行なう場合、端末制御部500Aおよび
5oo13内の送信チャネルレジスタ5(lと受信チャ
ネルレジスタ503の値を各々同一のチャネル番号に設
定しておく。
次に、チャネル番号を設定する方法の一例につき説明す
る。送信側の一方の端末制御部、例えば、500Aにお
いて、空チャネルを探し、空チャネルが見つかるとその
チャネル番号を送信チャネルレジスタ502に設定する
。処理装置300ではこのレジスタ502に設定され九
チャネル番号を読み込み、それと同じチャネル番号を同
じ端末制御部500ム内の受信チャネルレジス1503
にセットするとともに、他の端末制御部5ooll内の
送信および受信チャネルレジスタ502および503に
もセットする。tた、処理装置300では、端末制御部
500ム内のモードレジスタ504において、受信側は
受信バス1303、 送信側は内部バス1304との!
!続を指示するように、ビット504−2および504
−3を1とするとともに、端末制御部500B内のモー
ドレジスタ504においては、受信側は内部バス130
4、送信側は送信バス1302との接続を指示するよう
にビット504−1および504−4を1にしておく、
これによル、端末制御部500Bの送信部590Bから
の送信情報を第8D図の太線に示すように、送信バス1
302を経由して転送制御部40Gに送プ、また、同様
にモート45号をバス1801を経由して転送制御部4
00に送る。転送制御部40Gでは、バス1301のモ
ード信号がオンすることによシ、送信情報を設定された
番号のチャネルに乗せてループ伝送路1200に送出す
る。このようにしてループ伝送路1200を周回した情
報を転送制御部400で取シ込み、受信バス1303を
介して端末制御部500人の受信部591AK送る。
一方、端末制御部500ムから端末制御部500Bへ情
報を送出する場合、第8D図の太線に示すように、端末
制御部500Aの送信部590人から送信側@を内部バ
ス1304に送p出し、この内部バス130番のデータ
を端末制御部500Bの受信部591Bで受けるように
なっている。
また、図の点線は、上述したと逆の場合の信号の径路を
示している。
す/り制御部600 す/り制御部60Gは、回線交換機能時において接続制
御パケツF領域人のノ(ケラトデータ(以下リンクパケ
ットデータと略す)の送受信処Jlt行うものである。
このリンク制御部6000構成、動作は、パケット交換
機能時におけるデータの送受信を行う装置の構成、動作
と、端末インターフェース以外はほぼ同じである。
#I9図は上記リンク制御部600の構成を示す一実施
例である。
同図において、602,603はレジスタであ〕、前述
の処理装置300からインターフェース部601を介し
て接続制御パケット領域A(以下リンクパケット領域と
略称する)の先頭チャネル番号と終了チャネル番号とが
それぞれ初期設定される。従って例えば第2B図のよう
なフレーム構成の場合、リンク先頭チャネルレジスタ6
02には、チャネル番号5、リンク終了チャネルレジス
タ603にはチャネル番号20の値がセットされること
になる。各レジスタ602,603にチャネル番号を表
わすデータをセットする場合には、各レジスタに予め割
当てられたアドレスを指定するライトセレクト信号WS
と、セットすべきチャネル番号を表わすデータDとをレ
ジスタに印加することによシ実現される。又、各レジス
タ602#603のアドレスを指定するリードセレクト
信号R8が印加されると、各レジスタに格納されている
チャネル番号を表わすデータが、それぞれパンファゲー
ト608,609を介して読み出される。
両レジスタ602,603の出力は、チャネル制御部2
0Gから端末バスを通して送られてくるチャネル番号情
報CHNOと共に、それぞれ−散積出回路604,60
5に7111見られる。−散積出回路604は、レジス
タ602の内容とチャネル番号情報CHNOとが一致し
たときく出力信号を出し、これによシ先頭タイミング回
路606が起動される。このタイミング回路606は、
先頭チャネルにおいてクロックCLKI と同期したタ
イ  、インクに信号5TCHを出力する。一方、−散
積出回路605は、レジスタ605の内容と、チャネル
番号情@CHNOとが一致し九ときに出力信号を出し、
これによシ終了タイ建ング回路607が起動される。こ
のタイミング回路607は、終了チャネルにおいてりa
ツク信号CLKnと同期したタイインクに信号TECH
を出力する。
上記先頭タイインク回路606の起動によ〕、先頭チャ
ネル信号8TCHが端末バスを経由して後述のパケット
制御部70Gに送られ、ノ(ケラトデータの送受信制御
を開始させる。
又、上記終了タインング回路eoro起動によシ同様に
終了チャネル信号TECHが)(ケラト制御部70Gに
送られ、パケット送受信制御を完了させる。
631はチャネル番号CHNOが零のと自出力を出す#
*出回路であハこの出方があるときは一致検出回路60
4,605の出方を禁止している。この回路631が設
けられているのは、リンクパケット領域At−全く指定
しないと自にはレジスタ602,603の内容が0にな
るために、前述の同期領域Xo鑞初のチャネル番号0と
一致が検出され、誤まってタイミング信号8TCH。
TECHが出るのを防止する丸めである。
次にパケットデータの送信動作について説明する。
処理装置300によp送信すべ龜パケットが作成され、
インターフェース部601を経由して送信用QFIFO
バッフアメそり回路(以下FIFOと略称する)612
に順次書き込まれる。この齋自込みは、前述のように、
送信FIFO612に予め割当てらnたアドレス指定す
るライトセレクト信号W8と、パケットデータDを上記
送信PIF0612に印加することによシ実現される。
パケットデータの書込みが完了した後、処理装置300
から、送信要求信号が送出され、これがインターフェー
ス部601を経由して、フリツプフ謬ツブ610に印加
される。このフリツプフーツプの出力Qによシアントゲ
−トロ23が開く。
先頭チャネルレジスタ602の内容と、チャネル番号C
HNOとが一致し、先頭タイζフグ回路606が起動す
ると、その出力が先頭チャネル信号8TCHとして端末
パスに送出されると同時に、上記アンドゲート623に
印加される。このアンドゲート623の論理積出力はオ
アゲート625を介し1、ステータス信号5TAT^ 
として送出される。このステータス信号8TATAはパ
ケット制御部700に送られ、タイミング信号8TCH
との積をしることくよシ送信要求がでていることを知ら
せる。
又、上記先頭タイミング回路606の出力によpフリッ
プフロップ611がセットされ、その出力Qがアンドゲ
ート626および628に加えられる。この結果、端末
バスを経由して送られてくる送信ゲート信号8Gの受信
が可能になる。
一方、パケット制御部700では、リンクパケット領域
人の先頭ビットをみて、空領域であることを確認すると
、送信ゲート信号5G11−送出する。
この送信ゲート信号SGは上記アンドゲート626を通
って、アンドゲート620に印ヵロされる。従って送信
ゲート信号SGがオンの間、クロック信号CLKINが
送信prposizに入シ、このクロックに同期して送
信FIFO612に格納されているパケットデータが7
11次アンドゲート627を通って送出される。この送
出データ8Dは送信パスt−経由して前述の転送制御部
400のモードセレクタ40gに加えられる。又、送信
ゲート信号sGにより送信要求フリップフロップ610
1−13セツトする。これによシ、次の送信要求待ちの
状IIAKなる。
リンク終了チャネルレジスタ603の内容と、チャネル
番号CHNOとが一致すると、前述のようにタイ(ング
回路607は終了チャネル信号TECHを送出する。こ
の終了チャネル信号TECHは端末バスを経由してパケ
ット制御部700に入る。パケット制御部700は後述
するようにパケットデータ転送の完了処理を行匹、送信
ゲート信号8Gをオフとする。これによシ、送信FIF
O612に接続されたグー)620,627が閉じ、リ
ンクパケット領域Aのパケットデータの送信動作を終了
する。
次に、相手のノード装置から送られてくるパケットデ1
−夕の受信動作について説明する。
データを受信するノード装置においても前述と同様に処
理装置300の指示に基すいて、リンクパケット領域A
の先頭チャネルと終了チャネル番号をレジスタ602,
603にそれぞれセットする。上述と同様にセットされ
た先頭チャネル番号と、端末バスを経由して送られてく
るチャネル番号CHNOとが一致すると、先頭チャネル
信号8TCH’iパケツト制御部700に送出する。パ
ケット制御部700は後述するように、宛先アドレスと
自己のノード装置のアドレスとの一致を検出すると受信
ゲート信号BGをオンとする。
上記受信ゲート信号RIGはリンク制御部700のゲー
ト628に加えられ、転送制御部400からoバケツ)
データPAND は受信PIF0613に加えられる。
フリップ7に1ツブ611は先頭チャネルのタイミング
でセットされているので、その出力Qによシアントゲ−
トロ28Fi開いている。
従って受信ゲート信号RGはゲート628を通って〒ノ
ドゲート621に印加される。この受信ゲート信号aG
がオンの期間、タ霧ツク信号CI、に■が受信FIFO
613に入シ、これに同期してパケットデータPAKD
が取ル込まれる。受信PIF0613に格納されたパケ
ットデータは処理装置300によシ絖み出される。っま
シ、この受(IFIFO613のアドレスを指定するリ
ードセレクト信号R8を印加すると、パケットデータは
ゲートバッファ617を介して順次処理装置3o。
に1洸み出される。
一方、受信PIFO613のオーバーフ■−の有無を表
わす信号は、終了タイ建ング回路607の出力と共にア
ンドゲート624に加えられてiる。
終了チャネル信号TECHを送出するタイミングに、受
信PIFO613の格納データがオーバーフ■−状態に
なっていると上記アンドゲート624により出力を生じ
、これがステータス信号5TAT人としてパケット制御
部700に送出される。
リンクパケット領域人(第2B図参照)の終了チャネル
が検出されると、終了タイ建ング回路607の出力信号
によシフリツプフ寵ツブ611がリセットされ、この結
果、ゲート627が閉じ、データ受信処理が完了する。
アンドゲート628の出力がオンからオフになった変化
によシ、ステータスレジスタ615内の1ビツトがオン
にセットされる。処理装置300は、上記ステータスレ
ジスタ615に予め割尚てられたアドレスを指定するリ
ードセレクト信号R8を送出し、そのレジスタ615の
内容をゲートバッファ619を介して読み込むことによ
シ、データ受信の終了を知ることができる。この受信完
了は、割込み処理等によ〕処理装置300に知らせるこ
ともできる。ステータスレジスタ615のリードセレク
ト信号ルSは遅延回路616を介シテ、ソのレジスタ6
15のリセット端子に印加される。従って、レジスタ6
15の内容が読み出された後、自動的にリセットされる
次に、送信ノード装置よシ送出したパケットデータが、
ループ状の共通伝送路を一巡し、再び自己のノード装置
に戻ってきたときに、これを取シ込む処理について説明
する。
パケット制御部70Gは、リンク制御部600から先頭
チャネル信号8TCHt−受信すると、最初のチャネル
の発信アドレスと自己のノード装置のアドレスとの一致
を検出する0両アドレスが一致するということは、受信
したデータが、自己のイード装置から発信したデータが
一巡して戻ってきたものであることを意味する0両アド
レスが一致すると、パケット制御部700は、後述のよ
うに終了ゲート信号TEGt−送出し、これが端末バス
を経由して、リンク制御部60Gに加えられる。
この終了ゲート信号TEGはオアゲート629おヨヒア
ンドグー)630t−通ってアンドゲート622に入る
。このためクロク信号CLKIIが上記アンドゲート6
22を通って送信終了FIFO614に加えられ、転送
制御部400からのパケットデータPAKDが順次送信
終了FXk’0614に取シ込まれる。
後述のようにこの終了ゲート信号TEGは、リンクパケ
ット領域人の全ての期間のあいだオンとなっているので
はなく、少くともアドレス情報のチャネル期間(第2G
図の例ではA、からム、のチャネル期間)だけオフとな
るようにしている。
一方、ステータスゲート信号8’I’ATGはステータ
ス情報のチャネル期間(第2G図の例ではムlのチャネ
ル期間)だけオンとなるようにしている。
従って終了ゲート信号TEGとステータスゲート信号1
!1lTATGのいづれかがオンの期間だけ、パケット
データPAKDを取p込むように!lI21作する送信
終了FIFO614は、人、〜ム、およびム1゜のチャ
ネルのデータを取シ込むことになる。これは送信終了時
に必要な情報だけを選択受信する機能である。もちろん
、上記以外の情報を送信終了FIFO614に取シ込ん
でもよい、処理装置3o。
は送信終了PIF0614に割当てられたアドレスを表
わすリードセレクト信号を送出することにょplこのF
IFO614に格納され九データをバッフアゲート61
8Q通して読み出すことができる。
パケット制#700 パケット制御部70Gは、リンクパケット領域h>よび
パケット交換領域りのパケットデータの送受信に必要な
タイ(ング信号を生成する丸めのものである。説明の便
宜上、以下はリンクパケット領域のデータの送受信の場
合について述べる。
第10図はパケット制御部700の一実施例の回路構成
を示す。
リンク制御部600から送られてくる先頭チャネル信号
8TCHおよび終了チャネル信号TECf(は、パケッ
ト制御部700の先頭タイインク回路701および終了
タイインク回路702にそれぞれ加えられる。このタイ
ζフグ回路701.702は、リンクパケット領域の先
頭チャネルおよび終了チャネルに同期した信号および、
これから任意のチャネル分だけ遅れたタイミング信号を
つくるためのものである。これらのタイインク信号をも
とにして以下説明するデータの送受信に必要なタイミン
グ信号がつくられる。
最初に、パケットデータの送信時の動作について説明す
る。
前述のように、リンク制御部600から送られてくるス
テータス信号8TATムはパケットデータの送信要求を
意味する。この要求があった場合、パケット制御部70
Gは空パケツト領域の/S/ト動作を開始する。
まず、リンクパケット領域ムの先頭チャネルム・の空塞
表示ビットAe@(第2F図、第2G図参照)、つ11
)アイドル信号IDLEの内容をチェックする。アイド
ル信号IDLEがオン(又は°1″)のと讃は、リンク
パケット領域が空いていることを示し、オフ(@O“)
のと禽は、塞がっていることを示す、アイドル信号ID
LEがオフのと自は、アンドゲート713は閉じており
、送信動作は開始されないで、再び先頭チャネルがくる
まで待つ。
アイドル信号IDLEがオンである場合には、アンドゲ
ート713の出力によシ送信ツリップフ訪ツブ705が
セットされ、その出力Qが送信ゲート信号8Gとしてリ
ンク制御部600に送出される。リンク制御部600は
この送信ゲート信号8Gを受けとると前述のように送信
PIFO612の格納データを順次、転送制御部400
に送出する。同時に!:紀フリツプフーツプ705の出
力Qはオアグー 720を通り、モードセレクト信号M
O1)8ELとして転送制御部400に加えられる。
転送制御部4−10はモードセレクト信号MOD8EL
が入ると、リンク制御部600よシ送られてくる送信デ
ータ8Dな送出する。
又、上記アリツブフロップ705の出力Qは、オアゲー
ト719を介し、ビジーオン信号BU8YONとして転
送制御部400に送出される。
この信号は転送制御部40Gにおけるビジー制御回路4
0γに印加され、リンクパケット領域人の空塞表示ピッ
) AI、を塞表示にする。
一方、先頭タイインク回路701から発生する先頭チャ
ネル人参と同期した信号をチェックリセット信号BCC
R8Tとして転送制御部400に送出する゛。この信号
BCCル8TKよ〕転送制御部400におけるブロック
チェックレジスタの内容BCCkIが零に初期設定され
る。
一方、その次のタイiングの信号によシフリツプフ四ツ
ブ703がセットされ、その出力Qがチェック動作信号
BCCACTとして転送制御部400に送出される。こ
の信号BCCACTが入ると、転送制御部400のプ諺
ツクチェック演算器415の出力をブロックチェックレ
ジスタ416に順次設定させる動作が開始される。
その後、りンクパケット領域ムの終了を矧らせる終了チ
ャネル信号TECHがリンク制御部60Gから送られて
くると、終了タイインク回路702が起動される。この
回路702はデータ領域の後のチェックバイト(第2G
図のチャネルム14)を転送すべ自タインング信号を作
成し、これをアンドゲート718t−介してプ謬ツクチ
ェックセレクト信号BCC8ELとして転送制御部40
Gに送出する。この信号BCC8ELが入るとプ胃ツク
チェックセレクタ414はチェックの演算結果を格納し
たブロックチェックレジスタ416の内容をリンクパケ
ット領域ムのチェックコードのチャネル人8.(第2G
図参照)にのせて共通伝送路に送出する。又、終了タイ
イング回路702からのタイミング信号によp送信フリ
ツプフ四ツブ705がリセットされ、その出力Qがオフ
となるため、送信ゲート信号8G、ビジーオン信号に3
08YONおよびモードセレクト信号MOD8ELが全
てオフとな)、送信動作が終了する。
次に発信ノード装置から送出したりンクパケットデータ
がループ伝送路を一巡し、自己のノード装置に戻ってl
!九九時動作について説明する。
送信時と同様に、りンク制御部60Gから端末パスを経
由して先頭チャネル信号8TCHがパケット制御部70
0の先頭タイζフグ回路701に入り、この回路701
が起動する。又、転送制御部40Gの受信Vジスタ40
3の出力であるアドレス信号ADD&がパケット制御部
700の一致検出回路71Gに入る。−散積出回路71
0は、リンクパケット領域人の最初のチャネルA・のタ
イミングで、アドレス信号ADDRと、アドレス発生器
711から発生する自己のノード装置のアドレス信号と
が一致するかどうか検出する。
本実施例では第2G図からも明らかなように、先頭チャ
ネルA0に発信ノードアドレスが割当てられているから
、このチャネル人、のアドレスと、アドレス発生器71
1のアドレスとが一致するということは、自己のノード
装置から送出し九ノ(ケラトデータがループ伝送路を一
巡して戻ってきたことを意味する。従ってこの時は、受
信したデータを自己のノード装置にとシ込み、送信終了
の処理をする。
まず、上紀両アドレスが一致すると、アンドグー)71
4の出力によシ送信終了ツリツブフロップ706がセッ
トされる。このツリツブフロップ70gの出力Qは、オ
アゲート721を通)、ビジーオフ信号BUI9YOF
Fとして転送制御部400のビジー制御回路407に加
えられる。ビジー制御回路407は、リンクパケット領
域人の先頭ビットA・・を°O”(空表示)とし、他の
ノード装置が上記パケット領域Aを使用できるようにす
る。
一方、タイイング回路701は、リンクパケット領域人
のアドレス情@(人0〜人、のチャネル)が転送制御部
400からリンク制御部60Gに送出されるタイミング
に終了アリツプフーツプ707をオンとするようなタイ
ンング信号をつ〈シ、このタイイング信号を707のセ
ット端子8およびリセット端子Bに印加する。またステ
ータスノ(イト(チャネルA11の情報)が転送制御部
400からリンク制御部600に送出されるタイ(ング
にステータスフリップフロップ708t−オンとするよ
うなタイミング信号を、フリツプフーツプ723、アン
ドゲート716等によシつくり、これを708のセット
端子8およびリセット端子凡に印加する。
そして上記両フリツプフ■ツブ707.708の出力が
それぞれ終了ゲート信号T E G、ステータスゲート
信号8TATGとしてリンク制御部600に送出される
リンク制御部60Gでは前述のように上記ゲート信号T
EGおよび8TA’i’Gがオンの期間、つまシ、チャ
ネルA、〜A、および人8.の情報を送信終了FIFO
に取シ込むように動作する。
なお、上述のように7リツプツロツプ707゜708を
所定の期間だけオンとするようなタイイング信号をつく
ることは、タインング回路701゜702としてカウン
タ、或いはシフトレジスタを用いることによシ容易に実
現することができる。
次に発信ノード装置から送られてくるパケットデータを
受信する場合の動作について説明する。
本実施例ではリンクパケット領域人の第3チヤネル人、
(szG図参照)に宛先ノードアドレスが入っているの
で、データを受信する場合は、チャネル人、のアドレス
情報と、自己のノード装置のアドレスとの一致を検出し
なければならない。
このためにまず、タイ叱ング回路701は、上記チャネ
ル人、と同期するタイイング信号をりくり、これをアン
トゲ−)717に印加する。
一方、転送制御部400よシ送られてくるアドレス信号
ADDRと自己のノード装置のアドレスとが一致検出回
路710で比較され、上記チャネル人、のタインングで
両アドレスが一致すると、その出力がアンドゲート71
7を通って受信フリップフロップ709のセラ)4子に
印加される。
上記のタイ(ングで両アドレスが一致することは、送ら
れてきたパケットデータが自己のノード装置光の情報で
あることを意味する。従って受信動作を開始するために
パケット制御部70Gはリンク制御部600に対し、フ
リップフ胃ツブ709の出力Qを受信ゲート信号RGと
して送出する。
ここで問題となるのは、各ノード装置がパケットデータ
を受信すべきか否か判明するのは、N3チャネルの宛先
ノードアドレス情報を受信し死時点であるが、受信すべ
きと判定された場合には、第1チヤネルA・の発信元ノ
ードアドレスと第2チャネルA、の発信元端末アドレス
も取プ込む必要があるという点である。このために、第
1、第2チヤネルム・、A、の情報も一時的に蓄積して
おく必要がある。前述の転送制御部400のFIFOメ
モリ409はパケットデータを2チャネル分遅延させる
ために用いられており、これによシ第1チャネル人、か
らのデータの受信を可能にしている。りまシ、パケット
制御部700より、受信ゲート信号KGがリンク制御部
600に入ると、これに同期して転送制御部400よシ
第1チャネルA・よシ第16チヤネルA1.がパケット
データPAKDとしてリンク制御部600に入シ、受信
FIFO613にとり込まれることになる。
一方、タイイング回路702は、リンクパケット領域ム
のステータスバイスのチャネル人1.と同期したタイイ
ング信号をつくシ、これをアントゲ−)722に印原す
る。受信フリップ7WIツブ709がオンになった後、
上記チャネルAIIのタイミングでアンドゲート722
が開き、その出力がステータスセレクト信号aTAT8
ELとして転送制御部40Gに送出される。@過制御部
400では、ステータスセレクト信号8TATSELを
受信すると、受信状況を示すステータス情1i19TA
TBを上記チャネル人lにのせてパケットデータを受信
レジスタ404に送出する。上記ステータス信号8TA
TBは第10図から分かるように別のステータス信号a
TATムと、終了チャネル信号TECHとの論理積出力
を遅延回路704にょシ所定時間遅延させることによっ
てつくられる。又、ステータス信号8TATAは第9図
から分かるように% TECHと論理積をとる場合受信
pxp。
613がオーバーフI−したかどうかの状況を表わして
いる。
以上の説明はリンクパケット領域ムのデータの送受信の
場合のタイイング制御について述べたが、パケット交換
領域のデータの送受信の場合も全く同様であるのでその
説明は省略する。
パケットインタフェースsso。
パケットインターフェース部80Gはパケット化装置1
100と他の装置とのインターフェースを構成するもの
でパケット交換領域D(第2C図、第2D図参照)Ks
Pけるデータの送受信制御を行う、このインターフェー
ス部8ooの構成、動作は、リンク制御部600(第9
図参照)のそれと略同−であるので異る部分についての
み以下iJ!1.明する。
gl1図はパケットインターフェース部SOOにおける
フレーム構成制御部を示したもので、他の部分は第9図
と同じである。
パケット交換領域りは第2C図から明らかなように本実
施例の場合、最大福領域をフレーム内に設定することが
可能である。従って先頭チャネルレジスタおよび終了チ
ャネルレジスタを各々4組用意する必要がある。そこで
、ここでは4語のレジスタファイルメモリ822を用い
ている。先頭チャネル部分810と終了チャネル部分8
200構成は同じであ夛、ここでは代表例として先頭チ
ャネルレジスタ部分810の説明を行う。
411のパケット交換領域の各先頭チャネル番号を若い
順番から順次レジスタファイルメモリ822に初期設定
する。この設定は処理装置から、メモリ822のアドレ
スを指定するライトセレクト信号WSと、各先頭チャネ
ル番号を示すデータDを送出することによシ実現される
。処理装置300からの信号はインターフェース部80
1を介しデコーダ811に入シ、ここで解読された後、
レジスタファイルメモリ822にセットされる。最大分
割数41で領域分割を行わないときは、残りのレジスタ
内容をOにしておく。
上記デコーダ811にはチャネル制御部200から送出
されるノードアクト信号N0DEACTが印加されてお
り、これがオフの時だけチャネルレジスタ番号の続出し
、書き込みが可能になる。このノードアクト信号MOD
EACTは前述のようにノード装置を動作させたり、或
いはその動作を停止させる制御を行うために用いられる
上記レジスタファイルメモリ822の内容を読み出すと
きには、処理装置30Gからリードセレクト信号R8が
送出され、これがアクセスセレクタ826に印加される
。このアクセスセレクタ826はノードアクト信号N0
DEACTがオフのときだけ、リードセレクト信号R8
をセレクタ823に加える。メモリ822よH!l!み
出され九データはセレクタ823、バッファゲート82
7を経由して処理装置300に入る。
初期設定が終了した後、ノードアクト信号N0DEAC
Tがオンされ、パケットデータの送受信の制御が開始さ
れる。
まず、チャネル制御部200よシ送られてくるチャネル
番号を表わす信号CHNOが零検出回路825にカロえ
られる。この零検出回路825は、チャネル番号が零で
あることを噴出すると一致検出回路824の出力を禁止
する。これは前にも述べたように、パケット領域を全く
指定しないと自にはレジスタファイルメモリ822の内
容は10”になっておシ、同期領域のチャネル番号0の
タイミングに一致検出回路824が出力を出してしまう
ことを防ぐためである。
一方、零検出回路825の出力は、アクセスカウンタ8
28のリセット端子に入シ、カウンタ828の内容をリ
セットする。つまり、アクセスカウンタ828はフレー
ムの同期領域Xの期間は0の状態を維持する。このアク
セスカウンタ828の内容はアクセスセレクタ826に
加えられる。
アクセスセレクタ826にはオン状態のノードアクト信
号N0DEACTが印加されているので、アドレスカウ
ンタ828から入った信号(”0’)をそのまま出力す
る。このアクセスセレクタ826の出力はセレクタ82
3に加えられ、レジスタファイルメモリ822の選択信
号となる。従ってこのレジスタファイルメモリ822の
第OwI目が読み出され、−散積出回路824の一方の
入力に印加される。他方の入力にはチャネル番号信号C
)iNoが印加されている。両人力信号が一致すると一
致検出回路824の出力によシ先頭タイイング回路80
2が起動され、それ以後の動作はリンク制御部600の
動作と同じである。
タイイング回路802の出力によシアクセスカウンタ8
28の値がカウントアツプされ、′11となる。従って
今度はレジスタファイルメそり822の第1語口が読み
出され、2番目のパケット交換領域の先頭チャネルを検
出する準備に入る。
以上は先頭チャネルの検出についての説明であるが、終
了チャネルについても全く同様であり、その詳細につい
ては省略する。
フレーム生成制御部900 フレーム生成制御部900の構成の一実施例を、第12
図を参照して説明する。
このフレーム生成制御部900はループ状の共通伝送路
に接続され九ノード装置のうちの1つのノード装置(こ
れをフレーム制御ノード装置と称する)に設けられるも
のであり、第7図の転送制御部400の送受信部400
人と転送部400Bとの間に接続される。
送信り謬ツク発振器901は、本発明データ通信システ
ムにおける伝送り誼ツクの原発振器となるものであシ、
フレーム制御ノード装置だけは、送受信部の送信クロッ
クとして、上記送信り■ツク発振器901の出力を用い
る。
上記送信クロック発振器901の出力/くルスはまず、
10進り四ツクカウンタ902に印加される。10進の
り■ツクカウンタを用いるのは、本発明の実施例では1
チヤネルが10ビツトよ〕構成されているためである。
このり曹ツクカウンタ902の出力は更に1り四ツクデ
コーダ903に印加され、ここでフレーム制御ノード装
置置内で用いるり訪ツク信号CLK、l  CLK、l
と、後述する同期回路906およびフレームメモリ91
2のアクセス用のタイミング信号が生成される。上記ク
ロック信号CLKol、lは、通常のノード装置におけ
るり曹ツク信号CLKl、lと同様に例えば1チヤネル
の10ビツトのうち、0ビツトから1ビツトのあいだ、
および5ビツトから6ビツトのあいだでそれぞれ°l″
、それ以外で°01となるようなりロックである。
一方、転送制御部40Gの受信器401で生成されたタ
イミング信号に基ずいてフレーム同期部100でつくら
れるり諺ツク信号CLKI、l[および受信レジスタ4
03から送信される信号RRは、受信クロックに同期し
ておシ、前述の送信り曹ツク発振器901の出力とは非
同期である。従って本フレーム生成制御部では、上記の
り四ツク信号CLK)、l、ルR信号等をとシ込み、送
信り曹ツクCLK、i、l と位相合わせを行っている
この位相合わせのために、まず同期回路906に、フレ
ーム同期部100からのクロック信号CLK)、lとり
勘ツクデコーダ903からの信播が印加され、ここで受
信り四ツクCLKl、l[の立上シの前後のタイミング
と、送信クロックCLK、l の立上りの前後のタイミ
ングとを避けた適尚なタイミングに発生する信号がつく
られる。
一方、受信りUツクCLKIおよびチャネルアクト信号
CHACTはアンドゲート930に印加され、このゲー
ト930の出力が受信チャネルカウンタ908に加えら
れる。これによシ、受信チャネルカウンタ908が所定
のチャネル数をカウントするとデコー907がこれを解
読し、エンドチャネル信号BNf)CHを発生する。
受信チャネルカウンタ9G80計数値および受信レジス
タ403の内容RRは同期回路906の出力タイミング
で、それぞれ同期バッファレジスタ909および917
にセットされる。
更に、上記バッファレジスタ909および917に格納
された内容は、送信クロックCLK・Iのタイミングで
それぞれ受信レジスタ910および918にセットされ
る。
前記クロックデコーダ903は送信り胃ツクCLK、l
の立下シから、CLK、l の立下シまでオンとする信
号、つま少1チャネルの1/2の時間だけオンとなる信
号をつ<シ、これがアドレスセレクタ911およびライ
トゲート914に加えられる。これKよシ、アドレスセ
レクタ911は2つの入力のうち受信レジスタ910の
出力をR択してフレームメモリのアドレス入力端子91
2に加える。同時にライトゲート914が開いて受信レ
ジスタ918の出力がフレームメモリ912の入力デー
タ端子に入る。従ってフレームメモリ912には、受信
チャネルレジスタ91Gの示すアドレスに、受信レジス
タ918の内容が書き込まれることになる。
上記フレームメモリ912は1語を10ビツトとし、1
フレームの総チャネル数と等しい語数の情報を格納でき
る容量を有する。換言すれば、!フレーム分の全情報を
格納できる容量を有する。
lチャネル内の他の1/2の時間、つtb送信クりック
CL K、 lの立下シから、CLK・■の立下シのあ
いだは、上記アドレスセレクタ911は2つの入力のう
ちチャネルカウンタ904の出力を選択してフレームメ
モり912のアドレス入力端子に加える。上記チャネル
カウンタ904には送信り謬ツクCLK、llが印加さ
れてお9、送信用のチャネル数を計数している。上記フ
レームメモ13912から、チャネルカウンタ909の
値が示すアトVスO+v1報が読み出され、送信クロッ
クCLKゆ■の立上シのタインングで送信レジスタ91
3にセットされる。
上述のチャネルカウンタ904の計数値が所定値(最終
チャネル番号)に達すると、デコーダ905の出力によ
シその値がリセットされる。
一方、上記送信レジスタ91Bに読み出された情報は、
同期パターン発生器915の出力とともに、送信セレク
タ916に加えられる。送信セレフタ916は、チャネ
ルカウンタ904が同期領域(本実施例では0チヤネル
〜3チヤネル)を示しているときには同期パターン発生
器915の出力を送出し、その他の領域を示していると
自には送信レジスタ913の内容を送出する。この送信
セレクタ916の出力8Bは転送制御部400゜転送部
に送出される。すなわち、受信レジスタ403によシ受
信された情報RRが、上述の動作によシ送信り誼ツクの
タイイングに位相合わせされた後、転送部に送出される
ことになる。
フレーム生成制御部90Gは、上述の位相合わせの機能
の他に、異常監視機能を有する。すなわち全チャネルの
空塞表示ビットが全て塞表示を示している状態が一定時
間以上連続し九場合には、システムに異常があるものと
判断し、空塞表示ビットを強制的に空表示に5える機能
である。
この機能は、第12図の回路のうち、919〜929の
構成要素によって実現される。
以下の説明では、上述の異常監視機能を、回線 1交換
領域における異常検出と、パケット交換領域における異
常検出とに分けて述べる。
回線交換領域B(、ll5eB図参照)のタインフグ検
出は、チャネル制御部200において行われ、回線交換
領域Bの期間中オンとなる回線ゲート信号LINGが送
出される。この回線ゲート信号はり曹ツク信号CLKH
とともにアンドゲート923に入り、その出力が遅延型
フリップフロップ919のC端子に加えられる。一方、
送信レジスタ913に読み出された1チヤネル分の情報
のビジービット、つまシ先頭ビットの情報が上記フリッ
プフロップ919のD端子に加えられる。?、の結果ビ
ジービットがオンであればフリップフロップ91Gがセ
ットされ、その出力Qがアンドゲート925に印加され
、回線ゲート信号LINGがオフとなったと自ゲート9
25を通ってビジーカウンタ921に入る。こうして、
1フレームの全チャネルの先頭ビットがオンの状態が何
フレームか続くと、上記ビジーカウンタ921の内容が
そのフレーム数だけカウントアツプされていく、もし1
ツレームの中に1チヤネルでも空表示のチャネルがある
と、フリップフロップ919がオフとなり、その出力Q
によシビジーカウンタ921がリセットされる。ビジー
カウンタ921はその計数値が所定値を超えたとき、つ
まシ、全チャネルビジーの状態が所定値の数のフレーム
分続い友場合に出力を出す、この出力信号は回線ゲート
信号LINGとともにアンドゲート927に加えられ、
そのグー)927の出力がオアゲート929を介して送
信セレクタに入る。これによ〕、全チャネルビジーのフ
レームが所定フレーム続いた場合のみ送信セレクタ91
6より送出される情報のうち回線交換領域のビジービッ
トを強制的にオフにすることができる。
次にパケット交換領域の異常検出について説明する。
パケット交換領域の先頭チャネル信号8TCHは、クロ
ック信号CLKIとと4にアンドゲート924に入り、
その出力が遅延型フリップフロップ9201Z)C端子
に加えられる。このフリップフロップ92 ooI)端
子には前記と同様に、各チャネルの先頭ビットの情報が
加えられる。フリップフロップ92Gは、先頭チャネル
信号8TC)Iのタイ貞ングにビジービットがオンであ
ればセットされ、その出力Qが1°となる。出力見が°
l。
の場合、アンドゲート926は終了チャネル信号TEC
Hのタインングで出力を生じ、これがビジーカウンタ9
22に入る。もし、17レームのチャネルの中に、1チ
ヤネルでも空表示のチャネルがあると7リツプフ謬ツブ
920Fiリセツトされ、その出力見によ)ビジーカウ
ンタ922の値もリセットされる。全チャネルビジー〇
状−が何フレームか続自、カウンタ922の計数値が所
定値を超えると、先頭チャネルのタイ々ングで、アンド
ゲート928からビジーオフ信号が出され、これが送信
セレクタ916に入る。これにより送信セレクタ916
から送出されるパケット交換領域のビジービットが強制
的にオフされる。
以上説明した本発明方式によれば、誤ってノード装置が
、チャネルの塞表示を消し忘れたり、ノード装置の障害
により消せなかつれとき、強制的に空表示にできるとい
う実用的な効果が得られる。
上述した実施例においては、データ8ビツト+データ有
効性表示ビット+チャネル空塞表示ビットの計10ビッ
トで1チヤネルを構成した場合(以下10ビット方式と
略す。)について述べてきた。
しかし次に示す様な端末のみを接続する場合、1チヤネ
ルは8ビツトで充分である。
(1)音声(電話)情報7ピツ)PCM+チャネル空塞
表示ビット (2)データ6ビツト+データ有効表示ピット+チャネ
ル空−表示ビット (3)パケットは先頭1チヤネル目の1ビツトのみをパ
ケット全体の空塞表示に用い、そのチャネルのデータ部
は7ビツトとする。2チヤネル目以降は8ビット全部を
データとして使用できる。
(1)〜(3)の方法で1チヤネルを8ビツトで構成す
る方法を以下8ビット方式と略す、第13図に10ビッ
ト方式と8ビット方式による1チヤネルのビットの割シ
付けを示す0図において、Bはチャネル空塞表示ビット
、人はデータ有効表示ビット、マは使用してないビット
を示している。
本実施例で今まで述べてきた方法は、8ビット方式を採
用しても本質的な変更なしに適用可能である。
以下に、本実施例において10ビット方式、8ビット方
式を切換えて使用することによシ、一種胡のハードウェ
アで実現するための切換手段について説明する。
10ビット方式を採用するか8ビット方式を採用するか
は、第1図に示すネットワークシステムにどのような端
末が#、絖されるかによって決足される。システムの立
ち上げ時にスイッチまたは処理装置300からの信号に
よってどちらの方式かを定める。
上述した、10ビツト方式と8ビット方式との切換を実
現するには笥4図の7レ一五同期部を次のように変更す
る。
同期バタン発生器101、一致回路1o2、同期カウン
タ106、デコーダ1o7、夕日ツクカウンタ114、
デコーダ115を、既存の10ビツト用とは別に8ビツ
ト用のものを新たに設け、8ビツト/10ビツト切換信
号(以下信号0CTETと称略す。)によシ、切シ換え
る。信号0CTETは、システムの立ち上げ時に、スイ
ッチまたは処理装置300から得られる。デコーダ11
5の出力クロック1ぎ号CLKIrは、8ビット方式の
場合には、クロックカウンタ114の値が4.5になる
時にIKなる信号である。
あるいは、8ピット方式にも10ビット方式にも共相で
きる回路方式をとることによシ、たとえば1司期カクン
タ106、クロックカウンタ114をそれぞれ1つにし
て信号0CTETのオン、オフにより8ビツト710ビ
ツトいずれの動作も行なわせることができるようKする
ことも可能である。
さらに、第4図に示す回路全体を8ビット方式用に別個
に設けるようにしてもよい。
第14図は8ビツト710ビツト切換機能を追加した転
送制御部の一実施例を示す。
以下、8ピット方式の場合の動作を説明する。
シフトレジスタ402からクロック信号CLKIのタイ
2ングで受信レジスタ403にと夛こまれ九8ビットデ
ータのうち、空塞表示ビットAO2は10ビット方式時
の空塞表示ピッ)AOOと共にセレクタ1400に入る
。信号0CTETがオンの場合、ビットAO2がA00
′として出力される。つまり、8ビツト方式でも10ビ
ット方式でもビット人00′としては、そのチャネルの
空塞表示ビットがあられれることになる。
ビジー得j@回路407に与えられる信号BUSYON
、BUSYOF’F  によシリセットまたはリセット
されるか、あるいは全く変化しなかった空塞表示ビット
AOO’は送信レジスタ412にクロック備考CLKI
のタイミングでとりかこまれた後、セレクタ1401に
、8ビツト方式時の空塞表示ビットAO2と共に入る。
セレクタ1401は信号0CTET(31号がオンであ
り、かつ)(ケラトの2チヤネル目以降でない時はビッ
トA00′をAO2’として出力する。この)(ケラト
の2チヤネル目以降でないことを示す信号としては、第
10図の先頭タイミング回路)01かち得られる2チヤ
ネル目を表わす信号CHN2を反転したものを使ってい
る。丙号0CTETがオフ、すなわち10ビット方式時
と、8ビツト方式時におけるノシケットの2チヤネル目
以降は、ビットAO2“をAO2”としてそのまま出力
する。8ビツト方式時に、パグットの2チヤネル以降は
ピッ)AO2“全そのままAO2#とじて通させるのは
、2チヤネル目以降はデータを8ビツト分確保するため
である。
結局、二つのセレクタ1400と1401を追加して8
ビツト時に用いることKよシ、転送制御部におけるビジ
ー制御、送受信データ等の処理は8ピツ)/1010ビ
ツト方違いに無関係に同じものでよいことになる。
空塞情報ピッ)AO2’がのった8ビツト信号は、チェ
ックセレクタ414を通って送信レジスタ413にクロ
ック1M号CLKmのタイミングでとりこまれる。8ビ
ツト方式の場合、10ビット方式用に用意しである10
ビツトシフトレジスタ413の途中の8ビツト目の端子
から直列出力をとり出す、セレクタ1402は信号0C
TETがオンの時、送信シフトレジスタ413の8ビツ
ト目の出力が選ばれてセレクタ1402の出力となシ、
第7図の送信器418に送られる。信号0CTETがオ
フの時、10ビツト目の出力が選ばれて同、尿に送信器
418に送られる。
第15図は、8ビツト/10ビツト切換機能を持った端
末制御部の一部の購成例を示したもので第8A図に付加
される部分を示しておる。
まず、端末装置からデータを送信する場合、セレクタ1
500は信号QCTETがオンの時、第8A図の信号8
REQによリセットされたフリップ70ツブ516から
の出力信号5DOIを、8ビツト方式時のデータ有効表
示ビット5DO3’として出力させる働きをする。この
セレクタ1500によシ、端末装置は8ピツト/10ビ
ツトに拘らずデータ有効表示信号を信号5REQとして
出力すれば、その時に用いられている方式に応じたビッ
トの位置にデータ有効表示信号が出力される。
次に端末装置がデータを受信する場合、受信セレクタ5
20により選択された1M号RDまたはINDのうち、
8ビツト方式時のデータ有効表示ビットRDO3が、セ
レクタ1501により、ビット几DOI’ として出力
される。これにより、】場末’Ak@は8ビツト/10
ビツトの方式に拘らずRDOI’を検出すれば、データ
の有効性を知ることができる。
結局、セレクタ1500.1501を用いることによシ
、端末装置は、8ビツト710ビツトいずれの場合でも
同じビット位置にデータ有効表示18号を入出力できる
ことになる。
【図面の簡単な説明】
第1図は本発明方式の全体のシステム構成を説明するた
めの略図、第2A図、第2B図、第2C図、第2D図、
第2E図、第2F図、第2G図、第2H図、第2J図は
本発明方式におけるフレーム構成を説明する丸めの略図
、第2■図は本発明方式の回線交換機能時の動作を説明
する丸めの説明図、第3A図、第3B図は本発明方式に
おけるノード装置の一実施例を示す構成図、第4図は本
発明方式におけるフレーム同期部の一実施例を示す構成
図、第5A図、第5B図は本発明方式におけるチャネル
制御部の一実施例を示す構成図、第6図は本発明におけ
る処理装置部の一実施例を示す構成図、第7図は本発明
方式における転送制御部の一実施例を示す構成図、第8
A図、第8B図、第8C図、第8D図は本発明方式にお
ける端末制御部の一実施例を示す構成図、第9図は本発
明方式におけるリンク制御部の一実施例を示す構成図、
第10図は本発明方式におけるパケット制御部の一実施
例を示す構成図、第11図は本発明方式に弐におけるパ
ケット制御部の一実施例を示す構成図、第12図は本発
明方式におけるフレーム生成制御部の一実施例を示す構
成図、第13図〜第15図は本発明方式において、10
ビット方式78ビット方式切換機能を付加した場合を示
すもので、第13図は、10ビット方式と8ピット方式
におけるチャネルのビットの割り付けの例を示す説明@
1s14図は転送制御部の一実施例を示す構成図、第1
5図は端末制御部の一実施例を示す構成図である。

Claims (1)

  1. 【特許請求の範囲】 1、共通の信号伝送路と、骸伝送路に接続された複数個
    の通信ノード装置とを有し、上記ノード装置の少くとも
    1つは、一定周期で多数のチャネルを繰返して生成伝送
    する手段を含み、各ノード装置は上記チャネルを通して
    データ通信を行う方式において、上記チャネルは、少く
    ともデータ通信のための情報ビット列と、該チャネルの
    空塞状態を表わす空塞表示ビットとを有し上記ノード装
    置の少くとも1つは、任意の連続した複数のチャネルの
    空塞表示ビットが全て塞表示になったことを検出する手
    段を含み、その検出出力より異常状態を検知するようK
    したことを特徴とするデータ通信方式。 2、第1項の方式において、連続した複数チャネルの空
    塞表示ビットが全て塞表示になった状態が複数周期継続
    したときに、チャネルの空塞表示ビットを強制的に空表
    示にすることを特徴とするデータ通信方式。
JP56119067A 1981-07-31 1981-07-31 デ−タ通信方式 Pending JPS5821943A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56119067A JPS5821943A (ja) 1981-07-31 1981-07-31 デ−タ通信方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56119067A JPS5821943A (ja) 1981-07-31 1981-07-31 デ−タ通信方式

Publications (1)

Publication Number Publication Date
JPS5821943A true JPS5821943A (ja) 1983-02-09

Family

ID=14752069

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56119067A Pending JPS5821943A (ja) 1981-07-31 1981-07-31 デ−タ通信方式

Country Status (1)

Country Link
JP (1) JPS5821943A (ja)

Similar Documents

Publication Publication Date Title
US4380063A (en) Flow control mechanism for block switching nodes
US4429405A (en) Method of transmitting information between stations attached to a unidirectional transmission ring
EP0192795B1 (en) Communication system comprising overlayed multiple-access transmission networks
US3633169A (en) Demand access digital-communications system
US4396983A (en) Distributed data processing system having several local system and communication modules for use in such data processing system
US5351043A (en) Queueing protocol
US5081622A (en) Method and apparatus for distributed queue multiple access in a communication system
US5295012A (en) Ring-type communication network
US4860006A (en) Heartbeat collision avoidance method and circuit
US5140587A (en) Broadband ring communication system and access control method
US4566095A (en) Time division multiplex switching network permitting communications between one or several calling parties and one or several called parties
JPS598105B2 (ja) 遠隔プロセッサの初期設定方式
CA1207416A (en) Distributed variable-band switching system for speech and data
US5210750A (en) Method and apparatus for distributed queue multiple access in a communication system
JPS60501487A (ja) デ−タル−プにおけるデ−タ伝送方法及び装置
US4855995A (en) Method and system for data transmission
CA1270960A (en) Non coded information and companion data switching mechanism
JPS5821943A (ja) デ−タ通信方式
EP0241622B1 (en) An efficient transmission mechanism integrating data and non coded information
JPS5821946A (ja) デ−タ通信方式
JPH0417517B2 (ja)
JP3996304B2 (ja) 非同期データ通信方法,非同期データ通信装置,及び非同期データ通信システム
JPS5821940A (ja) デ−タ通信方式
JPS5821941A (ja) デ−タ通信方式
JPS5821942A (ja) デ−タ通信方式