JPH03226080A - キャラクタジェネレータ回路 - Google Patents

キャラクタジェネレータ回路

Info

Publication number
JPH03226080A
JPH03226080A JP2021255A JP2125590A JPH03226080A JP H03226080 A JPH03226080 A JP H03226080A JP 2021255 A JP2021255 A JP 2021255A JP 2125590 A JP2125590 A JP 2125590A JP H03226080 A JPH03226080 A JP H03226080A
Authority
JP
Japan
Prior art keywords
signal
character
display
circuit
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021255A
Other languages
English (en)
Inventor
Katsuto Minazu
水津 勝登
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba AVE Co Ltd
Original Assignee
Toshiba Corp
Toshiba Audio Video Engineering Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Audio Video Engineering Co Ltd filed Critical Toshiba Corp
Priority to JP2021255A priority Critical patent/JPH03226080A/ja
Publication of JPH03226080A publication Critical patent/JPH03226080A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Color Television Systems (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Studio Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [発明の目的] (産業上の利用分野) 本発明は、例えばテレビジョン受像機の画面に、チャン
ネル番号、音量等を示すキャラクタを表示するキャラク
タジェネレータ回路に関する。
(従来の技術) テレビジョン受像機やCRTデイスプレィ等の表示装置
では、その画面上にチャンネル番号、音か等の動作情報
を示すキャラクタを表示させるために、キャラクタRO
Mを内蔵している。このキャラクタROMは以下の構成
から成るキャラクタジェネレータ回路によって、表示指
令に基づくキャラクタを出力している。
第3図は従来のキャラクタジェネレータ回路の構成を示
すブロック図である。
第3図において、入力端子1及び入力端子2には、テレ
ビジョン受像機の偏向用信号から形成した水平同期パル
ス信号(以下、1−10信号という)及び垂直同期パル
ス信号(以下、VD信号という)が供給される。HD信
号は、発振回路3に位相同期用として供給されており、
発振回路3は、)−ID信号による水平走査に同期し発
振し基準クロックを発生する。発振周波数は、外部端子
4.5に接続された図示しない発振子で規定される周波
数である。基準クロック信号は水平位置カウンタ6に供
給される。水平位置カウンタ6では、HDfffi号に
同期して上記基準クロック信号をカウントし、カウント
値を水平位置デコーダ7に与える。水平位置デコーダ7
はキャラクタを表示ずべき水平位置を指定している。
また、HD信号とVD信号は、垂直位置カウンタ8に入
力されている。垂直位置カウンタ8はVD信号に基づく
垂直走査開始からHD (、L号をカウントし、カウン
ト値を垂直位置デコーダ9に与える。この垂直位置デコ
ーダ9によりキャラクタを表示する垂直位置が指定され
る。
水平位置デコーダ7及び垂直位置デコーダ9からの表示
位置信号は、オンスクリーン文字発生制御回路(以下、
O8D制御回路という)10に与えられる。O8D制御
回路10はリモコンハンドセット等のキー人力手段から
の信号によって動作し、キャラクタ情報の表示極性切換
え、表示イネーブル、表示デイセーブルの制御を行う制
御信号11、後述づる表示データ制御回路14でのマト
リクス処理に必要な制御信号18及び上記各表示位置信
号に応じたキャラクタを読出すアドレス信号19を出力
づる。
アドレス信号19は、データメモリ11に供給され、デ
ータメモリ11に書込まれている表示位置に対応したキ
ャラクタ読出データをアクセスする。これにより、デー
タメモリ11から水平及び垂直位置デコーダ7.9で指
定した位置に表示されるキャラクタの読出データ20及
びその表示色を指示するる色データ13が出力される。
キャラクタ読出データ20はキャラクタROν112に
アドレス信号として供給され、キャラクタROM12は
指定されたキャラクタデータ21を出力する。
キャラクタデータ21はパターン化されている。キャラ
クタデータ21と着色データ13は表示データ制御回路
14に供給される。表示データ制御回路14では、キャ
ラクタデータ21及び着色データ13をマトリクス処理
してパルス信号形式のR,G、B信号及びY信号を出力
覆る。こうして形成されたR9G、B信号及びY信号は
、表示出力制御回路15により、表示極性制御、表示イ
ネーブル、ディセーブルの制御が行われ、出力端子16
からキャラクタ表示用信号として出力される。
このように従来のキャラクタジェネレータ回路は、キャ
ラクタ表示用信号がR,G、B信号から成るデジタル信
号形式であるため、ポリ1−ム等の一般的レベル調整手
段にて出力レベルを可変しようとすると、ボリュームを
接続したために、外部回路によりレベルが変化したり、
調整レベルによっては出力インピーダンスが変化してし
まう。
このため従来のキャラクタジェネレータ回路では、キャ
ラクタ表示用信号のレベル調整機能1.1付加されない
のが普通であった。また、レベル調整は、機械的なボリ
ュームによっても煩わしく、リモコンで行っても煩わし
い。
(発明が解決しようとする課題) 上述したように従来のキャラクタジェネレータ回路は、
出力端子から出力される信号は、表示極性切換、表示イ
ネーブル、及びデイセーブル等の操作は可能であるもの
の、R,G、B信号から成るデジタル信号であるため、
−船釣なボリューム手段により出力信号のレベルを可変
することはできないという欠点があった。
本発明は、上記従来の欠点を解消し、キャラクタ表示用
信号の出力レベルを可変できるようにしたキャラクタジ
ェネレータ回路の提供を目的とする。
[発明の構成〕 (課題を解決するための手段) 本発明は、キャラクタROMと、画面上での表示位置に
応じ予め決められているキャラクタを上記キャラクタR
OMより読出ずキャラクタ読出データ及びその着色デー
タが記憶されたデータメモリと、表示位置を指定する信
号に基いて上記データメモリをアクセスすると共に、上
記キャラクタの表示用出力信号レベルを可変するレベル
制御信号を含む各種制御信号を発生するオンスクリーン
文字発生制御回路と、上記データメモリからキャラクタ
読出データによって読出された上記キャラクタROMか
らのキャラクタデータと上記着色データとをマトリクス
処理し振幅一定のパルス列から成るR、G、B信号及び
Y信号を出力する表示データ制御回路と、この表示デー
タ制御回路がらのキIIラクタ表示用出力4g号を上記
レベル制御信号に応じてレベル決定する信号レベル決定
回路とを具備したことを特徴とづる。
(fl用) この様な構成によれば、デジタル15号形式のR,G、
B信号から成るキャラクタ表示用信号をデジタル的に任
意のレベルに可変し、簡単な操作で画面上のキャラクタ
出力レベルを調整りることか可能となる。
(実施例) 以下、本発明の実施例を図面を参照して説明する。
第1図は本発明に係るキャラクタジェネレータ回路の一
実施例を示すブロック図である。
第1図において、符号1.2はHD信号及びVD信号の
入力端子である。入力端子1は発振回路3の位相同期用
端子に接続されている。発振回路3には、外部端子4.
5が設けられ、これら外部端子4.5に発振子が接続さ
れる。発振回路3の出力端子は水平位置カウンタ6に接
続され、発振回路3からの出力信号を水平位置カウンタ
6でカウントJるようになっている。水平位置カウンタ
6の出りは水平位置デコーダ7に供給され、これにより
水平位置デコーダ7から水平表示位置を指定する信号が
得られる。垂直位置カウンタ8は、HD信号をVD信号
の制御下にカウントづる。垂直位置カウンタ8の出力は
、垂直位置デコーダ9に供給され、これにより、垂直位
置デコーダ9から垂直表示位置を指示する信号が得られ
る。水平位置デコーダ7及び垂直位置デコーダ9の出力
は、ヤー人力信号に基いて動作するO8D制御回路10
に供給されている。O8D制御回路10は、上記水平位
置デコーダ7及び垂占位置デ」−ダ9からの(5号に基
いてキャラクタ表示用信号の出力レベルを可変づるレベ
ル制御信号23、マトリクス処理用の制御信号18及び
表示極性切換、表示イネーブル。
デイぜ−プルの2.+1 illを行う制御信号11と
、表示位置が予め決められているキャラクタを読出すた
めのアドレス信号19とを出力できるようになっており
、アドレス信号19がデータメモリ11に与えられるよ
うにしである。データメモリ11は、アドレス信号19
によってアクセスされ、表示キャラクタ読出しデータ2
0及びその6色データ13を出力する。
キャラクタROM12は上記データ20によって読出さ
れ、その出力するキャラクタデータ21は表示f−タ制
御回路14に供給される。表示データ制御回路14【L
、上記キャラクタROM12からのデータ21が入力さ
れるとともに、データメモリ11からの着1+’+ 7
−タ13、O5Dみり開回路10からの制御信号18が
入力される。表示データ制御回路14は、着色データ1
3とキャラクタデータ21とを制御信号18に基いてマ
トリクス処理し、レベル調整前のキャラクタ表示用信号
24を出力する。この表示用信号24は信号レベル決定
回路22を介して表示出力制御回路15に供給される。
信号レベル決定回路22は、O8D制御回路10からの
制御信号23に基いて表示データ制御回路14からの表
示用信号24をレベル可変して出力動作している。表示
出力制御回路15は、信号レベル決定回路22からの信
号25に対しO8D制御回路10からの制御信号17に
基いて表示切換、表示イネーブル、表示デイセーブルの
制御を行っている。この出力信号は出力端子16に尋出
されオンスクリーン表示されるようになっている。
第2図は上記実施例で使用される信号レベル決定回路の
一例を示す回路図である。第2図において、信号レベル
決定回路22は、3ビツトのレベル変換機能を有するR
−2Rラダ一回路形デジタルーアナログ変換器を応用し
たものである。即ち、OS D IlJ 111回路1
0からの制御信号23はラッチ回路31にラッチされる
ようになっている。ラッチ回路31の各出力端子(Do
 、D+ 、D2 )は、アンド回路32.33.34
の一方の入力端子に接続されている。アンド回路32.
33.34の他方の入力端子には表示データ制御回路1
4からの表示用信号24 (R。
G、B信号のうちいずれか一つ)が入力されている。ア
ンド回路32.33.34は、ラッチ出力によりパルス
列の表示用信号24を制御するゲート回路として作用し
ている。アンド回路32.33.34の各出力端子は、
バッフ7回路35.36.37にそれぞ杭接続されてい
る。バッファ回路35.36.37の各出力はR−2R
ラダ一回路38を介して表示用信号25として出力され
る。R−2Rラダ一回路38は、信号25の出力端子と
電源端子V DDとの間に、ぞれぞれR,R,2Rの抵
抗値を有する抵抗Rs 、 Rs 。
R4が直列に接続され、抵抗R4とR5の交点にバッフ
ァ35からの信号が抵抗R+  (2R)を介して導入
され、抵抗R5と抵抗R6の交点は抵抗R2(2R)を
介してバッファ36からのHgが導入される。バッファ
37からの信8は、抵抗R3(2R)を介して抵抗R6
からの信号と合成される。
このような構成のキャラクタジェネレータ回路によれば
、O8D制御回路10は例えばリモコンバンドセット等
のキー人力手段からのキー人力信号を解読する。キー人
力信号は、画面上の表示位置と、表示するキャラクタと
を指示する信号である。
これに基づき、O8D制御回路10は指示されたキャラ
クタを読出すためのアドレス信号19を出りする。また
、O8D制御回路10は、上記アドレス信号19と共に
、表示出力I11御回路15に表示切換え等を指示づる
制御信号17を、表示データ制御回路14にマトリクス
処理用の制御信号18を、信号レベル決定回路22に表
示用信号24の出力レベル調整用制御信号23をそれぞ
れ送出する。
データメモリ11は、予め表示位置が決定されたキャラ
クタを読出すためのキャラクタ続出データを、表示位置
に対応した上記アドレス信号19によりアクセスされる
メモリ領域に記憶しており、上記アドレス信号19によ
りアクセスされることで、キー人力により指定されたキ
ャラクタの読出データ20をキャラクタROM12に供
給し、そのキャラクタの着色データ13を表示データ制
御回路14に供給する。キャラクタROM12はキャラ
クタ読出データ20に従って所定のキャラクタデータ2
1を表示用パターン形式で発生し、表示データ制御回路
14に加える。表示データ制御回路14は、OS D 
ili+制御回路10からの制御信号18に基いて、着
色データ13とキャラクタデータ21とをマトリクスし
、出力としてR,G、B信号と、キャラクタ輪郭に合わ
せて画面信号を切換えるY信号とを出力する。これらR
,G、B信号及びY信号からなる表示用信号24は、本
発明による信号レベル決定回路22に入力される。
信号レベル決定回路22は、第2図において、RlG、
B信号の一つがアンド回路32〜34にそれぞれ導かれ
る。○S D iIQ御回路10からの制御信号23は
、3ビツトであり、同ビット構成のラッチ回路31にラ
ッチされる。ラッチされたデータは、各ラッチ出力(D
o 、D+ 、D2 )からアンド回路32〜34に与
えられる。従って、アンド回路32〜34は、ラッチ出
力が論理1パのときに表示用信号24のパルスを通過さ
せる。このようにして通過したパルス列は、バッファ回
路35〜37を介してR−2Rラダ一回路38に供給さ
れ、制御信号23によって指定されるレベルに変化され
る。
ここで、第2図に示す信号レベル決定回路22の場合、
信号レベルDt+utは、ラッチ回路31のデジタル出
力数をDとし、表示用信号25を1とすると、Dclj
t= (S i n (1)△(D+1 )/8)XV
o。
で表される。即ち、7ステツプのレベルに変換すること
ができる。もちろん、ラッチ回路31のラッチ出力、ア
ンド回路、バッファ回路、ラダー回路を制御信号23の
ビット数に応じて増加させれば、さらに細かくレベル変
換することができる。
また、ラダー回路は、出力側から見て抵抗値がRとなり
出力インピーダンスに影響しないという利点がある。
上記実施例では、・R−2R型ラダ一回路によるデジタ
ル−アナログ変換器によってレベル変換をしたが、これ
に限定されるものでない。
(発明の効果コ 以上説明したように本発明は、オンスクリーン表示キャ
ラクタの表示出力レベルを可変することができ、表示品
位を向上する効果がある。
【図面の簡単な説明】
第1図は本発明に係るキャラクタジエネレタ回路の一実
施例を示づブ[コック図、第2図は信号レベル決定回路
の一例を示す回路図、第3図は従来の回路を示すブ[コ
ック図である。 10・・・オンスクリーン文字発生制御回路、11・・
・ブタメモリ、12・・・キ11ラクタ1)OM、14
・・・表示ブタ制■回路、15・・・表示出力制御回路
、22・・・信号レベル決定回路。

Claims (1)

  1. 【特許請求の範囲】 キャラクタROMと、 画面上での表示位置に応じ予め決められているキャラク
    タを前記キャラクタROMより読出すキャラクタ読出デ
    ータ及びその着色データが記憶されたデータメモリと、 表示位置を指定する信号に基いて前記データメモリをア
    クセスすると共に、前記キャラクタの表示用出力信号レ
    ベルを可変するレベル制御信号を含む各種制御信号を発
    生するオンスクリーン文字発生制御回路と、 前記データメモリからキャラクタ読出データによつて読
    出された前記キャラクタROMからのキャラクタデータ
    と前記着色データとをマトリクス処理し振幅一定のパル
    ス列から成るR、G、B信号及びY信号を出力する表示
    データ制御回路と、この表示データ制御回路からのキャ
    ラクタ表示用出力信号を前記レベル制御信号に応じてレ
    ベル決定する信号レベル決定回路とを具備したことを特
    徴とするキャラクタジェネレータ回路。
JP2021255A 1990-01-30 1990-01-30 キャラクタジェネレータ回路 Pending JPH03226080A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2021255A JPH03226080A (ja) 1990-01-30 1990-01-30 キャラクタジェネレータ回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021255A JPH03226080A (ja) 1990-01-30 1990-01-30 キャラクタジェネレータ回路

Publications (1)

Publication Number Publication Date
JPH03226080A true JPH03226080A (ja) 1991-10-07

Family

ID=12049977

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021255A Pending JPH03226080A (ja) 1990-01-30 1990-01-30 キャラクタジェネレータ回路

Country Status (1)

Country Link
JP (1) JPH03226080A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6628324B1 (en) 1999-09-30 2003-09-30 Mitsubishi Denki Kabushiki Kaisha Video signal producing apparatus and video signal producing method

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6628324B1 (en) 1999-09-30 2003-09-30 Mitsubishi Denki Kabushiki Kaisha Video signal producing apparatus and video signal producing method

Similar Documents

Publication Publication Date Title
GB2162026A (en) Digital display system employing a raster scanned display tube
JPH04351181A (ja) マルチメディア・システム
US5023603A (en) Display control device
KR970057340A (ko) 텔레비젼의 2화면 구성장치
JP2579362B2 (ja) 画面表示装置
JPH03226080A (ja) キャラクタジェネレータ回路
JPS63169186A (ja) 多画面表示のテレビジヨン受像機
US5153712A (en) Apparatus for inserting color character data into composite video signal
JP2901422B2 (ja) キャラクタディスプレイ装置
KR0129024B1 (ko) Osd(on screen display) 신호 발생장치
JPS6040067Y2 (ja) 被多重化信号の受信判別装置
JPH10171441A (ja) 文字表示制御回路
KR930010429B1 (ko) 텔레비젼(tv)수상기의 포커스 및 컨버젼스 보정용 테스트 패턴 발생장치
JPH03102982A (ja) 特殊効果装置
JP3300813B2 (ja) カラー液晶表示装置
KR890001905B1 (ko) 제어장치
JPH05341750A (ja) データ処理装置用ディスプレイの表示制御装置
JP3003734B2 (ja) 表示制御装置
JPS6051838B2 (ja) パタン信号発生装置
JPS6354885A (ja) 画面表示装置
JPS61283283A (ja) オンスクリ−ン表示装置
JP2956060B2 (ja) 画像調整装置
JPH0379162A (ja) 垂直発振回路
JPS59178091A (ja) キヤラクタ信号変換回路
JPS6141589B2 (ja)