KR930010429B1

KR930010429B1 - 텔레비젼(tv)수상기의 포커스 및 컨버젼스 보정용 테스트 패턴 발생장치

Info

Publication number: KR930010429B1
Application number: KR1019900020099A
Authority: KR
Inventors: 김연조
Original assignee: 주식회사 금성사; 이헌조
Priority date: 1990-12-07
Filing date: 1990-12-07
Publication date: 1993-10-23
Also published as: KR920014290A

Abstract

내용 없음.

Description

텔레비젼(TV)수상기의 포커스 및 컨버젼스 보정용 테스트 패턴 발생장치

제1도는 본 발명의 블록구성도.

제2도는 본 발명에 따른 수평/수직혼합수단의 상세회로도.

제3도는 본 발명에 따른 수평라인발생 동작설명을 위한 도표.

제4a도는 본 발명에 따른 수평라인발생 메모리 도표.

제44b도는 본 발명에 따른 수직라인발생 메모리 도표.

제5a도는 본 발명에 따른 도트발생 동작설명을 위한 도표.

제5b도는 본 발명에 따른 크로스 해치발생 동작설명을 위한 도표.

제6도는 종래의 테스트 패턴 발생장치의 블록구성도.

* 도면의 주요부분에 대한 부호의 설명

1 : 위상/주파수 검출수단 2 : 증폭/저역필터수단

3 : 전압제어 발진수단 4 : 분주수단

5 : 수평라인발생 메모리 6 : 수직라인 어드레스 발생수단

7 : 수직라인발생 메모리 8 : 수평/수직혼합수단

본 발명은 테스트 패턴(Test Pattern)발생장치에 관한 것으로, 특히 텔레비젼(TV)수상기 화면의 중앙부 및 주변부에서의 적색, 녹색, 청색의 왜곡을 조정하는 경우 +, -크로스 해치(Cross Hatch) 또는 도트(Dot) 패턴을 발생하여 컨버젼스 조정 향상에 적당하도록 한 테스트 패턴 발생장치에 관한 것이다.

종래의 테스트 패턴 발생장치 동작은 제6도에서와 같이 아날로그 회로구성에 의한 동작을 수행하는 것으로 수평/수직혼합 블랭킹 펄스가 펄스분리회로(21)에 입력되면 펄스분리회로(21)는 수평블랭킹펄스(H)와 수직블랭킹펄스(V)를 분리하여 후단의 수직라인 발생회로(22)에 공급한다.

수직라인 발생회로(22)는 수평블랭킹펄스(H)를 입력으로 하여 m의 배수에서 n라인을 하이로 유지시켜서 수직블랭킹펄스(V)기간내에서 L개의 수직라인을 발생하여 후단의 혼합회로(23)에 공급한다.

또한 펄스분리회로(21)에서 분리된 수평블랭킹펄스(H)가 비안정 멀티바이브레이터(24)에 공급되고, 이 수평블랭킹펄스(H)를 입력으로 하여 비안정 멀티바이브레이터 (24)에서 발진된 소정 주파수의 신호가 후단의 수평라인 발생회로(25)에 공급한다.

수평라인 발생회로(25)는 비안정 멀티바이브레이터(24)와 펄스분리회로(21)의 출력신호(H)를 입력으로 하여 m'의 배수마다 펄스를 발생시켜 수평라인을 발생하여 혼합회로(23)에 공급한다.

혼합회로(23)는 수직라인 발생회로(22)와 수평라인 발생회로(25)에서 공급되는 수직라인과 수평라인을 ＂논리합(OR)＂시켜 크로스 해치나 크로스 패턴을 출력하여 영상표시기에 테스트 패턴이 표시되도록 한다.

그러나 이와 같은 종래의 테스트 패턴 발생장치는 프로젝션 TV등 대형 TV에서 적색, 녹색, 청색에 대하여 화면 중앙부나 또는 주변부에서의 포커스 조정을 위한 보조패턴이 필요하고 화면 중앙부나 또는 주변부에서의 컨버젼스 조정을 위한 보조패턴이 필요하므로 포커스 및 컨버젼스 조정에 불편함이 따르는 문제점이 있었다.

본 발명은 이와 같은 종래의 문제점을 해결하기 위하여 디지탈 회로구성에 의한 크로스 해치나 또는 +, -패턴을 발생시켜 화면중앙부 및 주변부에서의 컨버젼스 조정과 포커스 조정을 용이하게 행할 수 있도록 한 테스트 패턴 발생장치를 제공하는데 그 목적이 있는 것으로 첨부된 도면에 의하여 본 발명의 구성 및 작용효과를 상세히 설명하면 다음과 같다.

먼저, 본 발명의 구성은 제1도에서와 같이 수평동기신호(Hs)의 위상과 주파수를 검출하는 위상/주파수 검출수단(1)과, 상기 위상/주파수 검출수단(1)의 출력을 증폭하고 저역통과 필터링을 행하는 증폭/저역필터수단(2)과, 상기 증폭/저역필터수단(2)의 출력에 의하여 발진을 행하는 전압제어 발진수단(3)과, 상기 전압제어 발진수단(3)의 출력을 분주하여 분주된 클럭신호(Hm)와 수평동기신호(Hs)에 로크(Lock)된 수평동기신호(Hs')를 출력하는 분주수단(4)과, 패턴제어신호(PA)를 어드레스 최상위 비트로 하며 분주수단(4)의 클럭신호(Hm)를 어드레스 상위 4비트로 하며, 딥스위치(S)조작에 의한 신호를 어드레스 하위 4비트로 하여 수평라인을 출력하는 수평라인발생 메모리(5)와, 로크된 수평동기신호(Hs')와 수직동기신호(Vs)를 입력으로 하여 수직라인 어드레스를 출력하는 수직라인 어드레스 발생수단(6)과, 패턴제어신호(PA)를 어드레스 최상위 비트로 하며, 상기 수직라인 어드레스 발생수단(6)의 출력을 나머지 어드레스 비트로 하여 수직라인을 출력하는 수직라인발생 메모리(7)와 상기 수평라인발생 메모리(5)와수직라인발생 메모리(7)의 출력을 논리조합(＂부정 논리합(NOR)＂ 및 ＂부정 논리곱(NAND)＂)하여 도트 및 크로스 해치신호를 발생시킴과 동시에 패턴선택신호(H/D)에 따라 크로스 해치 또는 도트 +, -패턴을 출력하는 수평/수직혼합수단(8)으로 구성한 것이다.

도면중 미설명부호 R1은 저항이다.

이와 같이 구성된 본 발명의 작용효과는 제1도 내지 제5a, b도에서와 같이 위상/주파수 검출수단(1), 증폭/저역필터수단(2), 전압제어 발진수단(3), 분주수단(4)으로 이루어진 PLL회로에 의하여 수평동기신호(Hs)와 로크시키고 분주수단(4)에 의하여 분주된 클럭신호(Hm)가 수평라인발생 메모리(5)의 어드레스중에서 상위 4비트로 공급된다.

즉, 제1도에서 수평동기신호(Hs)가 위상/주파수 검출수단(1)에 입력되면 위상/주파수 검출수단(1)은 수평동기신호(Hs)와 로크된 귀환 수평동기신호(Hs')의 위상 및 주파수를 비교검출한 신호를 출력하여 증폭/저역필터수단(2)에 공급한다.

증폭/저역필터수단(2)은 입력된 신호를 소정레벨로 증폭하고 이어서 저역통과 필터링을 행하여 소정레벨의 전압으로 후단의 전압제어 발진수단(3)에 공급한다.

전압제어 발진수단(3)은 입력된 전압레벨에 따라 소정 주파수로 발진을 행하고 그 출력 클럭신호를 분주수단(4)에 공급한다.

분주수단(4)은 입력한 클럭신호를 분주한 클럭신호(Hm)를 수평라인발생 메모리(5)의 어드레스 상위 4비트 신호로 공급하고 또한 로크된 수평동기신호(Hs')를 출력하여 위상/주파수 검출수단(1)과 수직라인 어드레스 발생수단(6)에 공급한다.

수평라인발생 메모리(5)는 분주수단(4)에서 공급되는 클럭신호(Hm)를 어드레스 상위 4비트로 하고 딥스위치(S)조작에 따른 신호를 어드레스 하위 4비트로 하여 어드레스 최상위 비트로 입력되는 패턴제어신호(PA)에 따라 각 테스트 패턴에 대한 수평라인을 출력한다.

즉, 수평라인이 16개인 경우 제3도 및 제4a도에서와 같이 어드레스 상위 4비트는 수평라인을ø 내지 F까지로 나타내는데 이 경우에 어드레스 상위 4비트값과 딥스위치(S)조작에 따른 어드레스 하위 4비트값을 동일한 값으로 하여 수평위치에 대한 위치 이동이 이루어지고 어드레스 최상위 비트로 공급되는 패턴제어신호(PA)의 값에 따라 테스트 패턴에 대한 수평라인을 발생시킨다.

여기서 수평라인의 갯수는 분주수단(4)의 클럭신호(Hm)에 따른 어드레스 상위 비트수에 따르는 것으로 수평라인의 갯수=수평기간/분주클럭이다.

수직라인발생 메모리(7)는 제4b도에서와 같이 수직라인 어드레스 발생수단(6)에서 공급되는 어드레스 신호와 패턴제어신호(PA)에 따른 어드레스 최상위 비트에 의하여 테스트 패턴에 대한 수직라인을 출력한다.

즉, 수직라인 어드레스 발생수단(6)은 로크된 수평동기신호(Hs')와 수직동기신호(Vs)를 입력으로 하여 수직라인 어드레스를 발생시켜 수직라인발생 메모리(7)의 어드레스를 지정한다.

수직라인발생 메모리(7)는 수평라인의 n배수마다 출력을 발생시켜 수직기간에서 m개의 수직라인을 출력한다.

상기한 바와 같이 수평라인발생 메모리(5)와 수직라인발생 메모리(7)에서 각각 출력되는 수평 및 수직라인 출력을 수평/수직혼합수단(8)에 입력된다.

수평/수직혼합수단(8)은 제2도에서와 같이 수직라인과 수평라인을 OR게이트 (801)와 인버터(802)에 의하여 NOR시켜서 (제5a도 참조) 도트신호를 멀티플렉서(803)의 일측입력단(A)에 입력시키고, 수직라인과 수평라인을 NAND게이트(804)를 통하여 NAND시켜서 (제5b도 참조) 멀티플렉서(803)의 타측 입력단(B)에 입력시킨다.

따라서 패턴선택신호(H/D)에 따라 멀티플렉서(803)의 일측입력단(A)을 선택하여 출력하는 경우에는 도트신호를 출력하고 멀티플렉서(803)의 타측입력단(B)을 선택하여 출력하는 경우에는 크로스 해치 패턴을 출력하고 +패턴과 -패턴에 대하여는 패턴선택신호(H/D)에 따라 멀티플렉서(803)의 타측입력단(B)을 선택하여 출력한다.

이상에서 설명한 바와 같이 본 발명에 의하여 크로스 해치나 도트 +, -패턴을 발생시켜 화면의 중앙부 또는 주변부에서의 컨버젼스 조정과 포커스 조정을 용이하게 행할 수 있는 효과가 있다.

Claims

수평동기신호(Hs)의 위상과 주파수를 검출하는 위상/주파수 검출수단(1)과, 상기 위상/주파수 검출수단(1)의 출력을 증폭하고 저역통과 필터링을 행하는 증폭/저역필터수단(2)과, 상기 증폭/저역필터수단(2)의 출력에 의하여 발진을 행하는 전압제어 발진수단(3)과, 상기 전압제어 발진수단(3)의 출력을 분주하여 분주된 클럭신호(Hm)와 수평동기신호(Hs)에 로크(Lock)된 수평동기신호(Hs')를 출력하는 분주수단(4)으로 구성된 PLL회로에 있어서, 수평라인발생 메모리(5)의 하위 어드레스를 설정하는 딥스위치(S)와, 수평동기신호(Hs)에 대하여 PLL회로를 이루는 상기 분주수단(4)의 클럭신호(Hm)를 어드레스 상위 비트로 하며, 패턴제어신호(PA)를 어드레스 최상위 비트로 하고 딥스위치(S)조작에 의한 신호를 어드레스 하위 비트로 하여 수평라인을 출력하는 수평라인발생 메모리(5)와, 상기 PLL회로에 의해 로크된 수평동기신호(Hs')와 수직동기신호(Vs)를 입력으로 하여 수직라인 어드레스를 출력하는 수직라인 어드레스 발생수단(6)과, 패턴제어신호(PA)를 어드레스 최상위 비트로 하며, 상기 수직라인 어드레스 발생수단(6)의 출력을 나머지 어드레스 비트로 하여 수직라인을 출력하는 수직라인발생 메모리(7)와, 상기 수평라인발생 메모리(5) 및 수직라인발생 메모리(7)의 출력을 논리조합시켜 도트 및 크로스 해치신호를 발생시킴과 동시에 패턴선택신호(H/D)에 따라 크로스 해치 또는 도트 +, -패턴을 출력하는 수평/수직혼합수단(8)으로 구성한 것을 특징으로 하는 텔레비젼(TV)수상기의 포커스 및 컨버젼스 보정용 테스트 패턴 발생장치.