JPH03224360A - 画像情報読取装置 - Google Patents

画像情報読取装置

Info

Publication number
JPH03224360A
JPH03224360A JP2018018A JP1801890A JPH03224360A JP H03224360 A JPH03224360 A JP H03224360A JP 2018018 A JP2018018 A JP 2018018A JP 1801890 A JP1801890 A JP 1801890A JP H03224360 A JPH03224360 A JP H03224360A
Authority
JP
Japan
Prior art keywords
switch
signal
circuit
dark current
line sensor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2018018A
Other languages
English (en)
Inventor
Seiji Takeuchi
誠二 竹内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Asahi Kasei Microsystems Co Ltd
Asahi Kasei Microdevices Corp
Original Assignee
Asahi Kasei Microsystems Co Ltd
Asahi Kasei Microdevices Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Asahi Kasei Microsystems Co Ltd, Asahi Kasei Microdevices Corp filed Critical Asahi Kasei Microsystems Co Ltd
Priority to JP2018018A priority Critical patent/JPH03224360A/ja
Publication of JPH03224360A publication Critical patent/JPH03224360A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Facsimile Image Signal Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、画像情報読取装置に関し、更に詳しくはファ
クシミリ等に用いられるラインセンサの暗電流補正を行
う画像情報読取装置に関する。
〔従来の技術〕
ファクシミリや複写機等において、原稿画像をCCD等
のラインセンサを用いて光電的に読み取ることがなされ
ている。しかしながら、ラインセンサの各画素はその特
性にばらつきを持っているため、正確に画像を再現でき
ない。ばらつきには、白レベルのばらつき、例えばシェ
ーディング現象と、黒レベルのばらつき、すなわち暗電
流によるオフセットがあり、レンジが異なることから別
々に補正されている。ここで、中間調画像を読み取って
再現する場合は、特に暗電流等のオフセット補正が正確
に行われることが重要である。
画像信号は第5図に示すようにラインセンサ1の出力電
圧として得られ、DCクランプ回路2で直流レベル変換
が行なわれた後、サンプル・ホールド回路21に保持さ
れ、順次出力される。ラインセンサ1が基準黒を読み込
んだときの画素信号をA/D変換部5でディジタル信号
に変換し記憶回路6に記憶し、画像を読み込むときに記
憶回路6に記憶された信号をD/A変換部7でアナログ
信号に変換して画素信号から増幅回路22(減算器とし
て用いる)で差し引くことによって暗電流の補正をして
いた。
〔発明が解決しようとする課題〕
しかしながら、暗電流を上記のように補正したとしても
、増幅回路はオフセット電圧を有し、またサンプル・ホ
ールド回路に用いられるスイッチはCMO8等のトラン
ジスタであるため、オフ時にも若干の電荷が流れ、それ
がノイズとして現れ、暗電流と同じように誤差として出
力されていた。
本発明は、以上の点に鑑み、スイッチのノイズ、増幅回
路のオフセット等の誤差も補正された正確な暗電流の補
正を行う画像情報読取装置を提供するものである。
〔課題を解決する為の手段〕
本発明は、ラインセンサが基準黒を読み込む時の画素信
号を記憶して、画像読み込み時に読み込んだ画素信号か
ら前記記憶された信号を減算して暗電流を補正する画像
情報読取装置において、画素信号のサンプル・ホールト
手段と、該サンプリングされた信号を増幅する増幅手段
と、前記基準黒の読み込み時における該増幅手段の出力
電圧をディジタル信号に変換するためのA/D変換部と
、該ディジタル信号を記憶する記憶手段と、該記憶され
た信号をアナログ信号に変換するD/A変換部とを有し
、画像読み込み時に前記D/A変換部から出力される暗
電流補正値により前記サンプル・ホールト手段の出力が
補正されることを特徴とするものである。
〔作用〕
ラインセンサからの画素信号は、サンプル・ホールド回
路で保持され増幅手段を介して出力される。増幅手段は
、例えばオペアンプをボルテージホロワとしたものが用
いられる。基準黒を読み込んだ時のラインセンサの全画
素信号について、増幅手段の出力電圧をA/D変換し、
記憶手段に記憶する。増幅手段の出力電圧を直接A/D
変換して記憶してもよいし、出力電圧が所定の電圧にな
るような電荷をサンプル・ホールド回路に加え、増幅手
段の出力電圧に相当する電荷量をA/D変換して記憶し
てもよい。記憶された信号はラインセンサの暗電流やオ
ペアンプのオフセット、スイッチのノイズ等の誤差成分
である。
次に、画像情報を読み込むときは、ラインセンサからの
信号をサンプル・ホールド手段に加え、前記記憶手段の
信号をD/A変換しサンプル・ホールド手段に加え、サ
ンプル・ホールド手段の出力から暗電流を減算すること
により増幅手段からの信号は画素信号と前記基準黒読み
取り時の画素信号の差、すなわち暗電流やオフセットを
除いた信号が得られる。
〔実施例〕
以下に、本発明について実施例を用いて説明する。第1
図は、本発明の第一の実施例である。■は画像に光を当
てて光電変換した信号を取り出すラインセンサであり、
例えば2048画素が一列に配置されたものが用いられ
る。2はDCクランプ回路であり、ラインセンサ1から
の出力信号を後段の回路に適合するように基準レベルに
基ついて直流レベルを変換し、例えば、画素信号を出力
していないときのラインセンサlの出力電圧が7Vであ
れば、そのときの電圧を基準レベルの3Vに変換する。
この回路は一般に用いられるような構成でよく、詳細な
説明は省略する。3はDCクランプ回路2の出力信号を
サンプリングするサンプル・ホールド回路であり(詳細
は後述する)、その出力信号は増幅回路4でインピーダ
ンス変換、増幅等が行われ次段の回路に接続されている
。増幅回路4は、例えばオペアンプをボルテージホロワ
にしたものが用いられる。5は増幅回路4の出力を例え
ば8ビツトのディジタル信号に変換するA/D変換部で
あり、そのディジタル信号は記憶回路6に記憶される。
記憶回路6は例えばメモリが使用でき、ラインセンサl
の全画素を記憶するだけの容量があればよく、例えばラ
インセンサlが2048画素であれば、2048ワード
のアドレスを持てばよい。アドレスはアドレスカウンタ
8によって発生する。記憶回路6で記憶されたデータは
、D/A変換部7でアナログ信号に変換されサンプル・
ホールド回路3に出力される。ラインセンサ1、DCク
ランプ回路2、サンプル・ホールド回路3、A/D変換
部5、アドレスカウンタ8はタイミング・コントローラ
9で制御される。
第2図は、第1図のサンプル・ホールド回路3の具体的
な回路図の一例である。スイッチ10はタイミングコン
トローラ9からの信号によりオン・オフし、スイッチl
OがオンしたときにDCクランプ回路2からの信号がコ
ンデンサ11に保持される。コンデンサ11の反対側は
スイッチ12によってタイミングコントローラ9からの
信号により一定電圧(例えば、基準レベル、3V)か、
またはD/A変換器7の出力端子に接続される。
第1図と第2図にしたがって、以下動作を説明する。ま
ず、スイッチ12を基準レベル側に倒し、ラインセンサ
1が基準黒を読み込む。基準黒を読み込んだときのライ
ンセンサlの出力信号は暗電流成分であって、DCクラ
ンプ回路2により直流レベルが変換され、スイッチIO
がオンしているときにコンデンサ11に電荷qとして保
持され、増幅回路4にその電圧が入力される。増幅回路
4の出力信号はラインセンサlの暗電流や増幅回路4の
オフセット、サンプル・ホールド回路3のスイッチのノ
イズ等を含んでいる。増幅回路4の出力信号はクランプ
回路2で用いた基準レベルを基にA/D変換部5で変換
され、記憶回路6に記憶される。ラインセンサlの一画
素を記憶するとアドレスカウンタ8はアドレスを+1し
、次の画素の暗電流等のオフセットを記憶する。このよ
うにしてラインセンサ1の全画素について暗電流等のオ
フセットを記憶回路6に記憶させる。
次に、ラインセンサ1が画像を読み込む時の動作を示す
。まず、スイッチ12を基準レベル側に倒す。ラインセ
ンサlからの各画素信号はDCクランプ回路2で直流レ
ベル変換され、スイッチ10がオンしているときにサン
プル・ホールド回路3のコンデンサ11に電荷Q+qと
して保持される。電荷Qが真の画素信号であり、電荷q
は暗電流とサンプル・ホールド回路3までのオフセット
成分である。次に、スイッチIOはオフになる。
このとき、その画素に対応した補正信号が記憶回路6か
ら出力され、 D/A変換部7でアナログ信号に変換さ
れているので、スイッチ12を基準レベルからD/A変
換部側に切替えると、D/A変換部7からの電圧により
オフセットをキャンセルさせる。このようにして増幅回
路4の出力電圧はオフセットを差し引かれた、すなわち
暗電流を正確に補正した電圧が得られる。
次に、他の実施例を第3図を基づいて説明する。
第3図において、第1図と同じ構成であるものは同じ番
号を付与している。
本実施例のサンプル・ホールド回路13は第2図のサン
プル用のコンデンサ11を複数に分割し、A、/ D変
換部及びD/A変換部も同時に構成したものである。サ
ンプル・ホールド回路13の詳細な回路図を第4図に示
す。コンデンサはそれぞれ重み付けされ、例えばコンデ
ンサをそれぞれC0〜Coとすると、その容量は、Co
=2C,=22C2=2303=・・・=2”Cnのよ
うに重み付けされる。
コンデンサC9−Cnは、それぞれスイッチS。
〜So及びスイッチ17.18によって、基準レベル1
9、もしくはキャンセル・レベル20と接続される。こ
こで、キャンセル・レベル20はオフセットの補正レン
ジを決定する電位であって、キャンセル・レベル20と
基準レベル19の差が大きいほど大きなオフセットを補
正できるが、粗い補正しかできない。逆に差が小さいと
オフセットの補正レンジが狭くなるかわりに精度良く補
正ができる。
15は基準レベル19と増幅回路4の出力との電圧を比
較する比較器であり、16は比較器15の出力に従って
スイッチS、〜Soをオン・オフさせてそのスイッチの
状態を記憶回路6に出力したり、記憶回路6からの信号
に従ってスイッチ5o−S、をオン・オフさせるレジス
タである。
以下動作を説明する。オフセットの記憶に先立って、ま
ず、その正負を判断する。すなわち、基準黒を読み込み
、暗電流や増幅回路のオフセット等のトータルのオフセ
ット電圧、すなわち増幅回路の出力電圧が基準レベルに
対し正か負かを比較器15で判断し、記憶回路6に記憶
する。このとき、スイッチS。−乳は基準レベル側か、
キャンセル・レベル側かのいずれか一方に接続されてお
ればよく、一定電圧であればよい。
次に、再び基準黒を読み込み、暗電流等のオフセット電
圧を記憶する。以下、詳しく説明すると、前回記憶され
たオフセットの正負に従って、正テあればスイッチ17
を基準レベル19側に切り替え、スイッチ18をキャン
セル・レベル20側に切り換える。スイッチS。−8,
、はすべでスイッチ17側に切り換える。この状態でス
イッチ14をオンして、暗電流に相当する電荷qをコン
デンサC3−coに保持し、スイッチ14をオフにする
。次に、増幅回路4の出力電圧を比較器15で基準レベ
ルと比較し、レジスタ16に電圧の大小の信号を送出す
る。レジスタ16は比較器15の大小の信号に従って、
スイッチS。−8oを切り換えて増幅回路4の出力電圧
か基準レベルに最も近くなるように調整する。スイッチ
S。−8゜を調整する方法としては、逐次比較方法のよ
うにコンデンサC3−C0の容量の大きいコンデンサか
らオン・オフすればよい。また、前回記憶されたオフセ
ットが負であればスイッチ17をキャンセル・レベル2
0側に切替え、スイッチ18を基準レベル19側に切り
換え、スイッチS。−8oはすべてスイッチ17側に切
り換える。スイッチ14をオンして、暗電流に相当する
電荷qをコンデンサC3−Coに保持して、増幅回路4
の出力電圧を比較器15で基準レベルと比較し、レジス
タ16に電圧の大小の信号を送出し、スイッチS。
〜S。を切り換えて増幅回路4の出力電圧が基準レベル
と等しくなるように調整する。増幅回路4の出力電圧が
基準レベルに最も近くなったときのスイッチS。−8o
のオン・オフの状態は記憶回路6に記憶される。記憶回
路6に記憶されたデータは基準黒を読み込んだときの増
幅回路4の出力電圧と基準レベルとの差、すなわち暗電
流を含むオフセットの大きさである。次に、アドレスカ
ウンタ8を+1大きくしてラインセンサlの次の画素に
ついて暗電流を含むオフセットを記憶させ、ラインセン
サ1の全画素について記憶回路6に記憶することができ
る。
次に画像を読み込む時は、各画素に対応したオフセット
のデータを記憶回路6から読みだし、基準黒を記憶した
ときと同じようにスイッチ17.18をキャンセル・レ
ベル20または基準レベル19に切り換え、スイッチS
。−8oをスイッチ17側に切替える。次に、スイッチ
14をオンして、画素信号の電荷Q+qをコンデンサC
3−C0に保持し、次いでスイッチ14をオフする。さ
らに、記憶回路6からのデータに従って、スイッチS、
−Snのうち所定のスイッチをスイッチ18側に切替え
る。このようにして、暗電流等のオフセットに相当する
だけの電圧を差引き、すべての画素信号について暗電流
を補正することができる。
なお、第3図の実施例におけるサンプル・ホールド手段
は見方を変えると、いわゆる−船釣な逐次比較型A/D
変換器の出力用コンデンサをサンプル・ホールド手段と
して兼用したものである。
すなわち、逐次比較型A/D変換器の入力端子には基準
電圧を入力し、基準黒読み込み時の画素信号とD/A変
換部の出力との減算値を基準レベルと比較して減算値が
基準レベルに等しくなるようにD/A変換部の出力を可
変して、その時のディジタル信号を記憶し、画像読み込
み時にはD/A変換部のみを用いて前記のディジタル信
号を減算したものと言える。従って、本実施例のサンプ
ル・ホールド手段は、画像読取装置に限らず簡単なアナ
ログ回路でオフセットを補正することが出来るサンプル
・ホールド回路として有効である。
〔発明の効果〕
本発明により、簡単なアナログ回路で各画素の暗電流を
正確に補正することができる。
【図面の簡単な説明】
第1図は本発明の第1の実施例であり、第2図は第1図
のサンプル・ホールト回路の詳細な回路図であり、第3
図は本発明の他の実施例であり、第4図は第3図のサン
プル・ホールド回路の詳細な回路図であり、第5図は従
来の暗電流補正をする画像読取装置である。 1 ′ラインセンサ 2 °D Cクランプ回路 3°°サンプル・ホールド回路 4 増幅器 5  °A / D変換部 6 °記憶回路 7  ゛°D/A変換部 8 アドレスカウンタ 9°°°タイミングコントローラ 13゛−サンプル・ホールド回路 15 比較器 16  ゛レジスタ

Claims (1)

  1. 【特許請求の範囲】 1)ラインセンサが基準黒を読み込む時の画素信号を記
    憶して、画像読み込み時に読み込んだ画素信号から前記
    記憶された信号を減算して暗電流を補正する画像情報読
    取装置において、 画素信号のサンプル・ホールド手段と、該サンプリング
    された信号を増幅する増幅手段と、前記基準黒の読み込
    み時における該増幅手段の出力電圧をディジタル信号に
    変換するためのA/D変換部と、該ディジタル信号を記
    憶する記憶手段と、該記憶された信号をアナログ信号に
    変換するD/A変換部とを有し、画像読み込み時に前記
    D/A変換部から出力される暗電流補正値により前記サ
    ンプル・ホールド手段の出力が補正されることを特徴と
    する画像情報読取装置。
JP2018018A 1990-01-30 1990-01-30 画像情報読取装置 Pending JPH03224360A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2018018A JPH03224360A (ja) 1990-01-30 1990-01-30 画像情報読取装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018018A JPH03224360A (ja) 1990-01-30 1990-01-30 画像情報読取装置

Publications (1)

Publication Number Publication Date
JPH03224360A true JPH03224360A (ja) 1991-10-03

Family

ID=11959930

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018018A Pending JPH03224360A (ja) 1990-01-30 1990-01-30 画像情報読取装置

Country Status (1)

Country Link
JP (1) JPH03224360A (ja)

Similar Documents

Publication Publication Date Title
US5047863A (en) Defect correction apparatus for solid state imaging devices including inoperative pixel detection
CA1271253A (en) Pixel non-uniformity correction system
KR100281789B1 (ko) 고체 촬상 장치
US6940550B2 (en) Digital camera and a method for correcting dust images in the camera
US6067113A (en) Offset noise cancellation in array image sensors
JP2787710B2 (ja) 光電変換装置の信号補正装置
JPH04219063A (ja) 画像読取装置
JPS58172061A (ja) 信号処理装置
US7359099B2 (en) Image reading device and image forming apparatus
US7242429B1 (en) Method for cancellation of the effect of charge feedthrough on CMOS pixel output
JPH0267881A (ja) イメージセンサの暗時出力補正装置
JPS63301674A (ja) ラインセンサの信号前処理回路
JPH03224360A (ja) 画像情報読取装置
US6694063B2 (en) Offset correction of the output of a charge coupled device
JP2007036457A (ja) 撮像装置
JP2921837B2 (ja) 画像読取装置
JPH0556356A (ja) 信号処理回路
JP2520162B2 (ja) 相関2重サンプリング回路
JPH04115785A (ja) 輝点検出装置
JP3197909B2 (ja) 電子スチルカメラの階調改善回路
JPH0563070B2 (ja)
JPS63287161A (ja) 画像読取装置
JPH0779345A (ja) イメージセンサ出力補正回路
JP2671007B2 (ja) イメージセンサ回路
JPH0937107A (ja) 撮像信号補正装置