JPH03222361A

JPH03222361A - 半導体集積回路装置

Info

Publication number: JPH03222361A
Application number: JP2016566A
Authority: JP
Inventors: Makoto Kuwata; 真鍬田
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1990-01-26
Filing date: 1990-01-26
Publication date: 1991-10-01

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、半導体集積回路装置技術に関し、特に、Ｓ　
ＯＩ　　（Ｓｉｌｉｃｏｎ　Ｏｎ　Ｉｎ５ｕｌａｔｏｒ
）構造を有する半導体集積回路装置に適用して有効な技
術に関するものである。

〔従来の技術〕

ＳＯＩ技術は、絶縁層上にシリコン（Ｓｉ）単結晶から
なる薄膜を形成したり、Ｓｉウェハを貼り合わせたりし
て、その上にＬＳＩを形成する技術である。Ｓ○１構造
には、（１）、完全な素子分離構造を実現することがで
きるため、金属配線とＳ】基板間の寄生容量や拡散容量
を小さくでき、高速動作のデバイスを実現できる、（２
）、ｐｎ接合分離構造で生じる寄生トランジスタ等の能
動的寄生効果がないため、ラシチアップ現象やソフトエ
ラー現象の少ない０Ｍ０３回路を構成できる等の優れた
特徴がある。

ＳＯＩ技術については、例えば電子情報通信学会技術研
究報告、ニス・デイ−・エム８８−１６３　（ＳＤＭ８
８−１６３）ｒ三次元回路素子技術の現状と動向ＪＰ９
〜Ｐ１５に記載があり、従来、−層だったＬＳＩＩＮを
絶縁層を挟んで積層化し、回路素子の高集積化や機能の
複合化を図る三次元回路素子構造について説明されてい
る。

しかし、従来のＳＯＩ構造を有する半導体集積回路装置
は、回路素子の高集積化、すなわち、ＬＳＩの大規模化
に伴い、出力バッファの駆動時に電源、ＧＮＤ電位が変
動し易くなる問題がある。

このような電源、ＧＮＤ電位の変動を抑制するため、電
源、ＧＮＤ間にバイパスコンデンサ等の回路素子を外付
けすることが考えられる。

〔発明が解決しようとする課題〕

ところが、コンデンサ等の回路素子を外付けする上記従
来の技術においては、第一に、リードやボンディングワ
イヤの持つインピーダンスにより、上記電源、ＧＮＤ電
位の変動を抑制する効果が十分に得られない、第二に、
外付は回路素子により、配置面積の増大が避けられない
等の問題があることを本発明者は見い出した。

本発明は上記課題に着目してなされたものであり、その
目的は、ＳＯＩ構造を有する半導体集積回路装置の信頼
性を向上させることのできる技術を提供することにある
。

本発明の他の目的は、ＳＯＩ構造を有する半導体集積回
路装置を小形化することのできる技術を提供することに
ある。

本発明の前記ならびにその他の目的と新規な特徴は、明
細書の記述および添付図面から明らかになるであろう。

〔課題を解決するための手段〕

本願において開示される発明のうち、代表的なものの概
要を簡単に説明すれば、以下のとおりである。

すなわち、請求項１記載の発明は、絶縁層を介して下層
基板上に形成された半導体層に所定の集積回路を形成し
たＳＯＩ構造の半導体集積回路装置であって、前記絶縁
層に回路素子を形成した半導体集積回路装置構造とする
ものである。

〔作用〕

上記した発明によれば、従来、外付けしなければならな
かった回路素子を集積回路の形成された半導体層の近傍
に配置することが可能となる。例えば回路素子をコンデ
ンサとし、このコンデンサを電源、ＧＮＤ間に接続する
バイパスコンデンサとして用いれば、リードやボンディ
ングワイヤ等のインピーダンス成分が含まれないので、
回路動作時における電源、ＧＮＤ電位の安定性を向上さ
せることが可能となる。

また、従来、外付けしなければならなかった回路素子を
絶縁層内に形成することにより、外付は回路素子による
配置面積の増大を防止することが可能となる。

〔実施例１〕第１図は本発明の一実施例である半導体集積回路装置の
断面図である。

第１図に示す本実施例１の半導体集積回路装置１は、下
層基板２上に絶縁層３を介して形成された半導体層４に
、例えばＣＭ　ＯＳ　（ＣｏｍｐｌｉｍｅｎｔａｒＹ　
ＭＯＳ）　）ランジスタ５を形成したＳＯＩ構造の半導
体集積回路装置である。

下層基板２は、例えば多結晶ＳｉあるいはＳＩＣから構
成され、絶縁層３は、例えば二酸化ケイ素（Ｓ　ｉ　Ｏ
２）から構成されている。半導体層４は、例えばエピタ
キシャル成長性によって形成された単結晶Ｓｉからなる
。半導体層４に形成された０ＭＯ３）ランジスタ５は、
ｐチャネルＭＯ３）ランジスタ５ａと、ｎチャネルＭＯ
３）ランジスタ５ｂとからなり、インバータ回路として
の機能を備えている。

また、絶縁層３の上層には、電源電極６と、ＧＮＤ電極
７とが形成されている。これら電極６７は、例えばアル
ミニウム（Ａｊりからなる。そして、電源電極６は、絶
縁層３内に形成された電極６ａに接続されている。一方
、ＧＮＤ電極７は、絶縁層３内に形成された電極７ａに
接続されている。電極６ａ、？ａは、例えばＡＩ！から
なり、ともに平板状となっている。本実施例１において
は、絶縁層３に形成された電極６ａ、？ａの電極面を互
いに所定の間隔を置いて対向させることにより、コンデ
ンサ（回路素子）８が形成されている。コンデンサ８は
、例えばバイパスコンデンサとしての機能を備えている
。すなわち、本実施例１の半導体集積回路装置１におい
ては、バイパスコンデンサを従来よりも半導体集積回路
の近傍に配置することができるので、電源、ＧＮＤ電位
の安定性を向上できる構造となっている。

このように本実施例１によれば、絶縁層３内にコンデン
サ８を形成したことにより、電源、ＧＮＤ間にリードや
ボンディングワイヤ等のインピーダンス取分が含まれな
いので、回路動作時における電源、ＧＮＤ電位の安定性
を向上させることができ、半導体集積回路装置１の信頼
性を向上させることが可能となる。

また、バイパスコンデンサを外付けしないので、外付は
コンデンサによる配置面積の増大を防止することができ
、バイパスコンデンサを外付けしていた従来の技術に比
較して半導体集積回路装置１を大幅に小形化することが
可能となる。

〔実施例２〕第２図および第３図は本発明の他の実施例である半導体
集積回路装置の断面図である。

本実施例２においては、絶縁層内に形成されたコンデン
サがフィルタ回路に用いられている。

第２図に示すように、絶縁層３内に形成された電極９ａ
、９ｃおよび電極９ｂ、９ｃは、それぞれ互いに対向し
てコンデンサ８を形成している。

電極９ａ、９ｃは、それぞれ絶縁層３の上層に形成され
た外部信号電極１０ａ、１０ｃに接続されている。また
、電極９ｂは、絶縁層３の上層に形成された内部信号電
極１０ｂに接続されている。

絶縁層３内に形成された電極９ｃは、例えば第３図に示
すように絶縁層３の上層に形成されたＧＮＤ電極７にし
ても良い。

本実施例２によれば、従来、外付けしなければならなか
った比較的大容量を必要とするフィルタ回路のコンデン
サを、ＳＯＩ構造の半導体集積回路装置１における絶縁
層３内に形成するので、半導体集積回路装置ｌを大幅に
小形化することが可能となる。

以上、本発明者によってなされた発明を実施例に基づき
具体的に説明したが、本発明は前記実施例１，２に限定
されるものではなく、その要旨を逸脱しない範囲で種々
変更可能であることはいうまでもない。

例えば、前記実施例１においては、コンデンサをバイパ
スコンデンサとして用いた場合について説明したが、こ
れに限定されるものではなく種々変更可能であり、例え
ば二次電池として用いても良い。

また、前記実施例１．２においては、絶縁層を３１０２
により構成した場合について説明したが、これに限定さ
れるものではなく種々変更可能であり、例えばサファイ
ヤやダイヤモンドによって構成しても良い。

また、前記実施例１．２においては、絶縁層内に回路素
子としてコンデンサを形成した場合について説明したが
、これに限定されるものではなく種々変更可能であり、
例えば第４図に示すように、絶縁層３内に回路素子とし
て抵抗Ｒを形成しても良い。

また、絶縁層内に抵抗およびコンデンサを形成し、ダン
パー抵抗、波形成形用コンデンサ、インピーダンスマツ
チング回路等を形成しても良い。

また、絶縁層内にダイオード等の能動素子を埋め込み、
入力保護回路を形成しても良い。

また、前記実施例１．２においては、電極を互いに対向
させることによりコンデンサを形成した場合について説
明したが、これに限定されるものではなく、例えば第５
図に示すように、絶縁層３にセラミックコンデンサ１１
を設けても良い。

また、前記実施例１．２においては、下層基板を多結晶
Ｓ１あるいはＳｉＣによって構成した場合について説明
したが、これに限定されるものではなく種々変更可能で
あり、例えば単結晶Ｓ１でも良い。この場合、下層基板
にもＭＯＳ）ランジスタ等の回路素子を形成し、第６図
に示すように、下層基板２ａの外周からボンディングワ
イヤ１２を介して回路素子の電極を引き出しても良い。

また、ボンディングワイヤ１２に代えて、第７図に示す
ように、ＣＣＢ　（ＣｏｎｔｒｏｌｌｅｄＣｏｌｌａｐ
ｓｅ　Ｂｏｎｄｉｎｇ）バンブ１３により回路素子の電
極を引き出し、半導体集積回路装置１をセラミック等の
基板１４にフェイスダウンボンディングしても良い。

以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野である半導体層にＣＭＯＳ
トランジスタが形成されたＳＯＩＯ造の半導体集積回路
装置に適用した場合について説明したが、これに限定さ
れず種々適用可能であり、例えばバイポーラトランジス
タが形成された他のＳＯ工槽構造半導体集積回路装置に
適用することも可能である。

〔発明の効果〕

本願において開示される発明のうち、代表的なものによ
って得られる効果を簡単に説明すれば、下記のとおりで
ある。

すなわち、絶縁層を介して下層基板上に形成された半導
体層に所定の集積回路を形成したＳＯＩＯ造の半導体集
積回路装置であって、前記絶縁層に回路素子を形成した
請求項１記載の発明によれば、従来、外付けしなければ
ならなかった回路素子を集積回路の形成された半導体層
の近傍に配置することが可能となる。これにより、例え
ば回路素子をコンデンサとし、このコンデンサを電源、
ＧＮＤ間に接続するバイパスコンデンサとして用いれば
、電源、ＧＮＤ間にリードやボンディングワイヤ等のイ
ンピーダンス成分が含まれないので、回路動作時におけ
る電源、ＧＮＤ電位の安定性を向上させることができ、
半導体集積回路装置の信頼性を向上させることが可能と
なる。

また、従来、外付けしなければならなかった回路素子を
絶縁層に形成することにより、外付は回路素子による配
置面積の増大を防止することができ、半導体集積回路装
置を小形化することが可能となる。

【図面の簡単な説明】

第１図は本発明の一実施例である半導体集積回路装置の
要部断面図、第２図〜第７図はそれぞれ本発明の他の各種の実施例で
ある半導体集積回路装置の要部断面図である。ｌ・・・半導体集積回路装置、２，２ａ・・・下層基板
、３・・・絶縁層、４・・・半導体層、５・・・ＣＭＯ
Ｓ）ランジスタ、５ａ・・・ｐチャネルＭＯＳトランジ
スタ、５ｂ・・・ｎチャネルＭＯ３）ランジスタ、６・
・・電源電極、７・・・ＧＮＤ電極、５ａ、７ａ・・・
電極、８・・・コンデンサ、９ａ〜９Ｃ・・・電極、１
０ａ。１０ｃ・・・外部信号電極、１０ｂ・・・内部信号電極
、１１・・・セラミックコンデンサ、１２・・・ボンデ
ィングワイヤ、１３・・・ＣＣＢバンブ、１４・・・基
板。

Claims

【特許請求の範囲】１、絶縁層を介して下層基板上に形成された半導体層に
所定の集積回路を形成したＳＯＩ構造の半導体集積回路
装置であって、前記絶縁層に回路素子を形成したことを
特徴とする半導体集積回路装置。２、前記回路素子がコンデンサであることを特徴とする
請求項１記載の半導体集積回路装置。３、前記コンデンサが電源、ＧＮＤ間に接続されたバイ
パスコンデンサであることを特徴とする請求項２記載の
半導体集積回路装置。４、前記コンデンサがフィルタ回路を構成するコンデン
サであることを特徴とする請求項２記載の半導体集積回
路装置。