JPH03222352A - 混成集積回路の製造方法 - Google Patents
混成集積回路の製造方法Info
- Publication number
- JPH03222352A JPH03222352A JP2016775A JP1677590A JPH03222352A JP H03222352 A JPH03222352 A JP H03222352A JP 2016775 A JP2016775 A JP 2016775A JP 1677590 A JP1677590 A JP 1677590A JP H03222352 A JPH03222352 A JP H03222352A
- Authority
- JP
- Japan
- Prior art keywords
- insulating resin
- metal foil
- hybrid integrated
- integrated circuit
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 13
- 229910052751 metal Inorganic materials 0.000 claims abstract description 40
- 239000002184 metal Substances 0.000 claims abstract description 40
- 239000011347 resin Substances 0.000 claims abstract description 38
- 229920005989 resin Polymers 0.000 claims abstract description 38
- 239000011888 foil Substances 0.000 claims abstract description 31
- 238000000034 method Methods 0.000 claims abstract description 18
- 239000000919 ceramic Substances 0.000 claims abstract description 16
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 12
- 229910052802 copper Inorganic materials 0.000 claims abstract description 8
- 239000010949 copper Substances 0.000 claims abstract description 8
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 claims abstract description 4
- 229910052582 BN Inorganic materials 0.000 claims abstract description 3
- PZNSFCLAULLKQX-UHFFFAOYSA-N Boron nitride Chemical compound N#B PZNSFCLAULLKQX-UHFFFAOYSA-N 0.000 claims abstract description 3
- 239000004020 conductor Substances 0.000 claims abstract description 3
- 239000011889 copper foil Substances 0.000 claims abstract description 3
- LTPBRCUWZOMYOC-UHFFFAOYSA-N Beryllium oxide Chemical compound O=[Be] LTPBRCUWZOMYOC-UHFFFAOYSA-N 0.000 claims abstract 4
- 239000000758 substrate Substances 0.000 claims description 31
- 238000005530 etching Methods 0.000 claims description 10
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims 1
- 229910010271 silicon carbide Inorganic materials 0.000 claims 1
- 229920001721 polyimide Polymers 0.000 abstract description 3
- 239000009719 polyimide resin Substances 0.000 abstract description 2
- 230000020169 heat generation Effects 0.000 description 6
- 230000017525 heat dissipation Effects 0.000 description 5
- 238000007747 plating Methods 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000005476 soldering Methods 0.000 description 2
- QPLDLSVMHZLSFG-UHFFFAOYSA-N Copper oxide Chemical compound [Cu]=O QPLDLSVMHZLSFG-UHFFFAOYSA-N 0.000 description 1
- 239000005751 Copper oxide Substances 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- 229910001374 Invar Inorganic materials 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 229910000431 copper oxide Inorganic materials 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000007731 hot pressing Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/44—Manufacturing insulated metal core circuits or other insulated electrically conductive core circuits
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（イ〉産業上の利用分野
本発明はパワー素子が搭載された混成集積回路に関し、
特にパワー素子の発熱を考慮した混成集積回路の製造方
法に関する。
特にパワー素子の発熱を考慮した混成集積回路の製造方
法に関する。
〈口）従来の技術
従来から、パワー用の半導体素子を搭載したパワー用の
混成集積回路においては、その動作中に発生する熱放散
を考慮していわゆるヒートシンクを介してパワー素子を
基板上に固着搭載する方式が一般的に用いられている。
混成集積回路においては、その動作中に発生する熱放散
を考慮していわゆるヒートシンクを介してパワー素子を
基板上に固着搭載する方式が一般的に用いられている。
第３図は従来の混成集積回路を示す断面図であリ、（２
１）はアルミニウムの如き金属基板、（２２）はエポキ
シ系あるいはポリイミド系の絶縁樹脂層、（２３〉は＠
箔より形成された所望形状の導電路、〈２４）は銅ある
いはインバーよりなるヒートシンク、（２５）はパワー
半導体素子である。
１）はアルミニウムの如き金属基板、（２２）はエポキ
シ系あるいはポリイミド系の絶縁樹脂層、（２３〉は＠
箔より形成された所望形状の導電路、〈２４）は銅ある
いはインバーよりなるヒートシンク、（２５）はパワー
半導体素子である。
説明するまでもなく、導電路（２３）のパッド部分（２
３’）上にヒートシンク（２４）が半田によって固着さ
れ、そのヒートシンク〈２４〉上にはパワー素子（２５
）が固着され、そのパワー素子（２４）と近傍の導電路
（２３）とは金属細線で電気的に接続され所定のパワー
回路が形成されていた。
３’）上にヒートシンク（２４）が半田によって固着さ
れ、そのヒートシンク〈２４〉上にはパワー素子（２５
）が固着され、そのパワー素子（２４）と近傍の導電路
（２３）とは金属細線で電気的に接続され所定のパワー
回路が形成されていた。
上述したパワー用の混成集積回路ではパワー素子（２４
）から発生した熱は絶縁樹脂層（２２）を介して基板〈
２１〉に伝導されるため、絶縁樹脂層（２２）の熱抵抗
比が高いことによって熱伝導が非常に悪く大電力用には
あまり適さない構造であった。
）から発生した熱は絶縁樹脂層（２２）を介して基板〈
２１〉に伝導されるため、絶縁樹脂層（２２）の熱抵抗
比が高いことによって熱伝導が非常に悪く大電力用には
あまり適さない構造であった。
しかしながら、絶縁樹脂層（２２）中にシリカ等の熱抵
抗比の高い材料を含有させることでＩＯＡ〜３０Ａクラ
スの電流による発熱に対応することが可能となったが、
５０Ａ〜３００Ａクラスの大電流による発熱を考えた場
合、その程度の改良では何んら解決することができなか
った。
抗比の高い材料を含有させることでＩＯＡ〜３０Ａクラ
スの電流による発熱に対応することが可能となったが、
５０Ａ〜３００Ａクラスの大電流による発熱を考えた場
合、その程度の改良では何んら解決することができなか
った。
また、５０Ａ〜３００Ａクラスの大電流の発熱に対応す
るモジュールを第６図に示す。この構造は第４図に示す
如く、銅板からなる放熱板（３１）上にアルミナセラミ
ックス基板（３２）を固着してその基板（３２）上にパ
ワー用の導電路〈３３〉を形成し、その導電路（３３）
の所定部分にパワー素子（３４）を固着して熱放散を向
上させるものである。
るモジュールを第６図に示す。この構造は第４図に示す
如く、銅板からなる放熱板（３１）上にアルミナセラミ
ックス基板（３２）を固着してその基板（３２）上にパ
ワー用の導電路〈３３〉を形成し、その導電路（３３）
の所定部分にパワー素子（３４）を固着して熱放散を向
上させるものである。
（ハ〉発明が解決しようとする課題
第３図で示した従来構造では上述した様に５０Ａ〜３０
０Ａクラスの大電流による発熱を考慮したときには熱放
散が悪く大電流の混成集積回路として用いることができ
なかった。
０Ａクラスの大電流による発熱を考慮したときには熱放
散が悪く大電流の混成集積回路として用いることができ
なかった。
また、第４図で示した従来構造では大電流による発熱と
いう点では考慮できるが、大電流回路以外の回路パター
ンを形成することが非常に困難である。なぜなら、セラ
ミックス基板（３２）上に形成される大電流用のパター
ン杜銅のメツキ法、メタライズ法、印刷法等の手段で形
成されるため５０Ａ〜１００μの小信号用のパターンを
同一のセラミックス基板（３２）上に形成することはそ
の工程が極めて困難となるからである。
いう点では考慮できるが、大電流回路以外の回路パター
ンを形成することが非常に困難である。なぜなら、セラ
ミックス基板（３２）上に形成される大電流用のパター
ン杜銅のメツキ法、メタライズ法、印刷法等の手段で形
成されるため５０Ａ〜１００μの小信号用のパターンを
同一のセラミックス基板（３２）上に形成することはそ
の工程が極めて困難となるからである。
（ニ）課題を解決するための手段
本発明は上述した課題に鑑みて為されたものであり、所
望形状の金属基板を準備する工程と所定位置に複数の孔
を設け且つ夫々の熱抵抗比を略−致させた金属箔付絶縁
樹脂の前記金属箔をエツチングし所望形状の導電路を形
成する工程と前記絶縁樹脂を前記基板上に貼着する工程
と前記孔で露出された前記基板表面上にパワー素子が固
着されたセラミックス片を固着する工程とを具備するこ
とを特徴とする。
望形状の金属基板を準備する工程と所定位置に複数の孔
を設け且つ夫々の熱抵抗比を略−致させた金属箔付絶縁
樹脂の前記金属箔をエツチングし所望形状の導電路を形
成する工程と前記絶縁樹脂を前記基板上に貼着する工程
と前記孔で露出された前記基板表面上にパワー素子が固
着されたセラミックス片を固着する工程とを具備するこ
とを特徴とする。
（木）作用
この様に本発明に依れば、金属箔付絶縁樹脂に複数の孔
を設けて、前記金属箔をエツチングして所望形状の導電
路を形成した後に前記絶縁樹脂を基板上に貼着すること
により、パワー素子が固着されるセラミックス片を基板
上に固着する際の孔を精度よく形成することができる。
を設けて、前記金属箔をエツチングして所望形状の導電
路を形成した後に前記絶縁樹脂を基板上に貼着すること
により、パワー素子が固着されるセラミックス片を基板
上に固着する際の孔を精度よく形成することができる。
また、エツチング工程時に金属箔付絶縁樹脂と金属基板
とが別々に分離されているためにエツチング処理時に基
板のコーティング作業が不要となる。
とが別々に分離されているためにエツチング処理時に基
板のコーティング作業が不要となる。
（へ〉実施例
以下に第１図Ａ乃至第１図りおよび第２図に示した実施
例に基づいて本発明の混成集積回路の製造方法を詳細に
説明する。
例に基づいて本発明の混成集積回路の製造方法を詳細に
説明する。
先ず、第１図Ａに示す如く、所望形状の金属基板（１）
を準備する。基板（１）としては例えば２ｍ〜５柵程度
の厚みを有した銅基板を用いる。その基板（１）の表面
には周知のメツキ技術によってニッケルメッキ膜（１ａ
）を形成する。
を準備する。基板（１）としては例えば２ｍ〜５柵程度
の厚みを有した銅基板を用いる。その基板（１）の表面
には周知のメツキ技術によってニッケルメッキ膜（１ａ
）を形成する。
次に第１図Ｂに示す如く、金属箔付絶縁樹脂（２）に複
数の孔（３）を形成する。金属箔付絶縁樹脂（２）は銅
箔（２８）とポリイミド樹脂（２ｂ）とが一体止された
ものであり、両者の熱抵抗比は実質的に同一となる様に
選択して用いる。本実施例で用いられる金属箔付絶縁樹
脂（２）の金属箔（２ａ）の熱抵抗比αは１７Ｘ １０
−６／℃１絶縁樹脂（２ｂ）の熱抵抗比αは１６ Ｘ
１０−５／℃であり上述した様に路間−の値となる様に
設計される。その金属箔付絶縁樹脂（２）にはプレス打
抜き等の手段によって複数の孔（３）を形成する。
数の孔（３）を形成する。金属箔付絶縁樹脂（２）は銅
箔（２８）とポリイミド樹脂（２ｂ）とが一体止された
ものであり、両者の熱抵抗比は実質的に同一となる様に
選択して用いる。本実施例で用いられる金属箔付絶縁樹
脂（２）の金属箔（２ａ）の熱抵抗比αは１７Ｘ １０
−６／℃１絶縁樹脂（２ｂ）の熱抵抗比αは１６ Ｘ
１０−５／℃であり上述した様に路間−の値となる様に
設計される。その金属箔付絶縁樹脂（２）にはプレス打
抜き等の手段によって複数の孔（３）を形成する。
次に第１図Ｃに示す如く、金属箔付絶縁樹脂（２）の金
属ｆｉ（２ａ）を所望パターンにエツチングして所望形
状の導電路（４）を形成する。このときのエツチング工
程は周知技術で形成でき、ここでは説明を省略する。エ
ツチング形成された導電路（４）は第１図Ｃの（ｂ）に
示す如く、パワー用の導電路（４ａ）と小信号用の導電
路（４ｂ）とが形成される。
属ｆｉ（２ａ）を所望パターンにエツチングして所望形
状の導電路（４）を形成する。このときのエツチング工
程は周知技術で形成でき、ここでは説明を省略する。エ
ツチング形成された導電路（４）は第１図Ｃの（ｂ）に
示す如く、パワー用の導電路（４ａ）と小信号用の導電
路（４ｂ）とが形成される。
即ち、導電路り４）は金属箔付絶縁樹脂（２）の状態で
形成されることになり、本発明でＣま金属箔〈２ａ）と
絶縁樹脂（２ｂ）との両者の熱抵抗比αを路間−に設定
しているため、エツチングして導電路（４）を形成して
もいずれの位置において熱抵抗比が一定となり、絶縁樹
脂（２ｂ）がエツチング後、カール状に巻く様なことは
ない。それに対して、金属箔（２ａ）と絶縁樹脂（２ｂ
）との熱抵抗比αが異なるとエツチング後にαの違いに
より絶縁樹脂〈２ｂ〉がカール状に巻き込み後述する丁
程が行えない。
形成されることになり、本発明でＣま金属箔〈２ａ）と
絶縁樹脂（２ｂ）との両者の熱抵抗比αを路間−に設定
しているため、エツチングして導電路（４）を形成して
もいずれの位置において熱抵抗比が一定となり、絶縁樹
脂（２ｂ）がエツチング後、カール状に巻く様なことは
ない。それに対して、金属箔（２ａ）と絶縁樹脂（２ｂ
）との熱抵抗比αが異なるとエツチング後にαの違いに
より絶縁樹脂〈２ｂ〉がカール状に巻き込み後述する丁
程が行えない。
次に第１図りに示す如く、基板（１）上に絶縁樹脂（２
ｂ）を貼着し、絶縁樹脂（２ｂ〉に設けられた孔（３〉
で露出された基板（１）上にパワー素子〈５〉が固着さ
れたセラミックス片（６）を固着する。
ｂ）を貼着し、絶縁樹脂（２ｂ〉に設けられた孔（３〉
で露出された基板（１）上にパワー素子〈５〉が固着さ
れたセラミックス片（６）を固着する。
導電路〈４〉が形成された絶縁樹脂（２ｂ）にはシート
状（あるいは液状）の接着剤（９）を配置（塗布）し基
板（１）上に配置した後、ホットプレス等の手段によっ
て強固に貼着される。
状（あるいは液状）の接着剤（９）を配置（塗布）し基
板（１）上に配置した後、ホットプレス等の手段によっ
て強固に貼着される。
セラミックス片（６）としては熱抵抗比の小さい例えば
窒化アルミニウム、窒化ホウ素、ヘリリア等の材料があ
るが、本実施例でもっとも一般的である窒化アルミニウ
ムを用いるものとする。第２図はそのセラミックス片（
６）を示す断面図であり、その上下面には酸化銅を介し
て銅板が固着された導体層（６ａ）が形成されている。
窒化アルミニウム、窒化ホウ素、ヘリリア等の材料があ
るが、本実施例でもっとも一般的である窒化アルミニウ
ムを用いるものとする。第２図はそのセラミックス片（
６）を示す断面図であり、その上下面には酸化銅を介し
て銅板が固着された導体層（６ａ）が形成されている。
従って基板（１）上には半田によって固着される。また
、セラミックス片（６）上に固着されるパワー素子〈５
〉も半田によって固着搭載されることはいうまでもない
。
、セラミックス片（６）上に固着されるパワー素子〈５
〉も半田によって固着搭載されることはいうまでもない
。
パワー素子（５〉と近傍のパワー用の導電路（４）とは
ワイヤ線で電気的に接続される。第１図からは明らかに
されないが基板〈１〉上には小信号用の素子も搭載され
近傍の小信号用導電路と接続されている。また、本実施
例ではパワー素子（５〉と接続される導電路（４）上に
銅板〈８〉が固着され大電流を容易に流せる様に配慮し
である。
ワイヤ線で電気的に接続される。第１図からは明らかに
されないが基板〈１〉上には小信号用の素子も搭載され
近傍の小信号用導電路と接続されている。また、本実施
例ではパワー素子（５〉と接続される導電路（４）上に
銅板〈８〉が固着され大電流を容易に流せる様に配慮し
である。
斯る本発明に依れば、金属箔と絶縁樹脂との熱抵抗比α
を路間−としたことにより、エツチング工程時に金属箔
付絶縁樹脂と金属基板とが分離、即ち、金属箔付絶縁樹
脂のみでエツチングすることが可能となり、その結果、
基板表面を保護するための治具等の手段を不要として基
板上に導電路を形成することができる。
を路間−としたことにより、エツチング工程時に金属箔
付絶縁樹脂と金属基板とが分離、即ち、金属箔付絶縁樹
脂のみでエツチングすることが可能となり、その結果、
基板表面を保護するための治具等の手段を不要として基
板上に導電路を形成することができる。
（ト）発明の効果
以上に詳述した如く、本発明に依れば、製造工程を容易
にして且つ、大電流対応用の混成集積回路を提供するこ
とができる。
にして且つ、大電流対応用の混成集積回路を提供するこ
とができる。
マタ、本発明では従来の製造工程をそのまま利用するこ
とができる。
とができる。
更に本発明では、パワー回路と小信号用回路とが同一基
板上に形成されているので混成集積回路の薄型化が実現
できる。
板上に形成されているので混成集積回路の薄型化が実現
できる。
第１図Ａ乃至第１図りは本発明の製造工程を示す断面図
、第２図は本実施例で用いるセラミックス片を示す断面
図、第３図および第４図は従来例を示す断面図である。 （１）・・・金属基板、 （２）・・・金属箔付絶縁樹
脂、（３）・・・孔、 （４）・・・導電路、 （５）
・・・パワー素子、（６）・・・セラミックス片。
、第２図は本実施例で用いるセラミックス片を示す断面
図、第３図および第４図は従来例を示す断面図である。 （１）・・・金属基板、 （２）・・・金属箔付絶縁樹
脂、（３）・・・孔、 （４）・・・導電路、 （５）
・・・パワー素子、（６）・・・セラミックス片。
Claims (6)
- （１）所望形状の金属基板を準備する工程と、所定位置
に複数の孔を設け且つ夫々の熱抵抗比を略一致させた金
属箔付絶縁樹脂の前記金属箔をエッチングし所望形状の
導電路を形成する工程と前記絶縁樹脂を前記基板上に貼
着する工程と前記孔で露出された前記基板表面上にパワ
ー素子が固着されたセラミックス片を固着する工程とを
具備することを特徴とする混成集積回路の製造方法。 - （２）前記金属基板として銅を用いたことを特徴とする
請求項１記載の混成集積回路の製造方法。 - （３）前記セラミックス片として窒化アルミニウム片、
窒化ホウ素片、炭化ケイ素片あるいはベリリア片を用い
たことを特徴とする請求項１記載の混成集積回路の製造
方法。 - （４）前記セラミックス片の両面には導体層が形成され
ていることを特徴とする請求項３記載の混成集積回路の
製造方法。 - （５）前記金属箔として銅箔を用いたことを特徴とする
請求項１記載の混成集積回路の製造方法。 - （６）前記金属箔付絶縁樹脂の前記金属箔の熱抵抗比を
１７×１０＾−＾６／℃とし、前記絶縁樹脂の熱抵抗比
を１６×１０＾−＾５／℃としたことを特徴とする請求
項１記載の混成集積回路の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016775A JPH03222352A (ja) | 1990-01-26 | 1990-01-26 | 混成集積回路の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016775A JPH03222352A (ja) | 1990-01-26 | 1990-01-26 | 混成集積回路の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03222352A true JPH03222352A (ja) | 1991-10-01 |
Family
ID=11925579
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2016775A Pending JPH03222352A (ja) | 1990-01-26 | 1990-01-26 | 混成集積回路の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03222352A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1603376A1 (fr) | 2004-06-03 | 2005-12-07 | BREE (Beauce Réalisations et Études Électroniques) | Circuit imprimé à dépôt sélectif |
-
1990
- 1990-01-26 JP JP2016775A patent/JPH03222352A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1603376A1 (fr) | 2004-06-03 | 2005-12-07 | BREE (Beauce Réalisations et Études Électroniques) | Circuit imprimé à dépôt sélectif |
| FR2871337A1 (fr) * | 2004-06-03 | 2005-12-09 | Bree Beauce Realisations Et Et | Circuit imprime a depot selectif |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6548328B1 (en) | Circuit device and manufacturing method of circuit device | |
| US6562660B1 (en) | Method of manufacturing the circuit device and circuit device | |
| US7091606B2 (en) | Circuit device and manufacturing method of circuit device and semiconductor module | |
| US5986338A (en) | Assembly of semiconductor device | |
| JP2005277356A (ja) | 回路装置 | |
| JPH0529537A (ja) | 半導体モジユール構造 | |
| JPS62230027A (ja) | 半導体装置の製造方法 | |
| JP2735912B2 (ja) | インバータ装置 | |
| JPH03195083A (ja) | 混成集積回路およびその製造方法 | |
| JPH03222352A (ja) | 混成集積回路の製造方法 | |
| JPH09260581A (ja) | 複合半導体装置の製造方法 | |
| US20030209783A1 (en) | Assembly structure for electronic power integrated circuit formed on a semiconductor die and corresponding manufacturing process | |
| JP2735920B2 (ja) | インバータ装置 | |
| JP4663172B2 (ja) | 半導体装置の製造方法 | |
| JPH03195081A (ja) | 混成集積回路およびその製造方法 | |
| JPH05218606A (ja) | 回路装置 | |
| JP3509879B2 (ja) | 半導体ウエファー上に金属化層を形成する方法 | |
| JPH06216526A (ja) | 薄膜多層配線基板 | |
| JP2914679B2 (ja) | 混成集積回路装置 | |
| JP2684757B2 (ja) | 半導体装置パッケージ | |
| JP2744097B2 (ja) | 混成集積回路 | |
| JPH02267941A (ja) | 突起電極の形成方法 | |
| JPH0636592Y2 (ja) | 混成集積回路装置 | |
| JPH03195082A (ja) | 混成集積回路 | |
| JP2002076215A (ja) | 半導体装置パッケージ及びその作製方法 |