JPH03220591A - 液晶表示制御回路 - Google Patents
液晶表示制御回路Info
- Publication number
- JPH03220591A JPH03220591A JP1704390A JP1704390A JPH03220591A JP H03220591 A JPH03220591 A JP H03220591A JP 1704390 A JP1704390 A JP 1704390A JP 1704390 A JP1704390 A JP 1704390A JP H03220591 A JPH03220591 A JP H03220591A
- Authority
- JP
- Japan
- Prior art keywords
- data
- line
- display data
- counter
- blank
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims description 8
- 238000010586 diagram Methods 0.000 description 7
- 238000006243 chemical reaction Methods 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 210000000988 bone and bone Anatomy 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Transforming Electric Information Into Light Information (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、ＬＣＤの表示データ及び制御信号を発生する
液晶表示制御回路に関する。
液晶表示制御回路に関する。
［従来の技術］
６４０Ｘ４００ドツトマトリツクスＬＣＤのブロック図
を第４図に示す、４０１〜４１２はＸドライバＩＣ１４
１３〜４１６はＹドライバＩＣである。このＬＣＤは上
下２画面駆動のＬＣＤで、上置面の画素を４０１〜４０
６のＸドライバで駆動し下画面の画素を４０７〜４１２
のＸドライバで駆動する構成となっている。Ｙドライバ
も同様に上置面用の４１３，４１４と子画面用の４１５
．４１６とに分離された構成となっている。このＬＣＤ
の表示タイミングを第５図に示す、ＹＤはＹドライバの
スキャニングスタートパルスで、その１周期が１フレー
ムに相当する。ＬＰはＸドライバのラッチパルス兼Ｙド
ライバのシフトクロックで、ＹドライバはこのＬＰが入
力される毎に１ラインめから順に選択される。この２画
面駆動のＬＣＤの場合、１ラインめと２０１ラインめは
同じタイミングで選択される。次に２ラインめ、３ライ
ンめと順に選択され、最後に２００ラインが選択された
後ブランクラインで１フレームが終了する。ブランクラ
インとは、とのＹドライバら選択されてない時間で、第
５図においてはＬＰが１フレームで２０２発入力される
ので、２ライン分のブランクラインが設けられている。
を第４図に示す、４０１〜４１２はＸドライバＩＣ１４
１３〜４１６はＹドライバＩＣである。このＬＣＤは上
下２画面駆動のＬＣＤで、上置面の画素を４０１〜４０
６のＸドライバで駆動し下画面の画素を４０７〜４１２
のＸドライバで駆動する構成となっている。Ｙドライバ
も同様に上置面用の４１３，４１４と子画面用の４１５
．４１６とに分離された構成となっている。このＬＣＤ
の表示タイミングを第５図に示す、ＹＤはＹドライバの
スキャニングスタートパルスで、その１周期が１フレー
ムに相当する。ＬＰはＸドライバのラッチパルス兼Ｙド
ライバのシフトクロックで、ＹドライバはこのＬＰが入
力される毎に１ラインめから順に選択される。この２画
面駆動のＬＣＤの場合、１ラインめと２０１ラインめは
同じタイミングで選択される。次に２ラインめ、３ライ
ンめと順に選択され、最後に２００ラインが選択された
後ブランクラインで１フレームが終了する。ブランクラ
インとは、とのＹドライバら選択されてない時間で、第
５図においてはＬＰが１フレームで２０２発入力される
ので、２ライン分のブランクラインが設けられている。
このブランクラインの間は、とのＹドライバち選択され
ておらず、Ｘドライバデークロ、ブランクデータを出力
している。但し、Ｘドライバの入力データＵＤｏ−ＵＤ
３、ＬＤＯ−ＬＤ３は１ライン分前にブランクデータが
出力される。このブランクラインの間に、交流化信号Ｗ
Ｆを反転させることで、上下各画面の先頭及び最終ライ
ンの実効電圧を他のラインのそれと等しくし、クロスト
ークを低減させている。
ておらず、Ｘドライバデークロ、ブランクデータを出力
している。但し、Ｘドライバの入力データＵＤｏ−ＵＤ
３、ＬＤＯ−ＬＤ３は１ライン分前にブランクデータが
出力される。このブランクラインの間に、交流化信号Ｗ
Ｆを反転させることで、上下各画面の先頭及び最終ライ
ンの実効電圧を他のラインのそれと等しくし、クロスト
ークを低減させている。
従来の液晶表示制御回路は、以上の様な液晶表示制御信
号を発生していた。
号を発生していた。
［発明が解決しようとする課題］
第５図に示した様にブランクラインを設けて、その間の
表示データ（ＵＤ○〜３、ＬＤ○〜３）をＯに固定した
場合、ブランクラインをはさんだ前後のデータがＯの場
合は問題ない（Ｘの）が、前後のデータが１のときは、
Ｘ■に示す様にブランクラインから先頭ラインあるいは
最終ラインからブランクラインへと変化する際にＸドラ
イバのデータら変化する０例えば１のデータで全表示を
塗りつぶした時を考えてみると、Ｘドライバのデータは
、最終ラインからブランクラインへ移る時とブランクラ
インから先頭ラインへ移る時のみ変化し、他では変化し
ない。第６図は第５図のブランクライン前後のＸ■の波
形を拡大したものである。Ｘドライバのデータが変化す
る場合と変化しない場合を比較すると、変化する場合は
その過渡応答骨だけ、変化しない場合に比べ実効電圧が
小さくなってしまう、その結果、前述の様な塗りつぶし
を行なった際に、第Ｆ、第２００、第２０１、及び第４
００ラインは、他のラインに比べ表示濃度が薄いライン
（クロストーク）となってしまう。特に第２００ライン
と第２０１ラインについては、隣接する１９９ラインと
第２０２ラインが濃いため、第２００ラインと第２０１
ラインのみが薄く目立ってしまう。
表示データ（ＵＤ○〜３、ＬＤ○〜３）をＯに固定した
場合、ブランクラインをはさんだ前後のデータがＯの場
合は問題ない（Ｘの）が、前後のデータが１のときは、
Ｘ■に示す様にブランクラインから先頭ラインあるいは
最終ラインからブランクラインへと変化する際にＸドラ
イバのデータら変化する０例えば１のデータで全表示を
塗りつぶした時を考えてみると、Ｘドライバのデータは
、最終ラインからブランクラインへ移る時とブランクラ
インから先頭ラインへ移る時のみ変化し、他では変化し
ない。第６図は第５図のブランクライン前後のＸ■の波
形を拡大したものである。Ｘドライバのデータが変化す
る場合と変化しない場合を比較すると、変化する場合は
その過渡応答骨だけ、変化しない場合に比べ実効電圧が
小さくなってしまう、その結果、前述の様な塗りつぶし
を行なった際に、第Ｆ、第２００、第２０１、及び第４
００ラインは、他のラインに比べ表示濃度が薄いライン
（クロストーク）となってしまう。特に第２００ライン
と第２０１ラインについては、隣接する１９９ラインと
第２０２ラインが濃いため、第２００ラインと第２０１
ラインのみが薄く目立ってしまう。
この様に、従来の方法では、表示データによっては、Ｌ
ＣＤ上下画面の境界にクロストークが発生してしまうと
いう問題を有する。
ＣＤ上下画面の境界にクロストークが発生してしまうと
いう問題を有する。
本発明はこの問題を表示信号を発生する液晶表示制御回
路で解決し、表示データが変化しても、ＬＣＤ上下画面
境界部のクロストークの低減を図ることが本発明の目的
である。
路で解決し、表示データが変化しても、ＬＣＤ上下画面
境界部のクロストークの低減を図ることが本発明の目的
である。
［課題を解決するための手段］
本発明の液晶表示制御回路は、表示データ゛°１”をカ
ウントするカウンタ、表示データ゛°０“をカウントす
るカウンタ及び各々のカウンタのカウント数を比較する
回路を有し、この比較回路の出力でブランキング期間の
表示データを制御する。
ウントするカウンタ、表示データ゛°０“をカウントす
るカウンタ及び各々のカウンタのカウント数を比較する
回路を有し、この比較回路の出力でブランキング期間の
表示データを制御する。
［作 用］
ある限られた領域において、その表示データ゛１”及び
°°〇−をそれぞれカウントするカウンタの内容を比較
回路で比較し、°１°゛が多い場合はブランクデータを
１”に、 °０″が多い場合にはブランクデータを°°
〇−になる種制御する。
°°〇−をそれぞれカウントするカウンタの内容を比較
回路で比較し、°１°゛が多い場合はブランクデータを
１”に、 °０″が多い場合にはブランクデータを°°
〇−になる種制御する。
そうすることで、ブランキング期間と有効な表示期間と
の境界で、表示データの変化を防ぎ、画面の境界部の表
示データのクロストークを低減することができる。
の境界で、表示データの変化を防ぎ、画面の境界部の表
示データのクロストークを低減することができる。
［実 施 例１
第１図に本発明の実施例を示す。第２図にはその動作タ
イミング図を示す。以下この動作を説明する。ＴＪＯ−
Ｕ３、ＬＯ−Ｌ３はバッファメモリ等から読み出された
表示データで、セレクタ１０１を介して、上置面用表示
データＵＤＯ−ＵＤ３、及び子画面用表示データＬＤ○
〜ＬＤ３として出力される。ラインカウンタ１０９は表
示ライン数を１から２０２までカウントし、デコーダ１
１０を通してＢＬＡＮＫ信号を発生する。ＢＬＡＮＫ信
号は第２図に示す様に２００及び２０１ラインのとき（
ブランクライン）のみ”１゛て他では°゛Ｏ″である。
イミング図を示す。以下この動作を説明する。ＴＪＯ−
Ｕ３、ＬＯ−Ｌ３はバッファメモリ等から読み出された
表示データで、セレクタ１０１を介して、上置面用表示
データＵＤＯ−ＵＤ３、及び子画面用表示データＬＤ○
〜ＬＤ３として出力される。ラインカウンタ１０９は表
示ライン数を１から２０２までカウントし、デコーダ１
１０を通してＢＬＡＮＫ信号を発生する。ＢＬＡＮＫ信
号は第２図に示す様に２００及び２０１ラインのとき（
ブランクライン）のみ”１゛て他では°゛Ｏ″である。
この信号がセレクタ１０１のセレクト信号Ｓとして使わ
れる。ブランクラインのとき、このセレクト信号は°゛
１°゛であるから、セレクタは８人力すなわちＢＬＡＮ
ＫＤＡＴＡをセレフトし、出力する。ブランクライン以
外では、セレクト信号は°゛Ｏ”であるから六入力がセ
レクトされ、ＵＯ〜Ｕ３、ＬＯ−Ｌ３がそのまま出力さ
れる。ＢＬＡＮＫＤＡＴＡはブランクデータ判定部１１
１で、子画面の先頭ラインである第２０１ラインめの表
示データにより１”もしくは〇−に決定する。以下、そ
のブランクデータ判定部の動作について説明する。まず
判定の対象となる第２０１ラインのデータはパラレル−
シリアル変換回路（以下Ｐ／５）１０２でシリアルデー
タに変換され、ＡＮＤゲートｌＯ６に入力される。また
同時にシリアルデータはインバータ１０８で反転されて
、ＡＮＤゲート１０７にち入力される。これらのＡＮＤ
ゲート１０６と１０７はデコーダ１１０の出力信号ｌ５
ＴＬＩＮＥがｌ″のときのみイネーブルとなる。すなわ
ち第２０１ライン以外の表示データでは、これらのＡＮ
Ｄゲトの出力は０°゛であるため次の１０ｂｉｔカウン
タ１０３、及び】０４はカウント動作しない。第２０１
ラインの表示データのときは、これらのゲート１０６と
１０７がイネーブルとなり、シリアルデータＳＯが１″
のときは、カウンタ１０３がカウントアツプし、°゛〇
−のときはカウンタ１０４がカウントアツプする。そう
して、１ライン分すなわち６４０ドツト分のカウント動
作が終了すると、デコーダ出力ｌ５ＴＬＩＮＥが°“０
”に反転するため前述の様にカウント動作がディスエー
ブルとなる。その時点でカウンタ１０３の内容はシリア
ルデータ゛１”の数、カウンタ１０４の内容はシリアル
データ゛Ｏ”の数を意味する。そこで、比較回路を用い
てそれぞれを比較し、°“１”′の数が多い場合は、Ｂ
ＬＡＮＫＤＡＴＡを１”とし、逆に°゛Ｏ”の数が多い
場合はＢＬＡＮＫＤＡＴＡを“〇−とする。
れる。ブランクラインのとき、このセレクト信号は°゛
１°゛であるから、セレクタは８人力すなわちＢＬＡＮ
ＫＤＡＴＡをセレフトし、出力する。ブランクライン以
外では、セレクト信号は°゛Ｏ”であるから六入力がセ
レクトされ、ＵＯ〜Ｕ３、ＬＯ−Ｌ３がそのまま出力さ
れる。ＢＬＡＮＫＤＡＴＡはブランクデータ判定部１１
１で、子画面の先頭ラインである第２０１ラインめの表
示データにより１”もしくは〇−に決定する。以下、そ
のブランクデータ判定部の動作について説明する。まず
判定の対象となる第２０１ラインのデータはパラレル−
シリアル変換回路（以下Ｐ／５）１０２でシリアルデー
タに変換され、ＡＮＤゲートｌＯ６に入力される。また
同時にシリアルデータはインバータ１０８で反転されて
、ＡＮＤゲート１０７にち入力される。これらのＡＮＤ
ゲート１０６と１０７はデコーダ１１０の出力信号ｌ５
ＴＬＩＮＥがｌ″のときのみイネーブルとなる。すなわ
ち第２０１ライン以外の表示データでは、これらのＡＮ
Ｄゲトの出力は０°゛であるため次の１０ｂｉｔカウン
タ１０３、及び】０４はカウント動作しない。第２０１
ラインの表示データのときは、これらのゲート１０６と
１０７がイネーブルとなり、シリアルデータＳＯが１″
のときは、カウンタ１０３がカウントアツプし、°゛〇
−のときはカウンタ１０４がカウントアツプする。そう
して、１ライン分すなわち６４０ドツト分のカウント動
作が終了すると、デコーダ出力ｌ５ＴＬＩＮＥが°“０
”に反転するため前述の様にカウント動作がディスエー
ブルとなる。その時点でカウンタ１０３の内容はシリア
ルデータ゛１”の数、カウンタ１０４の内容はシリアル
データ゛Ｏ”の数を意味する。そこで、比較回路を用い
てそれぞれを比較し、°“１”′の数が多い場合は、Ｂ
ＬＡＮＫＤＡＴＡを１”とし、逆に°゛Ｏ”の数が多い
場合はＢＬＡＮＫＤＡＴＡを“〇−とする。
以上、述べた様に本発明によれば、第２０１ラインの表
示データによって、１−が多いときにはブランクライン
の表示データを“ｌ゛°に、０°°が多いときにはブラ
ンクラインの表示ブタを°゛Ｏ”にすることができる。
示データによって、１−が多いときにはブランクライン
の表示データを“ｌ゛°に、０°°が多いときにはブラ
ンクラインの表示ブタを°゛Ｏ”にすることができる。
すなわち、ブランクラインの表示データと第２０１ライ
ンの表示データとができる限り一致する様に、ブランク
ラインの表示データが定まり第２０１ラインのクロスト
ークを低減できる。実用上、クロストークが目立つのは
、上下画面の境界にわたって塗りつぶした時、すなわち
第２００ラインと第２０１ラインはほぼ同じデータのと
きなので、本実施例の様に第２０１ラインのデータによ
って上置面データＵＤＯ−ＵＤ３のブランクラインのデ
ータで定めてちほとんど問題ない。厳密に第１ライン、
第２００ライン、第２０１ライン、第４００ラインと制
御したければ、その分だｔブ、プラン２デー２ ＋１１
定回路を増やしてやれば良い。
ンの表示データとができる限り一致する様に、ブランク
ラインの表示データが定まり第２０１ラインのクロスト
ークを低減できる。実用上、クロストークが目立つのは
、上下画面の境界にわたって塗りつぶした時、すなわち
第２００ラインと第２０１ラインはほぼ同じデータのと
きなので、本実施例の様に第２０１ラインのデータによ
って上置面データＵＤＯ−ＵＤ３のブランクラインのデ
ータで定めてちほとんど問題ない。厳密に第１ライン、
第２００ライン、第２０１ライン、第４００ラインと制
御したければ、その分だｔブ、プラン２デー２ ＋１１
定回路を増やしてやれば良い。
第３図に、プランクデーク判定回路の別の実施例を示す
。ここでは、アップ／ダウンカウンタを用いることで、
前述のカウンタ１０３とｌ○４とを一つのカウンタで兼
用し、さらに比較回路ら兼ねている。アップ／ダウンカ
ウンタのビット数を余分に１ビツト取ると、最大６４０
個アップカウントしてち最上位ビット（ＭＳＢ）は○゛
°である。逆に最大６４０個ダウンカウントしてチＭｓ
Ｂは°゛１”のままである。従って最上位ビット（ＭＳ
Ｂ）の値をみると、シリアルデータの”１”が多いか〇
−が多いが判定できる。よってこれをブランクデータと
して使用すれば良い。
。ここでは、アップ／ダウンカウンタを用いることで、
前述のカウンタ１０３とｌ○４とを一つのカウンタで兼
用し、さらに比較回路ら兼ねている。アップ／ダウンカ
ウンタのビット数を余分に１ビツト取ると、最大６４０
個アップカウントしてち最上位ビット（ＭＳＢ）は○゛
°である。逆に最大６４０個ダウンカウントしてチＭｓ
Ｂは°゛１”のままである。従って最上位ビット（ＭＳ
Ｂ）の値をみると、シリアルデータの”１”が多いか〇
−が多いが判定できる。よってこれをブランクデータと
して使用すれば良い。
［発明の効果］
本発明を用いると、表示パターンを検出して自動的にブ
ランクラインの表示データを表示パターンの値と同じに
なる種設定できるので、表示パターンが変化してち、常
に上下画面境界のクロストクを低減することができる。
ランクラインの表示データを表示パターンの値と同じに
なる種設定できるので、表示パターンが変化してち、常
に上下画面境界のクロストクを低減することができる。
第１図は本発明の実施例を示す図。
０１
０２
０９
１０
１１
セレクタ
パラレル−シリアル変換回路
ラインカウンタ
デコーダ
ブランクデータ判定回路
第２図は本発明の動作タイミング図。
第３図はブランクデータ判定回路の別の実施例を示す図
。 第４図は６４０Ｘ４００ドツトマトリツクスＬＣＤのブ
ロック図。 第５図は従来の動作タイミング図。 第６図は第５図の一部拡大図。 以上
。 第４図は６４０Ｘ４００ドツトマトリツクスＬＣＤのブ
ロック図。 第５図は従来の動作タイミング図。 第６図は第５図の一部拡大図。 以上
Claims (1)
- １フレーム時間において、表示に必要な有効データを発
生する期間と無効データを発生するブランキング期間と
を持つ液晶表示制御回路において、表示データ“１”を
カウントするカウンタ、表示データ“０”をカウントす
るカウンタ、及び各々のカウンタのカウント数を比較す
る回路を有し、この比較回路の出力で、前記ブランキン
グ期間の表示データを制御することを特徴とする液晶表
示制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1704390A JPH03220591A (ja) | 1990-01-26 | 1990-01-26 | 液晶表示制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1704390A JPH03220591A (ja) | 1990-01-26 | 1990-01-26 | 液晶表示制御回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03220591A true JPH03220591A (ja) | 1991-09-27 |
Family
ID=11932970
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1704390A Pending JPH03220591A (ja) | 1990-01-26 | 1990-01-26 | 液晶表示制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03220591A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000013320A1 (fr) * | 1998-09-01 | 2000-03-09 | Seiko Epson Corporation | Deserialiseur, dispositif a semi-conducteur, dispositif electronique et systeme de transmission de donnees |
| WO2007080864A1 (ja) * | 2006-01-11 | 2007-07-19 | Toshiba Matsushita Display Technology Co., Ltd. | 平面表示装置及びその駆動方法 |
-
1990
- 1990-01-26 JP JP1704390A patent/JPH03220591A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000013320A1 (fr) * | 1998-09-01 | 2000-03-09 | Seiko Epson Corporation | Deserialiseur, dispositif a semi-conducteur, dispositif electronique et systeme de transmission de donnees |
| US6628214B1 (en) | 1998-09-01 | 2003-09-30 | Seiko Epson Corporation | Deserializer, semiconductor device, electronic device, and data transmission system |
| WO2007080864A1 (ja) * | 2006-01-11 | 2007-07-19 | Toshiba Matsushita Display Technology Co., Ltd. | 平面表示装置及びその駆動方法 |
| JP2007187754A (ja) * | 2006-01-11 | 2007-07-26 | Toshiba Matsushita Display Technology Co Ltd | 平面表示装置及びその駆動方法 |
| US8077132B2 (en) | 2006-01-11 | 2011-12-13 | Toshiba Matsushita Display Technology Co., Ltd. | Flat display device and method of driving the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA2065229C (en) | Liquid crystal display apparatus and apparatus for driving it | |
| US5307084A (en) | Method and apparatus for driving a liquid crystal display panel | |
| US6084561A (en) | Liquid crystal controller and liquid crystal display unit | |
| US6249270B1 (en) | Liquid crystal display device, drive circuit for liquid crystal display device, and method for driving liquid crystal display device | |
| CA2223371C (en) | Frame display control in an image display having a liquid crystal display panel | |
| CN102339591A (zh) | 液晶显示器及其驱动方法 | |
| JP2804059B2 (ja) | 液晶表示装置 | |
| US7499063B2 (en) | Liquid crystal display | |
| US5657041A (en) | Method for driving a matrix liquid crystal display panel with reduced cross-talk and improved brightness ratio | |
| JP2000029439A (ja) | 液晶表示回路 | |
| JPH10116056A (ja) | 液晶表示装置の駆動装置および駆動方法 | |
| JPH10301541A (ja) | 液晶駆動回路 | |
| JPH03220591A (ja) | 液晶表示制御回路 | |
| US6753841B2 (en) | Method and apparatus for driving liquid crystal display panel | |
| JPH05188885A (ja) | 液晶表示装置の駆動回路 | |
| JPH0312692A (ja) | 液晶表示装置及び方法 | |
| JPH11133931A (ja) | 液晶階調表示回路 | |
| JP2003131625A (ja) | 表示装置の駆動装置及びそれを用いた表示装置モジュール | |
| JPH05150737A (ja) | 表示装置用駆動回路 | |
| JPH06161391A (ja) | 液晶駆動回路 | |
| JP2501462B2 (ja) | 液晶階調表示を行なう装置 | |
| JPH06230340A (ja) | 液晶表示装置の駆動回路 | |
| JPH02235093A (ja) | 表示パネル用階調表示回路 | |
| JPH0844317A (ja) | 液晶表示装置の駆動方法および駆動回路 | |
| JPH01280795A (ja) | 薄型表示装置 |