JPH03218537A - 電子装置シミュレーションモデル - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はマイクロプロセッサを有する電子装置に係わり
、特に電子装置の論理動作のシミュレーションを行う電
子装置シミュレーションモデルに関する。

〔従来の技術〕

現在用いられている各種の電子装置のほとんどにはマイ
クロプロセッサが搭載され、これにより周辺回路は様々
な動作を行うようになっている。

近年では、このような電子装置に対し、益々大規模かつ
複雑な動作論理が要求されるようになっているため、電
子装置自体の高集積度化が図られている。そして、この
ような装萱の大規模化、高集積度化に伴い、開発期間短
縮および品質向上のためには論理不良を論理設計時点で
事前に摘出し、修正しておくことが必須となっている。

このため、設計したプロセスに従って装置を動作させる
シミュレーションを行い、その結果から装置の動作の正
当性を調べることが行われている。

通常、マイクロプロセッサにより周辺回路のシミュレー
ションを行う場合には、この周辺回路を動作させると共
にその動作結果を読み取るための手順をメモリに格納し
ておき、これを順次読み出しながらシミュレーションを
行うようになっている。

このような電子装置のシミュレーションを行う従来のモ
デルでは、シミュレーションの結果は、タイムチャート
などにより出力されるようになっていた。

〔発明が解決しようとする課題〕

このように、従来の電子装置シミュレーションモデルで
は、シミュレーションの結果をタイムチャートなどで出
力し、これを目視によりチェックするようになっていた
ので、シミュレーションの対象となる回路の論理ミスを
見逃し易いという欠点があった。

そこで、本発明の目的は、ンミュレーション結果を正確
に把握することができる電子装置シミュレーションモデ
ルを提供することにある。

〔課題を解決するための手段〕

本発明では、（ｉ）動作試験の対象となる周辺回路と、
（１ｌ）この周辺回路を動作させる手順とその動作結果
を読み取るための手順とを記憶するメモリと、（　ｉｉ
ｉ　）このメモリに記憶された手順に基づいて周辺回路
から入手した動作結果と予め用意された予想結果との照
合を行う照合手段と、（　ｉｖ　）この照合手段から出
力された照合結果を検出する検出手段とを電子装置シミ
ュレーションモデルに具備させる。

そして、本発明では、メモリに記憶された所定の手順に
従って周辺装置の動作試験を行い、その動作結果が予想
通りか否かの自動照合を行うこととする。

〔実施例〕

以下、実施例につき本発明を詳細に説明する。

第１図は本発明の一実施例における電子装置シミュレー
ションモデルを表わしたものである。この図で、マイク
ロプロセッサ（以下、ＣＰＵと呼ぶ。）１１は、システ
ムバス１２を介して、メモリ１３、周辺回路１４、およ
び出力結果検出部１５に接続されている。メモリ１３に
は、周辺回路を動作させると共にその動作結果を読み取
るための手順が格納されており、ＣＰＵＩＩはこれを順
次読み出しながら周辺回路１４の論理動作のシミュレー
ションを行うようになっている。そして、このシミュレ
ーション結果は出力結果検出部１５に与えられ出力され
る。本実施例では、周辺回路１４、出力結果検出部ｌ５
のポートアドレスは、それぞれ“０５Ｈ”、“ＦＯＨ”
に設定されているものとする。ここで、Ｈは１６進数を
示す。

第２図は第１図の出力結果検出部１５を詳細に表わした
ものである。この出力結果検出部１５にはデコーダ２ｌ
が備えられ、アドレスバス１２一１からポートアドレス
データ２２が入力されるようになっている。このデコー
ダ２ｌはポートアドレスデータ２２を解読し、複数のデ
コード信号２３を出力する。このうち、出力結果検出部
１５のアドレスである“ＦＯＨ”がアドレスデータ２２
として入力されたときにオンとなるデコード信号２４は
、アンドゲート２５の一方の入力に接続されている。こ
のアンドゲート２５の入力のもう一方は、ＣＰＵＩＩか
らのアウト命令の制御信号である信号（以下、ＩＯＷ信
号と呼ぶ。）２６が接続され、また、出力側はフリップ
フロップ２７の夕ロック端子ＣＬＫに接続されている。

このフリップフロップ２７のデータ端子Ｄには、データ
バス１２−２の１つのデータ線２８が接続され、また、
出力端子Ｑからは結果データ２９が出力されるようにな
っている。

第３図と共に、以上のような構成の電子装置シミニレー
ションモデルの動作を説明する。

まずＣＰＵＩＩは、周辺回路１４を動作させるためのデ
ータ“０３Ｈ”を自己のアキュムレータＡにセットしく
第３図ステップ■）、これをポートアドレス“０５Ｈ”
の周辺回路１４に送出する（ステップ■）。周辺回路１
４では与えられたデータに従って所定の動作が行われ、
その動作結果を示すデータはアキュムレータＡに読み込
まれる（ステップ■）ロ 次にＣＰＵＩ１は、予想される動作結果として正解デー
タをＢレジスタにセットすると共に（ステップ■）、動
作結果データのうちのチェックの対象となるビットを“
１”としたチェックビットデータをＣレジスタにセット
する（ステップ■）。

例えば、チェック対象ビットを０〜３ビットとすると、
チェックビットデータは“００・・・・・・００１Ｉ１
”となる。そして、次にアキュムレータ八の内容である
動作結果データとＢレジスタの内容である正解データと
の比較処理を行う（ステップ■）。

次に、第４図と共に、第３図ステップ■の比較処理を詳
細に説明する。

まず、ＣＰＵＩＩは、アキュムレータＡの動作結果デー
タとＢレジスタの正解データとの排他的論理和をとり、
その結果をアキュムレータＡにセットする（第４図ステ
ップ■）。次に、アキュムレータ八の内容とチェックビ
ットデータとの論理和をとり、その結果を再びアキュム
レータＡにセットする（ステップ■）　そして、アキュ
ムレータＡの内容が“ＯＯＨ″のとき、すなわち動作結
果データ００〜３ビットが正解データと一致したときく
ステップ■：Ｙ）、このアキュムレータ八の内容である
“ＯＯＨ”をそのまま出力結果検出部１５のポートアド
レス“ＦＯＨ″に出力スる（ステップ■）。一方、アキ
ュムレータＡの内容が“ＯＯＨ”でないとき、すなわち
動作結果データのθ〜３ピットが正解データと一致しな
いとき（ステップ■：Ｎ）、一致しなかったことを示す
ＮＧフラグＯＩＨ”をアキニムレータＡにセットした上
で、これを出力結果検出部１５のポートアドレス“ＦＯ
Ｒ”に出力する（ステップ■）。これにより、動作結果
が予想通りであればデータ“ＯＯＨ”が、予想と異なっ
ていたときにはデータ“ＯＩＨ”が、システムバス１２
上に出力されることとなる。

次に、出力結果検出部１５での動作を説明する。

アドレスバス１２−１から出力結果検出部１５のデコー
ダ２１に対してポートアドレスデータ２２が人力される
と、このデコーダ２１はこれを解読し複数のデコード信
号２３を出力する。ここでは、ポートアドレスデータ２
２として“ＦＯＨ”が人力される。

デコード信号２３のうち、ポートアドレス″ＦＯＨ”が
入力されたときに“１″となるデコード信号２４と、Ｃ
ＰＵＩＩから出力命令が出されたことを示すＩＯＷ信号
２６は、アンドゲート２５に入力され、これらの論理和
はクロック信号３１としてフリップフロツプ２７のクロ
ツク端子ＣＬＫに供給される。

このとき、このフリップフロップ２７のデータ端子Ｄに
は、データバス１２−２の１つのデータ線２８を介して
、アキュムレータＡの最下位ビット（Ｌ　Ｓ　Ｂ）が入
力される。そして、クロック信号３１のタイミングでラ
ッチされ、出力端子Ｑから結果データ２９として出力さ
れることとなる。

このようにして、周辺装置１４の動作結果が予想通りか
否かに対応して、フリップフロップ２７から出力される
結果データ２９が“０″または“１”となるので、これ
をチェックすることにより試験の良否が一目瞭然となる
。

なお、本実施例では、チェックするビットを０〜３ビッ
トとしたが、対象となる試験項目に応じて、より多くの
ビットあるいはより少ないビットをチェックするように
してもよい。

また、本実施例では、試験動作手順をプログラムの形で
メモリに格納し、これを逐次読み出して実行することと
したので、一旦プログラムをｆ［すれば何度でも容易に
シミュレーションを繰り返すことができると共に、類似
のシミュレーション対象回路への流用が容易となる。さ
らに、動作試験項目がプログラムリスト上に残るため保
守も容易となる。

〔発明の効果〕

以上説明したように、本発明によれば各試験項目ごとに
試験結果が″０″または“１”として出力されるので、
従来のタイムチャートなどでの目視チェックのようにチ
ェックミスを犯すことがないという効果がある。

【図面の簡単な説明】

図面は本発明の一実施例を説明するためのもので、この
うち第１図は電子装置シミュレーションモデルを示すブ
ロック図、第２図は第１図の出力結果検出部を詳細に示
すブロック図、第３図は第１図の電子装置シミニレーシ
ョンモデルの動作を説明するための流れ図、第４図は動
作結果データと正解データとの比較処理を詳細に説明す
るための流れ図である。 １１・・・・・・マイクロプロセッサ、１２・・・・・
・システムバス、１３・・・・・・メモリ、１４・・・
・・・周辺回路、１５・・・・・・出力結果検出部、２
ｌ・・・・・・デコーダ、２５・・・・・・アンドゲー
ト、２７・・・・・・フリップフロップ、 ２９・・・・・・結果データ。

Claims (1)

1. 【特許請求の範囲】 動作試験の対象となる周辺回路と、 この周辺回路を動作させる手順とその動作結果を読み取
   るための手順とを記憶するメモリと、このメモリに記憶
   された手順に基づいて前記周辺回路から入手した動作結
   果と予め用意された予想結果との照合を行う照合手段と
   、 この照合手段から出力された照合結果を検出する検出手
   段 とを具備することを特徴とする電子装置シミュレーショ
   ンモデル。