JPH03218056A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH03218056A
JPH03218056A JP2012467A JP1246790A JPH03218056A JP H03218056 A JPH03218056 A JP H03218056A JP 2012467 A JP2012467 A JP 2012467A JP 1246790 A JP1246790 A JP 1246790A JP H03218056 A JPH03218056 A JP H03218056A
Authority
JP
Japan
Prior art keywords
electrically connected
chip
semiconductor device
substrate
insulating substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012467A
Other languages
English (en)
Inventor
Kaoru Imamura
今村　薫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2012467A priority Critical patent/JPH03218056A/ja
Publication of JPH03218056A publication Critical patent/JPH03218056A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は半導体装置に関するもので、特に電力用半導体
とそれを駆動するＩＣとの複合半導体装置に係る。
（従来の技術） バイポーラトランジスタ・パワーＭＯＳＦＥＴを初めと
した電力用半導体製品は、高耐圧化・大電力化・高速化
・低損失化が進行中である。そしてこれらの製品は、電
力用半導体とそれを駆動するＩＣとを１つの外囲器内に
収納することにより電力用半導体の高機能化・高付加価
値化が高まっている。電力用半導体は発熱の処理上、高
熱伝導材料に搭載されなくてはならない。第２図及び第
３図は従来技術における半導体装置の断面図であり、第
２図は銅板上に電力用半導体を搭載したもの、第３図は
Ａ１２０３配線基板を使用したものである。
すなわち、前者の構造は、銅基板２１上に電力用半導体
２２と絶縁基板２３を載置し、この絶縁基板２３上には
配線用金属２４、及び配線用金属２５を介してＩＣチッ
プ２６が載置されている。
そしてＩＣチップ２６と配線用金属２４と電力用半導体
２２は金ワイヤー２７で電気的に接続されたものである
。
また、後者の構造は、Ａ　Ｉ　２　０　３基板上３１に
配線用金属３４、配線用金属３３を介して電力用半導体
３２、及び配線用金属３５を介してＩＣチップ３６が載
置されている。そしてＩＣチップ３６と配線用金属３４
と電力用半導体３２は金ワイヤー３７で電気的に接続さ
れたものである。
このように電力用半導体とそれを駆動するＩＣチップの
接続はワイヤーボンディング方式が従来、用いられてい
た。しかし、この方式による場合、トランスファーモー
ルドにおいて、樹脂などを用いて封止する際、注入され
る樹脂に押され、ボンディングワイヤーが倒れ、基板配
線と接触しショートを起こしてしまうという問題点があ
った。
このようなワイヤー倒れを防止する手段としては、使用
する金ワイヤーの径を太くする方法、又はワイヤー長を
短くする方法等がある。しかしながら前者は、ボンディ
ングバット面積を必要以上に大きくしチップサイズの増
大を招く。また後者においては、必然的に、電力半導体
側のバットをチップ端に設ける必要がある。しかし、電
力半導体は大電流を取り扱う関係上、このような設置は
電流のアンバランスを生じ、局部的に大電流が流れるた
め加熱し、装置の破損を招くおそれがあった。
（発明が解決しようとする課題） このように従来技術においては、ボンディングワイヤー
が倒れ、基板配線と接触しショートを起こしてしまうと
いう問題があった。本発明は電力用半導体とＩＣの複合
半導体製品において、がかる問題を生じさせることなく
電気的接続を可能にするものである。
［発明の構成］ （課題を解決するための手段） 上記課題を解決するために、本発明においては、基板と
、この基板上にある第一の半導体装置と、この第一の半
導体装置上にあり、穿孔を有する絶縁基板と、この絶縁
基板上にある第二の半導体装置と、一端が第一の半導体
装置に、他端が第二の半導体装置とに電気的に接続され
、かつ絶縁基板の穿孔に貫設された導電性の中継端子と
を有する半導体装置子を提供する。
（作用） このように構成されたものにおいては、基板上にある第
一の半導体装置と、絶縁基板上にある第二の半導体装置
とが、絶縁基板中に貫設させた導電性の中継端子を介し
て電気的に接続された構成となっている。従って、ボン
ディングワイヤーを用いることなく、第一の半導体装置
と第二の半導体装置とを電気的に接続することが可能と
なる。
（実施例） 本発明の実施例を以下に説明する。第１図は、本実施例
における半導体装置の断面図である。
同図に示すように、穿孔を有するガラスエポキシ系の絶
縁基板３に半田６ｂによりＩＣチップ１がマウントされ
、配線用金属たる銅配線７は、金ボンディングワイヤー
５により接続されている。
また、中継端子８は、前記銅配線７と電気的に接続され
ており、かつ前記絶縁基板３の穿孔に貫設され、絶縁基
板３の裏面に取り出されている（Ａ部）。一方、電力用
半導体２は、半田６ａにより銅基板４にマウントされ、
ベース、電極としてべース半田バンブ９が、エミッタ電
極としてエミッタ半田バンプ１０が電力用半導体２上に
形成されている（Ｂ部）（第１図（ａ））。そして、絶
縁基板３の裏面に取り出された中継端子８が、べ−ス半
田バンプ９及びエミッタ半田バンプ１０上にくるように
絶縁基板３の位置をあわせ、電力用半導体２上に載置し
、加熱することにより、ベース半田バンブ９及びエミッ
タ半田バンプ１０を溶接せしめ電力用半導体２とＩＣチ
ップ１の接続を行う（第１図（ｂ））。
このようにして構成された半導体装置においては、絶縁
基板３中に貫設された中継端子８は一端が銅配線７と電
気的に接続され、他端は、同基板３の裏面に露出してい
る。そしてその露出部分は、電力用半導体２上に形成さ
れたベーズ半田バンブ９及びエミッタ半田バンブ１０と
電気的に接続されているため金ボンディングワイヤーを
用いることな＜ＩＣチップ１と電力用半導体２の電気的
な接続が可能となる。
このように、電力用半導体とＩＣチップの電気的接続を
絶縁基板に貫設された中継端子を介して行うため、長い
金ボンディングワイヤーの引き回しが要らないためモー
ルド樹脂によるワイヤー倒れを有効に防止できる。また
、電力用半導体上にＩＣチップを載置するためデバイス
自身の寸法を縮小でき、コストダウンにも役立つ。さら
に、電力用半導体とＩＣチップとを複合化する場合に電
力用半導体のパッド位置を変更する必要性もなくなるた
め、電流のアンバランスを生じされることなく電力用半
導体の個々の特性をそのまま維持することができる。
なお、ＩＣチップ絶縁基板は、両面プリント基板、Ａｆ
ｆ２０ｉ基板、フレキシブル配線基板等でも良い。また
、電力用半導体を搭載する基板は、Ａｇ２０ｇ基板を用
いても良い。
［発明の効果コ 上述のごとく本発明によれば、モールド樹脂によるワイ
ヤー倒れの問題を解決することができる。
また、電力用半導体とＩＣチップの組み合わせに対する
自由度が増すため多種機能の半導体装置が？現可能とな
る。さらに、半導体装置自身も縮小化することができる
。
【図面の簡単な説明】
第１図は、本発明の実施例における半導体装置の断面図
、第２図は、銅板を用いた従来の半導体装置の断面図、
第３図はＡ１■０３を用いた従来の半導体装置の断面図
である。 ■・・・・・・ＩＣチップ、２・・・・・・電力用半導
体、３・・・・・・絶縁基板、４・・・・・・銅基板、
５・・・・・・金ボンディングワイヤー、６ａ．６ｂ・
・・・・・半田、７・・・・・・銅配線、８・・・・・
・中継端子、９・・・・・・ベース半田バンブ、１０・
・・・・・エミッタ半田バンプ。

Claims (1)

  1. 【特許請求の範囲】 基板と、 この基板上にある第一の半導体装置と、 この第一の半導体装置上にあり、穿孔を有する絶縁基板
    と、 この絶縁基板上にある第二の半導体装置と、一端が前記
    第一の半導体装置に、他端が前記第二の半導体装置とに
    電気的に接続され、かつ前記絶縁基板の穿孔に貫設され
    た導電性の中継端子とを有することを特徴とする半導体
    装置。
JP2012467A 1990-01-24 1990-01-24 半導体装置 Pending JPH03218056A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012467A JPH03218056A (ja) 1990-01-24 1990-01-24 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012467A JPH03218056A (ja) 1990-01-24 1990-01-24 半導体装置

Publications (1)

Publication Number Publication Date
JPH03218056A true JPH03218056A (ja) 1991-09-25

Family

ID=11806168

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012467A Pending JPH03218056A (ja) 1990-01-24 1990-01-24 半導体装置

Country Status (1)

Country Link
JP (1) JPH03218056A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0654818A1 (en) * 1993-11-19 1995-05-24 Citizen Watch Co., Ltd. Semiconductor device with solder bump and process for manufacturing the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0654818A1 (en) * 1993-11-19 1995-05-24 Citizen Watch Co., Ltd. Semiconductor device with solder bump and process for manufacturing the same

Similar Documents

Publication Publication Date Title
KR100735852B1 (ko) 반도체 장치
US7149088B2 (en) Half-bridge power module with insert molded heatsinks
US9468087B1 (en) Power module with improved cooling and method for making
US7298027B2 (en) SMT three phase inverter package and lead frame
JPH0722576A (ja) 半導体パワーモジュールおよび複合基板、並びに半導体パワーモジュールの製造方法
JPH033290A (ja) 電子回路アセンブリ用サーマルシヤント及びその製造方法
JP2003197862A (ja) 電力モジュール及びその組立て方法
US8134838B2 (en) Semiconductor module and method
US20140097501A1 (en) Integrated power module for multi-device parallel operation
CN100461401C (zh) 半导体器件
JPH05121644A (ja) 電子回路デバイス
JP2003068967A (ja) 半導体装置
JP3658946B2 (ja) 電力用トランジスタの実装構造
JPH07226481A (ja) パワー半導体モジュールとその製造方法
JPH03218056A (ja) 半導体装置
KR101008534B1 (ko) 전력용 반도체모듈패키지 및 그 제조방법
JP2002026246A (ja) 半導体装置
JPH0278265A (ja) リードフレームおよびそのリードフレームを使用した複合半導体装置
EP0335420A2 (en) Electrical and mechanical joint construction between a printed wiring board and a lead pin
JP2879503B2 (ja) 面実装型電子回路装置
JP3927806B2 (ja) インテリジェントパワーモジュール
JPH11195725A (ja) 半導体装置およびその製造方法
JP2003068963A (ja) 電子部品搭載構造
JPH05335480A (ja) 電力用半導体モジュール
JPS63250164A (ja) ハイパワ−用混成集積回路基板とその集積回路