JPH03213012A - マイクロコンピュータ内タイマ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明はマイクロコンピュータ内の周辺回路の１つで
あるタイマに関するものである。

［従来の技術］ 第４図は、従来のＰＷＭ出力”Ｉ能なマイクロコンピュ
ータ内タイマ（以下、タイマと略す）の構成の−Ｖ」を
示すブロック図である。

図において、は）はタイマであり、カウンタ（２１及び
リロードレジスタ（３１から構成される。（６）はデー
タバス、（７）はクロックパルス、ｔ８）はＰＷＭ出力
である。第５図は第４図に示すＰＷＭ出力（８）の波形
図である。

次に動作について説明する。

カウンタ（２）は、リロードレジスタ（３）から与えら
れるカウント初期値を、カウンタ（２）に与えられるク
ロックパルス（７）毎に１つずつ引いてい（ダウンカウ
ント動作と共に、この動作によるカウント値のオーバー
フローの度に出力値が反転するＰＷＭ出力（８）を発生
する働きを持つ。

リロードレジスタ（３）は、マイクロコンピュータで実
行されるソフトウェアの働きにより、データバス（６）
から与えられたデータを内部に保持し、そのデータをカ
ウント初期値として、カウンタ（２）に与える働きを持
つが、その与え方に次のような特徴を持つ。

すなわち、内部に保持しているデータをカウンタ（２）
に与えることにより、カウンタ（２）はそのデータをカ
ウント初期値としてカウントを行い、その間、Ｈ出力を
行うが、カウント値のオーバーフローにより、リロード
レジスタ（３１は内部に保持しているデータの１の補数
をカウンタ（２）に与え、カウンタ（２）はこのデータ
をカウント初期値としてカウントを行い、その間、Ｌ出
力を行う。

この動作により第５図に示すように、タイマ１１１はカ
ウンタ（２）の構成ビット数によって決まる１周期の長
さＴのうち、Ｈ出力の長さがりロードレジスタ（３１が
内部に保持しているデータによって決ま６　Ｔｏｎであ
り、Ｌ出力の長さがリロードレジスタ（３）か内部に保
持しているデータの１の補数によって決まるＴｏｆｆで
ある様なＰＷＭ出力（８）か発生される。

〔発明か解決しようとする課題） 従来のタイマは以上のように構成されているので、　Ｐ
ＷＭ出力の１周期の長さＴはカウンタの構成ビット数に
よって固定されており、通常、カウンタの構成ビット数
はマイクロコンピュータのデータバスの構成ビット数と
同じであるので、ＰＷＭ出力の１周期の長さＴは、８ビ
ツトマイクロコンピユータの場合、クロックパルスの２
８−１　＝　２５５　カウント分の長さ、１６ビツトマ
イクロコンピユータの場合、２”−１＝６５５３５力ウ
ント分の長さとなり、ＰＷＭの出力を利用して外部機器
を制御しようとする時に柔軟性のある制御ができないこ
とがあるという問題点があった。

この発明は上記の様な問題点を解消するためになされた
もので、ＰＷＭ出力の１周期の長ざＴを、ＰＷＭ出力１
周期毎に、カウンタの構成ビット数以下のビット数で決
まる１周期の長さに自由に変化させることができるタイ
マを得ることを目的さする。

ＣｄＮＭＡを解決するための手段〕 この発明に係るタイマは、パルス周期レジスタを設けて
ＰＷＭ出力の１周期の長さＴを決めるデータを保持し、
またカウント初期値発生回路を設けてカウント初期値を
作成すると共に、そのカウント初期値をカウンタに与え
る樺にしたものである。

〔作　用〕

この発明におけるタイマのカウント初期値発生回路は、
パルス周期レジスタ内に保持されているデータと、リロ
ードレジスタ内に保持されているデータの両方を用いて
、　ＰＶ／Ｍ出力のＨ出力に対するカウント初期値を作
成する時には、リロードレジスタ内に保持されているデ
ータのうち、パルス周期レジスタ内に保持されているデ
ータによって表されるビット数分のデータだけを取った
データを作成し、またＰ　ＷＭ　ｉ力のし出力に対する
カウントｇＪＪ９１値を作成する時には、パルス周期レ
ジスタ内に保持されているデータによって決まるＰＷＭ
／ｆｌ力の１周期の長ざＴから、上記の様に作成された
ＰＷＭ出力のＨ出力に対するカウント初期値によって決
まるＰＷＭ出力のＨ出力の長さＴｏｎを引いた残り分の
長さを表すデータを作成し、そのデータをカウンタにカ
ウント初Ｊ４Ｎ　１ｍとして与える働きをする。

以下、この発明の一実施例を図について説明する。

第１図はタイマの構成を示すブロック図である。

図において、（１）〜（３１、（６）〜（８）は第４図
の従来例に示したものと同等であるので説明を省略する
。１４−はパルス周期レジスタ、（５）はカウント初期
値発生回路である。第２図は第１図に示すカウント初期
値発生回路（５）の動作を示すビット構成図、第３図は
第１図に示すＰＷＭ出力（８）の波形図である。

次に動作について説明する。

カウンタ（２）は、カウント初期値をカウント初期値発
生回路（５）から受は取り、カウンタ（２）に与えられ
るクロックパルス（７）毎に、カウント初期値から１つ
ずつ引いてい（ダウンカウント動作を行うと共に、ＰＷ
Ｍ出力（８）を発生する。

リロードレジスタ（３）は、マイクロコンピュータで実
行されるソフトウェアの働きにより、データバス（６）
から与えられたデータを、ＰＷＭ出力（８）のためのカ
ウント初期値作成の基準として保持し、そのデータをカ
ウンタ（２）のＰＷＭ出力（８）のうちＬ出力に対する
カウントオーバーフロー毎に１次のＰＷＭ出力（８）１
周期分に対するデータとして、カウント初期値発生回路
（５１に与える働きを持つ。

パルス周期レジスタ（４）は、マイクロコンピュータで
実行されるソフトウェアの働きにより、データバス（６
）から与えられたデータを、ＰＷＭ出力（８）の１周期
分の長さのデータとして内部に保持し、そのデータをカ
ウンタ（２）のＰＷＭ出力（８）のうちＬ出力に対する
カウントオーバーフロー毎に、次のＰＷＭ出力（８）１
周期分に対するデータとして、カウント初期値発生回路
（５）に与える働きを持つ。

カウント初期値発生回路（５）は、カウンタ（２）のＰ
ＷＭ出力＋８）のうちＬ出力に対するカウントオーバー
フロー毎に、次のＰＷＭ出力（８）１周期分に対するデ
ータとして、リロードレジスタ（３）とパルス周期レジ
スタ＋４１からデータを受は取る。

そして、その受は取ったデータをもとに、カウンタ（２
）のＰＷＭ出力（８１のうちＬ出力に対するカウントオ
ーバーフロー毎に、　ＰＷＭ出力（８）のうちＨ出力に
対するカウント初期値を、リロートレシスタ（３内に保
持されているデータのうち、パルス周期レジスタ（４）
内に保持されているデータによって表されるビット数分
のデータだけを最下位ビットから取り、それ以外のビッ
トを０にしたデータを作成し、カウンタ（２）に与える
働きを持つ。

また、カウンタ（２）のＰＷＭ出力（８）のうちＨ出力
に対するカウントオーバーフロー毎に、ＰＷＭ出力＋８
１のうちＬ出力に対するカウント初期値を、パルス周期
レジスタ（４）からのデータによって決まるＰＷＭ出力
（８）の１周期の長さＴから、先にＰＷＭ出力（８）の
うちＨ出力に対するカウント初期値として作成したデー
タによって決まるＰＷＭ出力（８）のＨ出力の長さＴｏ
ｎを引いた残り分の長さを表すデータを作成し、そのデ
ータをカウンタ（２）に与える。

このカラン）初期値発生回路！５１の、カウント初期値
を作成する動作について具体的に示したものか第２図で
あり、この図においてはカウンタ（２）の構成ビット数
が８ビツトであり、それに伴い、リロードレジスタ（３
）の構成ビット数か８ビツト、パルス周期レジスタ（４
）の構成ビット数が３ビツトの場合を想定している。

ここでパルス周期レジスタ（４）の構成ビット数か３ビ
ツトであるのは、２進数３ビツトで０から７の数を表す
ことができ、この８種類の数を、リロードレジスタ（３
）のデータのうち、ＰＷＭ出力（８）のカウント初期値
として使用するデータの、リロードレジスタ（３）での
ビットの最高位置に対応させることかできるためである
。

すなわち、パルス周期レジスタ（４）のデータ０をリロ
ードレジスタ（３）の最下位ビットＬＳＢ（ＩＪ　ロー
ドレジスタ（３）の第０ビツト〕に対応させ、データ７
をリロードレジスタ（３）の最上位ビットＭＳＢ（リロ
ードレジスタ（３）の第７ビツト）に対応させることに
より、パルス周期レジスタ（４）のデータｋ（ｋ＝０〜
７）（２、リロードレジスタ（３）の第０ビツトから第
にビットまでを使用することを表すことかできるためで
ある。

このようにすることで、カウントａ期値発生回路（５）
は第２図のＶ」において、ＰＷＭ出力（８）のＨ出力に
対するカウント初期値を（０００１００００）２１６１
ｏ　　としてカウンタｆ２１に与える。すなわち、すの
うち、パルス周期レジスタ（４］のデータ（１００）２
＝４１ｏにより、第θビットから第４ビツトまでを取り
、第５ビツトから第７ビツトまでをＯにしたデータを作
成し、ＰＷＭ出力（８）のＨ出力に対するカウント初期
値として、カウンタ（２）に与える。

またＰＷＭ出力（８）のし出力に対するカウント初期値
を（００００１１１１）ｚ＝１５ｔｏとしてカウンタ（
２）に与える。すなわち、リロードレジスタ（３）のデ
ータ（０１０１００００）２＝８０１０　のうち、パル
ス周期レジスタ（４）のデータ（１００ｈ＝４ｓｏによ
り、第Ｏビットから第４ビツトまでを反転させ、第５ビ
ツトから第７ビツトまでを０にすることで、ＰＷＭ出力
（８）のＬ出力に対するカウント初期値を作成し、カウ
ンタ（２）に与える。

この様にすることで、パルス周期レジスタｆ４１からの
データによって決まるＰＷＭ出力（８）の１周期の長ざ
Ｔから、先にＰＷＭ出力（８）のうちＨ出力に対するカ
ウント初期値として作成したデータによって決まるＰＷ
Ｍ出力（８）のＨ出力の長さＴｏｎを引いた残る。

上記のようにカウント初期値発生回路（５）でカウント
初期値を作成し、カウンタ（２）に与えることで発生さ
れるＰＷＭ出力（８）を示したものが第３図であり、こ
の図においてＰＷＭ出力（８）の１周期の長さＴはクロ
ックパルス（７）の２−１＝３１力ウント分の長さであ
り、ＰＷＭ出力（８）のＨ出力の長さＴｏｎは上記に示
したように１６力ウント分の長さ、ＰＷＭ出力（８）の
し出力の長さＴｏｆｆは１５力ウント分の長さとなる。

これらの各回路から構成されるタイマ（１）を用いテＰ
ＷＭｌｔｌ力（８）ヲ発生すセる時に、Ｐ　ＷＭ　出力
＋８１ノ１周期分を出力中に、マイクロコンピュータで
実行されるソフトウェアを用いて次のＰＷＭ出力（８）
の１周Ｍ５＋に対するデータとして、ＰＷＭ出力（８）
の１周期分の長さのデータをパルス周期レジスタ（４）
に、ＰＷＭ出力（８）に対するカウント初期値の熾準と
してのデータをリロードレジスタ（３）に与えることで
、１周期の出力毎に１周期の長さの変化するＰＷＭ出力
（８）を発生させることができる。

ここでタイマ（υは、次の周期のＰＷＭ出力１８）用デ
ータを書き込むことによって、現在出力中のＰＷＭ出力
（８）に何ら影響を与えることがないようなものとする
。

なお、カウンタ（２）の構成ビット数か第２図に示した
８ビツト以外のビット数であっても、上記と同様な動作
を行わせれば、目的の作用を実現することができる。

なお、上記実施例においてはＰＷＭ出力（８）の１周期
の長さＴに対するデータとしてパルス周期レジスタ（４
）のデータを用いた場合について説明したが、パルス周
期レジスタ（４）を設けず、リロードレジスタ（３）の
データの一部をＰＷＭ出力（８）の１周期の長さＴに対
するデータとして用いるようにしてもよい。

この場合、カウント初期値発生回路（５）には、リロー
ド°レジスタ（３）のデータを、ＰＷＭ出力（８１に対
するカウント初期値の基準としてのデータと、ＰＷＭ出
力（８）の１周期の長さＴに対するデータに分離するよ
うな働きを持たせる。

〔発明の効果〕

以上のように、この発明によれば、カウンタに与えるカ
ウント初期値を、カウント初期値発生回路で与えるよう
にしたので、１周期の出力毎に１周期の長さの変化する
ＰＷＭ出力を発生させることができる。

【図面の簡単な説明】

第１図はこの発明の一実施例によるマイクロコンピュー
タ内タイマの構成を示すブロック図、第２図は第１図に
示すカウント初期値発生回路の動作を示すヒツト構成図
、第３図は第１図に示すＰＷＭ出力の波形図、第４図は
従来のマイクロコンピュータ内タイマの構成を示すブロ
ック図、第５図は第４図に示すＰＷＭ出力の波形図であ
る。 図において、（１）はタイマ、（２）はカウンタ、（３
１はリロードレジスタ、　１４＋はパルス周期レジスタ
、（５）はカウント初期値発生回路、（６１はデータバ
ス、（７）はクロックパルス、（８１はＰＷＭ出力であ
る。 なお、タ：中、同一符号は同一、又は相当部分を示す。

Claims (1)

1. 【特許請求の範囲】 クロックパルスをカウントするカウンタと、該カウンタ
   にデータを与えるリロードレジスタを備えたＰＷＭ出力
   可能なタイマにおいて、 上記ＰＷＭ出力の１周期の長さを決めるパルス周期レジ
   スタと、このパルス周期レジスタ内のデータと前記リロ
   ードレジスタ内のデータから、上記カウンタに与えるカ
   ウント初期値を発生するカウント初期値発生回路を備え
   ることを特徴とするマイクロコンピュータ内タイマ。