JPH03211969A - ブランキング回路 - Google Patents
ブランキング回路Info
- Publication number
- JPH03211969A JPH03211969A JP622990A JP622990A JPH03211969A JP H03211969 A JPH03211969 A JP H03211969A JP 622990 A JP622990 A JP 622990A JP 622990 A JP622990 A JP 622990A JP H03211969 A JPH03211969 A JP H03211969A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- base
- emitter
- blanking
- diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 9
- 230000003321 amplification Effects 0.000 claims description 4
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 4
- 230000002411 adverse Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 1
Landscapes
- Details Of Television Scanning (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、カスコード増幅形式の映像信号出力回路に、
ブランキング信号を入力した時に、陰極線管を光らせな
くする方式の映像信号出力回路に関する。
ブランキング信号を入力した時に、陰極線管を光らせな
くする方式の映像信号出力回路に関する。
従来のブランキング方法を第2図により説明する。第2
図において、トランジスタ2が形成するエミッタ接地増
幅回路とトランジスタ1が形成するベース接地増幅回路
の縦続接続により、CRT30のカソードを駆動するカ
スコード増幅形式の映像信号出力回路を形成する。
図において、トランジスタ2が形成するエミッタ接地増
幅回路とトランジスタ1が形成するベース接地増幅回路
の縦続接続により、CRT30のカソードを駆動するカ
スコード増幅形式の映像信号出力回路を形成する。
ビデオ入力信号50はトランジスタ2のベースに入力さ
れ、トランジスタ1のコレクタに接続さた負荷抵抗11
に現れる電圧降下でCRT30のカソードを駆動する。
れ、トランジスタ1のコレクタに接続さた負荷抵抗11
に現れる電圧降下でCRT30のカソードを駆動する。
ここでトランジスタ1のベース電位は電源電圧■cc2
より抵抗15を介して、ツェナーダイオード6でVcc
2より低い電位v2に固定されている。
より抵抗15を介して、ツェナーダイオード6でVcc
2より低い電位v2に固定されている。
また、トランジスタ3、トランジスタ4は、抵抗12、
抵抗13、抵抗14によりブランキング回路を形成する
。ブランキング信号40はブランキング動作時にL(H
″ルベルなる信号が、抵抗14を介してトランジスタ4
のベースに入力される。このブランキング信号40が“
′H″レベルの時、トランジスタ4は○N”状態となり
、トランジスタ3のベースには抵抗13、トランジスタ
4を介して順方向バイアス電圧が与えられる。これによ
りトランジスタ3はパ○N”状態となり、トランジスタ
1のエミッタ電位はベース電位より高くなる。このため
、トランジスタ1はカットオフ状態となり、CRT30
のカソード電位は電源電圧VeC1に達し、CRT30
はブランキングされる。
抵抗13、抵抗14によりブランキング回路を形成する
。ブランキング信号40はブランキング動作時にL(H
″ルベルなる信号が、抵抗14を介してトランジスタ4
のベースに入力される。このブランキング信号40が“
′H″レベルの時、トランジスタ4は○N”状態となり
、トランジスタ3のベースには抵抗13、トランジスタ
4を介して順方向バイアス電圧が与えられる。これによ
りトランジスタ3はパ○N”状態となり、トランジスタ
1のエミッタ電位はベース電位より高くなる。このため
、トランジスタ1はカットオフ状態となり、CRT30
のカソード電位は電源電圧VeC1に達し、CRT30
はブランキングされる。
上記従来技術はトランジスタ1のエミッタに陰極線管の
管内放電などによって瞬時的に高電圧が生じた時のトラ
ンジスタ1の保護の点について考慮がされていない。放
電保護としてトランジスタ1のベース・エミッタ間にト
ランジスタ1のベース側にカソードがくる向きでダイオ
ードを追加する方法が従来のカスコード増幅形式の映像
信号出力回路ではとられているが1、従来技術にダイオ
ードを追加すると、ブランキング動作時にトランジスタ
1のエミッタ電位はツェナーダイオード6のツェナー電
位と、ダイオードのvFとの和の値に固定されるため、
電源電圧vCC2がダイオード6のツェナー電圧とダイ
オードのVp及びトランジスタ3のV。、 (5at)
の和より大きい時は、Vcc2よりの供給電流が増え、
Vcc2の電源インピーダンスによってVcc2は変動
し、Vcc2を電源電圧とする他の回路に悪影響を及ぼ
していた。
管内放電などによって瞬時的に高電圧が生じた時のトラ
ンジスタ1の保護の点について考慮がされていない。放
電保護としてトランジスタ1のベース・エミッタ間にト
ランジスタ1のベース側にカソードがくる向きでダイオ
ードを追加する方法が従来のカスコード増幅形式の映像
信号出力回路ではとられているが1、従来技術にダイオ
ードを追加すると、ブランキング動作時にトランジスタ
1のエミッタ電位はツェナーダイオード6のツェナー電
位と、ダイオードのvFとの和の値に固定されるため、
電源電圧vCC2がダイオード6のツェナー電圧とダイ
オードのVp及びトランジスタ3のV。、 (5at)
の和より大きい時は、Vcc2よりの供給電流が増え、
Vcc2の電源インピーダンスによってVcc2は変動
し、Vcc2を電源電圧とする他の回路に悪影響を及ぼ
していた。
本発明の目的は、簡単な回路で管内放電などから回路を
保護でき、かつ、他の回路に悪影響を及ぼすことのない
ブランキング回路を提供することにある。
保護でき、かつ、他の回路に悪影響を及ぼすことのない
ブランキング回路を提供することにある。
上記目的は、第2図においてトランジスタlのベース・
エミッタ間に保護ダイオードを追加した状態で、抵抗1
5、及び、ツェナーダイオード6を削除し、かわりに、
高周波インピーダンスとなるコンデンサをトランジスタ
のベース・アース間に接続することによって達成できる
。
エミッタ間に保護ダイオードを追加した状態で、抵抗1
5、及び、ツェナーダイオード6を削除し、かわりに、
高周波インピーダンスとなるコンデンサをトランジスタ
のベース・アース間に接続することによって達成できる
。
この場合、ブランキング動作時のトランジスタ1のエミ
ッタ電位、及び、ベース電位は電源電圧Vcc2及びダ
イオードのvFのみに依存し、Vcc2が変動すること
はない。
ッタ電位、及び、ベース電位は電源電圧Vcc2及びダ
イオードのvFのみに依存し、Vcc2が変動すること
はない。
また、この状態でのトランジスタlのベース・エミッタ
間電圧は保護ダイオードのvFの値に逆バイアスされる
ためトランジスタ1はカットオフ状態となり、CRT3
0のカソード電位は電源電圧■cc1に達して、CRT
30がカットオフ状態となりブランキング動作も正しく
行われる。 また、陰極線管の内部放電管内放電などで
トランジスタ1のエミッタに高電圧パルスが放電した時
には、ダイオード及びコンデンサが電流の抜は道となる
ためにトランジスタ1が破壊することはない。
間電圧は保護ダイオードのvFの値に逆バイアスされる
ためトランジスタ1はカットオフ状態となり、CRT3
0のカソード電位は電源電圧■cc1に達して、CRT
30がカットオフ状態となりブランキング動作も正しく
行われる。 また、陰極線管の内部放電管内放電などで
トランジスタ1のエミッタに高電圧パルスが放電した時
には、ダイオード及びコンデンサが電流の抜は道となる
ためにトランジスタ1が破壊することはない。
以下1本発明の一実施例を第1図により説明する。図に
おいて、トランジスタ2が形成するエミッタ接地増幅回
路とトランジスタ1が形成するベース接地の変形の増幅
回路の縦続接続により陰極線4W20のカソードを駆動
するビデオ出力回路を構成する。ビデオ入力信号50は
トランジスタ2及びトランジスタ1のコレクタ電流とな
り、負荷抵抗11に生じる電圧降下により陰極線管20
のカソードが駆動される。また、トランジスタ3、トラ
ンジスタ4はトランジスタ1をカットオフさせブランキ
ング動作を行うブランキング回路である。ブランキング
信号40はブランキング動作時に゛′H″レベルとなる
信号が抵抗14を介してトランジスタ4のベースに入力
される。このブランキング信号40が“HTTレベルの
時、トランジスタ4は” ON”状態となり、トランジ
スタ3のベースには抵抗13、トランジスタ4を介して
順方向バイアス電圧が与えられる。これにより、トラン
ジスタ3は゛ON’状態となる。すると、Vcc2、ト
ランジスタ3、ダイオード5を介してコンデンサ16に
瞬時に充電が行なわれ、トランジスタ1のエミッタ電位
は、はぼ、Vcc2と等しく、ベース電位はエミッタ電
位よりダイオード5のV、たけ低い値となる。よってト
ランジスタ1のベース・エミッタは保護ダイオード5の
vFの値7で逆バイアスされ、トランジスタ1はカット
オフ状態となり、陰極線管20のカソード電位は電源電
圧Vcclに達し、陰極線管20はブランキングされる
。この時、トランジスタ2により増幅されたビデオ信号
はトランジスタ2のコレクタ電流として電源電流Vcc
2よりトランジスタ3を介してトランジスタ2のコレク
タへと流れる。
おいて、トランジスタ2が形成するエミッタ接地増幅回
路とトランジスタ1が形成するベース接地の変形の増幅
回路の縦続接続により陰極線4W20のカソードを駆動
するビデオ出力回路を構成する。ビデオ入力信号50は
トランジスタ2及びトランジスタ1のコレクタ電流とな
り、負荷抵抗11に生じる電圧降下により陰極線管20
のカソードが駆動される。また、トランジスタ3、トラ
ンジスタ4はトランジスタ1をカットオフさせブランキ
ング動作を行うブランキング回路である。ブランキング
信号40はブランキング動作時に゛′H″レベルとなる
信号が抵抗14を介してトランジスタ4のベースに入力
される。このブランキング信号40が“HTTレベルの
時、トランジスタ4は” ON”状態となり、トランジ
スタ3のベースには抵抗13、トランジスタ4を介して
順方向バイアス電圧が与えられる。これにより、トラン
ジスタ3は゛ON’状態となる。すると、Vcc2、ト
ランジスタ3、ダイオード5を介してコンデンサ16に
瞬時に充電が行なわれ、トランジスタ1のエミッタ電位
は、はぼ、Vcc2と等しく、ベース電位はエミッタ電
位よりダイオード5のV、たけ低い値となる。よってト
ランジスタ1のベース・エミッタは保護ダイオード5の
vFの値7で逆バイアスされ、トランジスタ1はカット
オフ状態となり、陰極線管20のカソード電位は電源電
圧Vcclに達し、陰極線管20はブランキングされる
。この時、トランジスタ2により増幅されたビデオ信号
はトランジスタ2のコレクタ電流として電源電流Vcc
2よりトランジスタ3を介してトランジスタ2のコレク
タへと流れる。
また、ブランキング信号40が゛′L″レベルの時。
トランジスタ4は” OF F ”状態となり、トラン
ジスタ3のベース電位が抵抗12を介してエミッタ電位
と等しくなるため、トランジスタ3は”OFF 11状
態となる。すると、トランジスタ1はブランキング信号
40が“HIIの時に充電されたコンデンサ16を電源
とし、ベース接地増幅器を形成する。
ジスタ3のベース電位が抵抗12を介してエミッタ電位
と等しくなるため、トランジスタ3は”OFF 11状
態となる。すると、トランジスタ1はブランキング信号
40が“HIIの時に充電されたコンデンサ16を電源
とし、ベース接地増幅器を形成する。
よってトランジスタ2のコレクタ電流は、全て、トラン
ジスタ1のコレクタ電流となり、陰極線管20は映像信
号を出力する。
ジスタ1のコレクタ電流となり、陰極線管20は映像信
号を出力する。
第1図の一実施例ではトランジスタ1のエミッタ電位を
引き上げるためにPNP接合形トランジスタを用いた例
を挙げたが、NPN接合形トランジスタを用いた場合で
も、全く同様の事が言える。
引き上げるためにPNP接合形トランジスタを用いた例
を挙げたが、NPN接合形トランジスタを用いた場合で
も、全く同様の事が言える。
この場合は、NPN接合形トランジスタのエミッタをト
ランジスタ1のエミッタに接続した状態で、ブランキン
グ動作時にNPN接合形トランジスタのベース電位を引
き上げることによって、トランジスタ1のエミッタ電位
を引き上げることができる。後の動作は第1図の一実施
例と等しくなる。
ランジスタ1のエミッタに接続した状態で、ブランキン
グ動作時にNPN接合形トランジスタのベース電位を引
き上げることによって、トランジスタ1のエミッタ電位
を引き上げることができる。後の動作は第1図の一実施
例と等しくなる。
本発明によれば、陰極線管の管内放電などのため保護ダ
イオードをベース接地形の増幅回路のベース電源を作る
ことと、ブランキング動作時にトランジスタをカットオ
フさせるためにベース・エミッタ間に逆バイアス電位を
与えることのそれぞれに共用できるので、簡単な回路で
管内放電などから回路を保護でき、かつ、完全なブラン
キングが可能になる。
イオードをベース接地形の増幅回路のベース電源を作る
ことと、ブランキング動作時にトランジスタをカットオ
フさせるためにベース・エミッタ間に逆バイアス電位を
与えることのそれぞれに共用できるので、簡単な回路で
管内放電などから回路を保護でき、かつ、完全なブラン
キングが可能になる。
第1図は本発明の一実施例の回路図、第2図は従来方式
の映像信号8力回路図である。 1.2,3.4・・・トランジスタ、 5・・・ダイオード、6・・・ツェナーダイオード、2
0・・・陰極線管、30・・・ブラウン管、(CRT)
褐2 図
の映像信号8力回路図である。 1.2,3.4・・・トランジスタ、 5・・・ダイオード、6・・・ツェナーダイオード、2
0・・・陰極線管、30・・・ブラウン管、(CRT)
褐2 図
Claims (1)
- 【特許請求の範囲】 1、陰極管ディスプレイにおいて、陰極線管のカソード
を駆動するカスコード接続の映像信号出力回路のベース
接地増幅形式の第一のNPNトランジスタのエミッタに
第二のPNPトランジスタのコレクタを接続し、ブラン
キング信号を印加して前記第一のNPNトランジスタを
カットオフさせるブランキング回路において、 前記第一のNPNトランジスタのベースにはアース間に
コンデンサのみ、または、他にあっても高インピーダン
スな部品を接続し、かつ、前記第一のNPNトランジス
タのベース・エミッタ間に並列にダイオードをベース側
をカソード、エミッタ側をアノードに接続し、ブランキ
ング期間には、前記ダイオードを順バイアスし、前記第
一のNPNトランジスタをカットオフさせるとともに前
記コンデンサに充電し、映像期間には前記コンデンに充
電された電荷で前記第一のNPNトランジスタをベース
接地動作させることを特徴とするブランキング回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP622990A JPH03211969A (ja) | 1990-01-17 | 1990-01-17 | ブランキング回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP622990A JPH03211969A (ja) | 1990-01-17 | 1990-01-17 | ブランキング回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH03211969A true JPH03211969A (ja) | 1991-09-17 |
Family
ID=11632688
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP622990A Pending JPH03211969A (ja) | 1990-01-17 | 1990-01-17 | ブランキング回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH03211969A (ja) |
-
1990
- 1990-01-17 JP JP622990A patent/JPH03211969A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4587495A (en) | Cascode amplifier with an improved biasing arrangement | |
US4446443A (en) | Amplifier having reduced power dissipation and improved slew rate | |
US4100501A (en) | Audio frequency power amplifier | |
US3538449A (en) | Lateral pnp-npn composite monolithic differential amplifier | |
US4236120A (en) | High speed, high efficiency amplifier circuit | |
US4431972A (en) | Push-pull amplifier | |
US4013973A (en) | Amplifier arrangement | |
KR940011386B1 (ko) | 증폭 회로 및 푸시풀 증폭기 | |
JP3453918B2 (ja) | 広帯域増幅回路 | |
GB995879A (en) | A signal amplifier | |
JPH03211969A (ja) | ブランキング回路 | |
US5416442A (en) | Slew rate enhancement circuit for class A amplifier | |
JP3686131B2 (ja) | 電子ビーム偏向用の装置 | |
US5166638A (en) | Differential amplifier having output stage quickly brought into inactive condition by a control signal | |
US4266199A (en) | Linear alternating-current amplifier | |
JPH0450700Y2 (ja) | ||
JPS58136119A (ja) | 増幅回路 | |
JPS6016126B2 (ja) | カスコ−ド回路 | |
JPH0667615A (ja) | 表示装置 | |
JP2844796B2 (ja) | 増幅回路 | |
US4513251A (en) | Miller compensation for an operational amplifier | |
JPS5836844B2 (ja) | プッシュプル増幅回路 | |
JP2623954B2 (ja) | 利得可変増幅器 | |
JPH01106605A (ja) | トランジスタ回路 | |
JPS5921109A (ja) | 定電流出力特性を有するパワ−アンプ |