JPH0321174A - 表示位置設定を有するｔｖ受像機の複合規格オン・スクリーン表示装置および表示位置設定方法 - Google Patents
表示位置設定を有するｔｖ受像機の複合規格オン・スクリーン表示装置および表示位置設定方法Info
- Publication number
- JPH0321174A JPH0321174A JP2103262A JP10326290A JPH0321174A JP H0321174 A JPH0321174 A JP H0321174A JP 2103262 A JP2103262 A JP 2103262A JP 10326290 A JP10326290 A JP 10326290A JP H0321174 A JPH0321174 A JP H0321174A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- horizontal
- vertical
- counter
- receive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000002131 composite material Substances 0.000 title claims description 6
- 230000003111 delayed effect Effects 0.000 claims abstract description 19
- 230000001360 synchronised effect Effects 0.000 claims description 12
- 238000001514 detection method Methods 0.000 abstract description 9
- 238000010408 sweeping Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 7
- 101100063942 Neurospora crassa (strain ATCC 24698 / 74-OR23-1A / CBS 708.71 / DSM 1257 / FGSC 987) dot-1 gene Proteins 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000000750 progressive effect Effects 0.000 description 2
- 240000001973 Ficus microcarpa Species 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
- H04N5/445—Receiver circuitry for the reception of television signals according to analogue transmission standards for displaying additional information
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
- H04N5/445—Receiver circuitry for the reception of television signals according to analogue transmission standards for displaying additional information
- H04N5/44504—Circuit details of the additional information generator, e.g. details of the character or graphics signal generator, overlay mixing circuits
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/64—Circuits for processing colour signals
- H04N9/641—Multi-purpose receivers, e.g. for auxiliary information
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Computer Graphics (AREA)
- Controls And Circuits For Display Device (AREA)
- Details Of Television Scanning (AREA)
- Studio Circuits (AREA)
- Synchronizing For Television (AREA)
- Television Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分！ｌＪ）
本介明は、マイクロプ［１セッリー（ＭＰり）おＪ、び
オン・スクリーン表示（Ｏｎ Ｓｃｒｅｅｎ Ｄｉｓｐ
ｌａｙＯＳＤ＞を有するテレビ受像機に関し、さらに詳
しくは、表示位置設定機能を有する複合規格のＯＳＤに
関する。
オン・スクリーン表示（Ｏｎ Ｓｃｒｅｅｎ Ｄｉｓｐ
ｌａｙＯＳＤ＞を有するテレビ受像機に関し、さらに詳
しくは、表示位置設定機能を有する複合規格のＯＳＤに
関する。
（従来の技術）
従来技術のテレビ受像機の場合、ＭＰＵは全ての機能、
例えば、色、同期等を制御するために使用される。オン
・スクリーン表示回路の全てを含む別のチップがＭＰＵ
に接続され、あらゆるオン・スクリーン表示を行う。従
来技術のＯＳＤチップの各々は、特定のテレビ受像機で
動作ずるように設計され、すなわち、これは１つの特定
の規格で動作する。テレビ産業における代表的な出界規
格にはＮＴＳＣ，Ｐ八ＬおよびＳＥ’ＣＡＭがある。
例えば、色、同期等を制御するために使用される。オン
・スクリーン表示回路の全てを含む別のチップがＭＰＵ
に接続され、あらゆるオン・スクリーン表示を行う。従
来技術のＯＳＤチップの各々は、特定のテレビ受像機で
動作ずるように設計され、すなわち、これは１つの特定
の規格で動作する。テレビ産業における代表的な出界規
格にはＮＴＳＣ，Ｐ八ＬおよびＳＥ’ＣＡＭがある。
さらに、これらの規格の各々には多くの変形があ６
り、これをここではマルチ・デ′イフィニション（ｍＵ
ｌｔｉ−ｄｅｆｉｎｉｔｉ０１１）と呼び、このマルチ
・ディフィニシコンにｋｊ，インターレース走査やプロ
グレッシブ走査（よもらろ／Ｖ精細度を改良したＴＶ（
ＩＤＴ），精細度を拡張したＴＶ （ＥＤ丁■），高精
細度ＴＶ（＋−ＩＤＴ−Ｖ）かある。
ｌｔｉ−ｄｅｆｉｎｉｔｉ０１１）と呼び、このマルチ
・ディフィニシコンにｋｊ，インターレース走査やプロ
グレッシブ走査（よもらろ／Ｖ精細度を改良したＴＶ（
ＩＤＴ），精細度を拡張したＴＶ （ＥＤ丁■），高精
細度ＴＶ（＋−ＩＤＴ−Ｖ）かある。
（発明か解決しようとする課題）
各チップは１つの規格に対してのみ動作するので、チッ
プ内の周波数は一定であり、水平位置決めのような特性
を得るのは比較的簡単である。しかし、異なった水平お
よび垂直周波数を有する異なった基準の信号を受信する
と、これらの特性は非常に複維になる可能性がある。
プ内の周波数は一定であり、水平位置決めのような特性
を得るのは比較的簡単である。しかし、異なった水平お
よび垂直周波数を有する異なった基準の信号を受信する
と、これらの特性は非常に複維になる可能性がある。
本発明の目的は、ＩＪ’Ｔ現で改良した水平および垂直
位置設定回路を提供することである。
位置設定回路を提供することである。
本発明の他の目的は、複合規格○ＳＤ回路と共に使用す
ることのできる新規で改良した水平および垂直位画設定
回路を提供することである。
ることのできる新規で改良した水平および垂直位画設定
回路を提供することである。
これらａ３よび他の目的は、マイクロプロヒツサおよび
種々の異なった所定の位置のいずれからでも水平掃引を
開始ずるように調整可能な水平位首設定回路を有する複
合規格ＯＳＤ回路を有するテレビ受像桟によって実現さ
れる。
種々の異なった所定の位置のいずれからでも水平掃引を
開始ずるように調整可能な水平位首設定回路を有する複
合規格ＯＳＤ回路を有するテレビ受像桟によって実現さ
れる。
（課題を解決するための手段）
本発明の好適な実施例において、ＯＳＤ回路はマスタ・
クロック発振器を有し、水平位置設定回路はマスタ・ク
ロック発振器から出力されるパルスをカウントするよう
に接続されたカウンタをイｊする。この力ｒクントから
の出力信号は比較器の１つの入力へ与えられ、この比較
器の他の入力は所定の水平線開始位置を示す信号を受信
するように接続される。この比較器（よ、この２つの信
号を比較づる毎に遅延水平フライバック信号を発生する
。
クロック発振器を有し、水平位置設定回路はマスタ・ク
ロック発振器から出力されるパルスをカウントするよう
に接続されたカウンタをイｊする。この力ｒクントから
の出力信号は比較器の１つの入力へ与えられ、この比較
器の他の入力は所定の水平線開始位置を示す信号を受信
するように接続される。この比較器（よ、この２つの信
号を比較づる毎に遅延水平フライバック信号を発生する
。
この遅延水平フライパック信号は、受信したテレビ信号
の水平周波数と同期したパルスを数える力ウンタをリセ
ツ１〜するために使用され、これによって、カウントが
各水平フライバック・パルスによって開始される。この
カウンタの出力は、各画素の水平ドッ１〜のアドレスと
各水平線の動索｛縦列｝のアドレスである。
の水平周波数と同期したパルスを数える力ウンタをリセ
ツ１〜するために使用され、これによって、カウントが
各水平フライバック・パルスによって開始される。この
カウンタの出力は、各画素の水平ドッ１〜のアドレスと
各水平線の動索｛縦列｝のアドレスである。
また、必要があれば、好適な実施例は垂直位置設定を行
う回路を含む。
う回路を含む。
（実施例）
第１図は、′ｌ−：Ｉに本介明を実施した複合規格デレ
じ受像機を示す。この説明を通して、「複合規格」とい
う用ｆ８は、種々の世界規格のテレビ・システム（例え
ば、ＮＴＳＣ，ＰＡＩ ．ＳＥＣＡＭ等）および種々の
複合精細度システム（例えば、ＩＤＴ Ｖ ， ｌ：Ｆ
Ｄ −１− Ｖ ． ｌ Ｉ Ｄ Ｔ− Ｖ ， イ
ンタＬ／ − ス走Ｍ ．プログレツシウ走査等）のい
づれかまたは全てに関する。画面か１秒当たり複数のフ
ィールドによって作られることは、勿論テレビ業界では
周知のことであり、各フィールドはそれらの間で固定し
た水故の水平線（水平周波数）を有する垂直パルス（垂
直周波数）によって決定される。オン・スクリーン表示
は、各フィールドを水平行と垂直列に位僧りる複数の画
素に分割することによって形威される。各画素【よ、今
度は水平線と垂直線内に位憎ツ−るドツ１〜によって構
或される。各画素の各ドットは、水平線と垂直線によっ
てアドレスざれ、９ 各画素は垂直列と水平行によってアドレスされる。
じ受像機を示す。この説明を通して、「複合規格」とい
う用ｆ８は、種々の世界規格のテレビ・システム（例え
ば、ＮＴＳＣ，ＰＡＩ ．ＳＥＣＡＭ等）および種々の
複合精細度システム（例えば、ＩＤＴ Ｖ ， ｌ：Ｆ
Ｄ −１− Ｖ ． ｌ Ｉ Ｄ Ｔ− Ｖ ， イ
ンタＬ／ − ス走Ｍ ．プログレツシウ走査等）のい
づれかまたは全てに関する。画面か１秒当たり複数のフ
ィールドによって作られることは、勿論テレビ業界では
周知のことであり、各フィールドはそれらの間で固定し
た水故の水平線（水平周波数）を有する垂直パルス（垂
直周波数）によって決定される。オン・スクリーン表示
は、各フィールドを水平行と垂直列に位僧りる複数の画
素に分割することによって形威される。各画素【よ、今
度は水平線と垂直線内に位憎ツ−るドツ１〜によって構
或される。各画素の各ドットは、水平線と垂直線によっ
てアドレスざれ、９ 各画素は垂直列と水平行によってアドレスされる。
これらのアドレスは、所望の表示を発引二勺るために使
用される。−Ｌ述の用δＩ１を本説明金体を通じて使用
１゛るか、これは単に説明１−の仙゛１１ｒのため−′
（あって、決して本発明を制限することを意図していな
いことを埋解づるぺきである。
用される。−Ｌ述の用δＩ１を本説明金体を通じて使用
１゛るか、これは単に説明１−の仙゛１１ｒのため−′
（あって、決して本発明を制限することを意図していな
いことを埋解づるぺきである。
テレビ受像機τよ、アンテ−Ｊ− １ ０ ，同謂［ｉ
ｌ ｉｆ＃ｆ １ １ ．ＩＦス１〜リツプ１２，カラ
ー・デ゛］一ダ１ＣＲＴ１４ｄ５よびＭＰり１５をイＪ
づるｏ Ｊ女朴Ｊ七周鮨の１、うに、ＭＰＵ１ ５（よ
チｌノンネル（または動作周波数），表示の色ａ−３よ
び輝度，音早等その他の制御可能な機能を全て制御ずる
。り七」ン装直］６は、多くの制御可能な｝幾能を遠隔
制御するためにＭＰＬＪ１！：）と通信−り−る。第１
図１上棋本的な｛１１）成部品のみを示し、多くの周知
の周）ｎ部品は（’ｘ’．’＋略化のため省略してある
。
ｌ ｉｆ＃ｆ １ １ ．ＩＦス１〜リツプ１２，カラ
ー・デ゛］一ダ１ＣＲＴ１４ｄ５よびＭＰり１５をイＪ
づるｏ Ｊ女朴Ｊ七周鮨の１、うに、ＭＰＵ１ ５（よ
チｌノンネル（または動作周波数），表示の色ａ−３よ
び輝度，音早等その他の制御可能な機能を全て制御ずる
。り七」ン装直］６は、多くの制御可能な｝幾能を遠隔
制御するためにＭＰＬＪ１！：）と通信−り−る。第１
図１上棋本的な｛１１）成部品のみを示し、多くの周知
の周）ｎ部品は（’ｘ’．’＋略化のため省略してある
。
第２図は、種々の構或部品を有するＭＰＵ１５の詳細ブ
ロック図を示し、これらの構成部ｌ！ｉ′ｉ′ｌ（．Ｊ
．、この特定の実施例では、全て単一の半脣体チッゾ−
Ｌに形戒される。第２図（よ、またＭＰＵ１５に苅１０ づ−る入力と出力を示すが、これらの多くは当業者にと
って周知であり、ここでは詳述しない。ここで論じるＭ
ＰＵ１５の主要部品は、ＣＰＵ１７と複合規格オン・ス
クリーン表示（ＯＳＤ）回路２０内の特定の回路である
。
ロック図を示し、これらの構成部ｌ！ｉ′ｉ′ｌ（．Ｊ
．、この特定の実施例では、全て単一の半脣体チッゾ−
Ｌに形戒される。第２図（よ、またＭＰＵ１５に苅１０ づ−る入力と出力を示すが、これらの多くは当業者にと
って周知であり、ここでは詳述しない。ここで論じるＭ
ＰＵ１５の主要部品は、ＣＰＵ１７と複合規格オン・ス
クリーン表示（ＯＳＤ）回路２０内の特定の回路である
。
第３図は、複合規格ＯＳＤ回路２０のブロック図をより
詳細に示す。本出願と同一の日に出願された「複合規格
ＯＳＤを有するテレビ受像機」という名称の出願は、Ｏ
ＳＤ回路２０の動作をさらに詳細に説明している。回路
２０は、フエーズ・ロツクド・ループ（ＰＬＬ）２１．
システム／モード検出回路２２，水平カウンタ２４，垂
直カウンタ２５，水平位置遅延回路２６，垂直位置遅延
回路２７．６４文字のＲＯＭ２８，あよびＭＰＵインタ
フェース３０を有する。ＰＬＬ２１は、受信した全ての
規格のテレビ信号に対してＯＳＤ回路２０を同期させる
ために使用する。本実施例において、受信したテレビ信
号の水平フライバック・パルス部分の立ら上がり端は、
ＰＬＬ２１を受信したテレビ信号に同期させるために使
用する。
詳細に示す。本出願と同一の日に出願された「複合規格
ＯＳＤを有するテレビ受像機」という名称の出願は、Ｏ
ＳＤ回路２０の動作をさらに詳細に説明している。回路
２０は、フエーズ・ロツクド・ループ（ＰＬＬ）２１．
システム／モード検出回路２２，水平カウンタ２４，垂
直カウンタ２５，水平位置遅延回路２６，垂直位置遅延
回路２７．６４文字のＲＯＭ２８，あよびＭＰＵインタ
フェース３０を有する。ＰＬＬ２１は、受信した全ての
規格のテレビ信号に対してＯＳＤ回路２０を同期させる
ために使用する。本実施例において、受信したテレビ信
号の水平フライバック・パルス部分の立ら上がり端は、
ＰＬＬ２１を受信したテレビ信号に同期させるために使
用する。
１１
水平フライバック・パルスは、またシステム／モード検
出回路２２に印加される。マスター・クロック信号と水
平周波数信号は、ＰＬＬ２１から水平カウンタ２４に与
えられる。水平フライバック・パルスに同期した第３の
信号か、ＰＬＩ ２１から垂直カウンタに与えられる。
出回路２２に印加される。マスター・クロック信号と水
平周波数信号は、ＰＬＬ２１から水平カウンタ２４に与
えられる。水平フライバック・パルスに同期した第３の
信号か、ＰＬＩ ２１から垂直カウンタに与えられる。
システム／モート検出回路２２は、ＰＬＬ２１，水平位
碇遅延回路，水平カウンタ２４垂直カウンタ２５ａ３よ
びＭＰリインタフェース３０にフラグ（例えば、モード
・フラグ〉を立てる１，水平カウンタ２４は、水平位置
遅延回路２６，ＭＰＵインタフェース３０およびここに
図示しない回路のその他の部分にドツ１〜・アトレスお
よび列アトレスを供給づる。垂直力ウンタ２５は、ＲＯ
Ｍ２８とＭＰ．Ｕインタフェース３０に線アトレスおよ
び行アトレスを供給づる。
碇遅延回路，水平カウンタ２４垂直カウンタ２５ａ３よ
びＭＰリインタフェース３０にフラグ（例えば、モード
・フラグ〉を立てる１，水平カウンタ２４は、水平位置
遅延回路２６，ＭＰＵインタフェース３０およびここに
図示しない回路のその他の部分にドツ１〜・アトレスお
よび列アトレスを供給づる。垂直力ウンタ２５は、ＲＯ
Ｍ２８とＭＰ．Ｕインタフェース３０に線アトレスおよ
び行アトレスを供給づる。
垂直位置遅延回路２７は標準テレビ信号から垂直フライ
バック・パルスを受け取り、システム／七一ド検出回路
２７および垂直カウンタ２５に遅延垂直フライバック信
号を与える。ＲＯＭ２８はＭＰリインタフェース３０か
ら信号を受信し、所定１２ のオン・スクリーン表示を発生するためにＯＳＤ回路２
０の残りの部分（図示せず〉に信号を与える。
バック・パルスを受け取り、システム／七一ド検出回路
２７および垂直カウンタ２５に遅延垂直フライバック信
号を与える。ＲＯＭ２８はＭＰリインタフェース３０か
ら信号を受信し、所定１２ のオン・スクリーン表示を発生するためにＯＳＤ回路２
０の残りの部分（図示せず〉に信号を与える。
第４図は、特に本発明の一部を実施しする水平位直遅延
回路２６を模式的に示す。水平位置遅延回路２６は、カ
ウンタ３５，比較器３７および入カゲー［・３９を有す
る。カウンタ３５は分周器の第１段／ＩＯ８３よび第２
段４１を有し、各段は入力するクロック信号を２．４．
８および１６で分周するように構成される。第１段４０
に供給される入力クロック信号は、以下で十分説明する
ように水平方向カウンタ２４から得られる。第１段４０
の１６分周の出力は、第２段４１にクロック入力として
与えられる。第１段４０の４つの出力と第２段４１の４
つの出力は、比較器３７の８つの第１入力に与えられる
。カウンタ３５は、またＤ型フリップ・フロツプ４３を
有し、これの出力は第１段４０と第２段４１のリセット
入力に接続される。フリップ・フロツプ４３のクロック
入力は水平周波数信号Ｍ１５を受信するように接続され
、１３ この信＠Ｍ１５はマスタ・クロックとこれから派生した
信号と同相であり、ＰＬＩ ２１によって受信したテレ
ビ信号の水平フライパック・パルスと同期している。本
複合規格ＯＳＤにおいて、フリップ・フロツプ４３のク
ロック入力に供給された信号は約１５Ｋ口Ｚまたは約３
１Ｋｌ１７の周波数であり、これは受信中のテレビ信号
によって決まる。入力グーｉ〜３９は入力端子４６に接
続された信号端子および入力端子４７に接続された制御
端子を有する４つの第］グー１〜と、入力端子／ｌ′ｌ
９に接続された信号端子および入力端子５０に接続され
た制御端子を有する４つの第２ゲートとを含む。
回路２６を模式的に示す。水平位置遅延回路２６は、カ
ウンタ３５，比較器３７および入カゲー［・３９を有す
る。カウンタ３５は分周器の第１段／ＩＯ８３よび第２
段４１を有し、各段は入力するクロック信号を２．４．
８および１６で分周するように構成される。第１段４０
に供給される入力クロック信号は、以下で十分説明する
ように水平方向カウンタ２４から得られる。第１段４０
の１６分周の出力は、第２段４１にクロック入力として
与えられる。第１段４０の４つの出力と第２段４１の４
つの出力は、比較器３７の８つの第１入力に与えられる
。カウンタ３５は、またＤ型フリップ・フロツプ４３を
有し、これの出力は第１段４０と第２段４１のリセット
入力に接続される。フリップ・フロツプ４３のクロック
入力は水平周波数信号Ｍ１５を受信するように接続され
、１３ この信＠Ｍ１５はマスタ・クロックとこれから派生した
信号と同相であり、ＰＬＩ ２１によって受信したテレ
ビ信号の水平フライパック・パルスと同期している。本
複合規格ＯＳＤにおいて、フリップ・フロツプ４３のク
ロック入力に供給された信号は約１５Ｋ口Ｚまたは約３
１Ｋｌ１７の周波数であり、これは受信中のテレビ信号
によって決まる。入力グーｉ〜３９は入力端子４６に接
続された信号端子および入力端子４７に接続された制御
端子を有する４つの第］グー１〜と、入力端子／ｌ′ｌ
９に接続された信号端子および入力端子５０に接続され
た制御端子を有する４つの第２ゲートとを含む。
入力端子４６は、受信したテレビ信号か約３１Ｋ■Ｚの
水平周波数を有する場合、所定の水平線開始位置を示す
４ビットの信号を受信ずるように接続され、入力端子４
９は、受信したテレビ信号が約１５Ｋ口Ｚの水平周波数
を有する場合、所定の水平線開始位置を示す４ビツ１・
の信号を受信するように接続される。入力喘子４７と入
力端子５０は、それぞれシステム／モード検出回路２２
から１４ の反転七一１〜・ノジグとモート・フラグを受信するよ
うに接続され、これらの信号によって、適切な水平周波
故信号かそこを通過するようにグー１〜４５また【よグ
ー１へ４８か開かれる。４つのグー１〜４５と４つのグ
ート４Ｂの出力（よ、比較器３７の８つの第２入力の内
最初の４つに接続される。８つの第２入力の内残りの４
つ（よ、アースに接続される１，比較帯３７の出力は出
力端子５１に与えられる。
水平周波数を有する場合、所定の水平線開始位置を示す
４ビットの信号を受信ずるように接続され、入力端子４
９は、受信したテレビ信号が約１５Ｋ口Ｚの水平周波数
を有する場合、所定の水平線開始位置を示す４ビツ１・
の信号を受信するように接続される。入力喘子４７と入
力端子５０は、それぞれシステム／モード検出回路２２
から１４ の反転七一１〜・ノジグとモート・フラグを受信するよ
うに接続され、これらの信号によって、適切な水平周波
故信号かそこを通過するようにグー１〜４５また【よグ
ー１へ４８か開かれる。４つのグー１〜４５と４つのグ
ート４Ｂの出力（よ、比較器３７の８つの第２入力の内
最初の４つに接続される。８つの第２入力の内残りの４
つ（よ、アースに接続される１，比較帯３７の出力は出
力端子５１に与えられる。
ＰＩ．１．２１とシステム／モード検出回路２２は、受
信したテレビ信号の水平フライバック・パルスと同期づ
る。この同ｗＪのため、水平フライバック・パルスのパ
ルス幅は○ＳＤ３０によって発生する表示文字の水平位
置に影響を勺える。水平フライパック・パルスのパルス
幅か表示文字の水平位四に影響をりえるので、入力水平
フライバック・パルスから長さを固定したパルスを発生
する必果かある。この長さを固定したパルスは、ここで
は遅延水平ノンイパック・パルスと呼び、これは文字表
示位僅か画面−１に正しく配置されるように人１５ 力水乎フライパック・パルスから正確に遅延ざれなけれ
ばならない。これらの特性を得るために、水平線内の各
両索のアドレスにｄ３ｃブる中火ヒッ１〜（ＤＣ２＞を
表す信号か、カウンタ３５の第１段４０のクロック入力
に与えられる。自己のクロック入力で水平周波数を受信
づるＤ型フリップフ［１ップ４３は各水平線毎にカウン
タ３５をリレッ１〜ずるので、カウンタ３５は塁本的に
各水平線内の画素を数えていることになる。端子４６に
３１Ｋ１−ＩＺの水平周波数に対づ−る所定の位満を示
す信号を供給し、端子４９に１ ５ Ｋ ｌ−１ ｚの
水平周波数に対ブる所定の位置を示ず伝ｇを供給づるこ
とによって、比較器３７は表示を開始づ−ろ水平線内の
所望の画素を選択し、これを表わす出力パルスを導出す
る。比較器３７からのこの出力パルスは、出力端子５１
に現れる遅延水平フンイバック・パルスである。
信したテレビ信号の水平フライバック・パルスと同期づ
る。この同ｗＪのため、水平フライバック・パルスのパ
ルス幅は○ＳＤ３０によって発生する表示文字の水平位
置に影響を勺える。水平フライパック・パルスのパルス
幅か表示文字の水平位四に影響をりえるので、入力水平
フライバック・パルスから長さを固定したパルスを発生
する必果かある。この長さを固定したパルスは、ここで
は遅延水平ノンイパック・パルスと呼び、これは文字表
示位僅か画面−１に正しく配置されるように人１５ 力水乎フライパック・パルスから正確に遅延ざれなけれ
ばならない。これらの特性を得るために、水平線内の各
両索のアドレスにｄ３ｃブる中火ヒッ１〜（ＤＣ２＞を
表す信号か、カウンタ３５の第１段４０のクロック入力
に与えられる。自己のクロック入力で水平周波数を受信
づるＤ型フリップフ［１ップ４３は各水平線毎にカウン
タ３５をリレッ１〜ずるので、カウンタ３５は塁本的に
各水平線内の画素を数えていることになる。端子４６に
３１Ｋ１−ＩＺの水平周波数に対づ−る所定の位満を示
す信号を供給し、端子４９に１ ５ Ｋ ｌ−１ ｚの
水平周波数に対ブる所定の位置を示ず伝ｇを供給づるこ
とによって、比較器３７は表示を開始づ−ろ水平線内の
所望の画素を選択し、これを表わす出力パルスを導出す
る。比較器３７からのこの出力パルスは、出力端子５１
に現れる遅延水平フンイバック・パルスである。
第５図は、特に水平方向カウンタ２４を模式的に示す。
水平方１句力ウンク２４は、哨つの段５５，５６．５７
および５８を有する。この特定の実施１６ 例にａ３いて、段Ｊ ５ ，５６は画素カウンタとして
機能し、一方段５７．５８は列カウンタとして機能りる
。一対の入力グー１〜６０，６１は、モード・フラグと
反転モード・フラグによってそれぞれ動作ざれ、第１段
５５のクロック入力にマスタ・クロック周波数７Ｍ口Ｚ
またはマスタ・クロック周波数１＝ＩＭｌ−ＩＺ（受信
したデレじ信号によって決定される）のいずれかを与え
る。Ｄ型フリップフロツプ６３は自己のクロック入力に
、ＰＬＩ−２１からの同期水平周波故信罵Ｍ １ ５を
受信するように接続される。Ｄ型フリップフロツプ６３
の出力は、第１段５５のリセットへ接続され、第１段５
５を水平周波数に同期させる。第１段５５は水平線内の
ドッ１〜数を数えるということか理解されるであろう。
および５８を有する。この特定の実施１６ 例にａ３いて、段Ｊ ５ ，５６は画素カウンタとして
機能し、一方段５７．５８は列カウンタとして機能りる
。一対の入力グー１〜６０，６１は、モード・フラグと
反転モード・フラグによってそれぞれ動作ざれ、第１段
５５のクロック入力にマスタ・クロック周波数７Ｍ口Ｚ
またはマスタ・クロック周波数１＝ＩＭｌ−ＩＺ（受信
したデレじ信号によって決定される）のいずれかを与え
る。Ｄ型フリップフロツプ６３は自己のクロック入力に
、ＰＬＩ−２１からの同期水平周波故信罵Ｍ １ ５を
受信するように接続される。Ｄ型フリップフロツプ６３
の出力は、第１段５５のリセットへ接続され、第１段５
５を水平周波数に同期させる。第１段５５は水平線内の
ドッ１〜数を数えるということか理解されるであろう。
第１段５５は入力信号を２，４および８分周し、これら
の出力は各画素のドットのアドレスにあいて３ビットを
表わす。第１段５５の第３出力は、また第２段５６のク
ロック入力に与えられ、第２段５６はこのクロック入力
を２分周し、この信号をドット・アトレスの第４ビット
１７ （最上位〉として出力に！づえ、この伝居を第３段５７
のクし１ツク入力にも与える。第３段５７はこのクロッ
ク入力を２．４２１５よひ８分周し、これらの信月を列
アドレスにおいて最初の３ビッ１〜を表ね′？Ｉ−３つ
の出力端子に与える。第３段５７の第３出力は第４段５
８のクロック入力に与えられ、この第４段５８はこの信
号を２Ｊ＞よび刈分周し、これらの出力は列アトレスの
最後の２ビツ１〜を表わす２つの端子に与えられる。列
アドレスか位置遅延回路２６で選択された水平位置で始
まることを保証するため、第２段５６，第３段５７およ
び第４段５Ｂは水平位置遅延回路２６の出力端子５１か
らの遅延水平フライバック信母によっでリセツｌ〜され
る。ドツ１〜おＪ；び列アドレス（』、ｊ−レビ画面上
の選択した位置で所望の表示を正確に介生勺るため、Ｏ
ＳＤ回路２０の他の回路に使用される。
の出力は各画素のドットのアドレスにあいて３ビットを
表わす。第１段５５の第３出力は、また第２段５６のク
ロック入力に与えられ、第２段５６はこのクロック入力
を２分周し、この信号をドット・アトレスの第４ビット
１７ （最上位〉として出力に！づえ、この伝居を第３段５７
のクし１ツク入力にも与える。第３段５７はこのクロッ
ク入力を２．４２１５よひ８分周し、これらの信月を列
アドレスにおいて最初の３ビッ１〜を表ね′？Ｉ−３つ
の出力端子に与える。第３段５７の第３出力は第４段５
８のクロック入力に与えられ、この第４段５８はこの信
号を２Ｊ＞よび刈分周し、これらの出力は列アトレスの
最後の２ビツ１〜を表わす２つの端子に与えられる。列
アドレスか位置遅延回路２６で選択された水平位置で始
まることを保証するため、第２段５６，第３段５７およ
び第４段５Ｂは水平位置遅延回路２６の出力端子５１か
らの遅延水平フライバック信母によっでリセツｌ〜され
る。ドツ１〜おＪ；び列アドレス（』、ｊ−レビ画面上
の選択した位置で所望の表示を正確に介生勺るため、Ｏ
ＳＤ回路２０の他の回路に使用される。
幾つかの用途では、垂直位筒と水平位瞭または水平位置
の代わりに垂直位置を遅延させることか望ましく、した
がって、第６図に示す垂直位通遅延回路２７がこの目的
のために設＆づられる。垂直１８ 位置遅延回路２７は、カウンタ６５がＰＬＬ２１によっ
て与えられる水平周波数信号をカウントするために接続
された３つの段を有することを除き基本的に水平位置遅
延回路２６と同じである。カウンタ６５の３つの段は、
全てＤ型フリツプ・フロツプ６６からの出力によってリ
セットされ、このフリップ・フロツプ６６は受信したテ
レビ信号からの垂直フライパック・パルスによってクロ
ックされる。水平位置遅延回路２６の場合と同様に、カ
ウンタ６５の出力は比較器６８の１つの入力に与えられ
、この比較器は、出力端子６９に遅延垂直フライバック
・パルスを導出するため、このカウントを所定の単語と
比較する。本実施例において、比較器６８の第２入力に
与えられた所定の単詔は、高電圧に接続された１対の端
子を有すると共に残りの端子はグランドに接続され、そ
の結果、垂直表示は、受信中のテレビ信号の種類にかか
わらす、常に同じ位置で開始する。垂直表示を任意の位
置で開始するため、比較器６８の第２入力端子に他のい
ずれの単語を供給してもよいことが、１９ 勿論理解される。
の代わりに垂直位置を遅延させることか望ましく、した
がって、第６図に示す垂直位通遅延回路２７がこの目的
のために設＆づられる。垂直１８ 位置遅延回路２７は、カウンタ６５がＰＬＬ２１によっ
て与えられる水平周波数信号をカウントするために接続
された３つの段を有することを除き基本的に水平位置遅
延回路２６と同じである。カウンタ６５の３つの段は、
全てＤ型フリツプ・フロツプ６６からの出力によってリ
セットされ、このフリップ・フロツプ６６は受信したテ
レビ信号からの垂直フライパック・パルスによってクロ
ックされる。水平位置遅延回路２６の場合と同様に、カ
ウンタ６５の出力は比較器６８の１つの入力に与えられ
、この比較器は、出力端子６９に遅延垂直フライバック
・パルスを導出するため、このカウントを所定の単語と
比較する。本実施例において、比較器６８の第２入力に
与えられた所定の単詔は、高電圧に接続された１対の端
子を有すると共に残りの端子はグランドに接続され、そ
の結果、垂直表示は、受信中のテレビ信号の種類にかか
わらす、常に同じ位置で開始する。垂直表示を任意の位
置で開始するため、比較器６８の第２入力端子に他のい
ずれの単語を供給してもよいことが、１９ 勿論理解される。
第７図は、特に垂直方向カウンタ２５が模式的に示され
る。垂直方向カウンタ２５は、３段の力ウンタ８０，８
１．８２を有する。入力Ｄ型フリップ・フロツプ８５は
、そのクロック入力にＰＩ１２１からの水平周波数信号
を受信するように接続され、この信号は、またインバー
タを介してＮＡＮＤゲート８６に与えられる。フリツプ
・フロップ８５は、目（１〉または［（Ｏ〉の信号であ
る高さ信号によってセットされる。本実施例において、
表示装置の文字は２倍の高さで与えることが可能であり
、この場合、フリツプ・フロツプ８５はこの高さ信号に
よってセットされ、行カウントは１／２に減速される。
る。垂直方向カウンタ２５は、３段の力ウンタ８０，８
１．８２を有する。入力Ｄ型フリップ・フロツプ８５は
、そのクロック入力にＰＩ１２１からの水平周波数信号
を受信するように接続され、この信号は、またインバー
タを介してＮＡＮＤゲート８６に与えられる。フリツプ
・フロップ８５は、目（１〉または［（Ｏ〉の信号であ
る高さ信号によってセットされる。本実施例において、
表示装置の文字は２倍の高さで与えることが可能であり
、この場合、フリツプ・フロツプ８５はこの高さ信号に
よってセットされ、行カウントは１／２に減速される。
フリツプ・フロツプ８５の出力はＮＡＮＤゲート８６の
第２入力に与えられる。ＮＡＮＤゲート８６からの信号
は、第１段８０のクロック入力に与えられる。第１段８
０は、クロック入力信号を２．４，８ｃｌ５よび１６分
周し、これらの４つの信号は、全て線アドレスの最初の
４ビットとして与えられる。第１段２０ ８０の第４出力は、クロック入力として第２段８１に供
給され、第２段はクロック入力を２分周し、この出力は
線アドレス信号の第５ビットとして与えられる。第２段
８１の出力は、また垂直位僧遅延回路２７からの遅延垂
直フライバック・パルスおよびシスデム／モード検出回
路２２からの反転システム・フラグ１信号と共に、ゲー
ト９０への入力として与えられる。グート９０からの出
力信号は、クロック入力として第３段８２に与えられる
と共にリセットとして第１段８０と第２段８２に供給さ
れる。第３段８２はクロック入力を２．４．８および１
６分周し、これら４つの出力信号を各線における行アド
レスとして与える。グート９０に供給される反転システ
ム・フラグ１信号は、受信中のテレビ信号の垂直周波数
にしたがって制御する。遅延垂直フライバック・パルス
はグート９０内のＯＲゲートに与えられると共に第３段
８２のリセット入力に与えられ、その結果、第３段８２
によって与えられる行アドレスは、垂直表示か開始する
場合にのみ開始する。さらに、２１ 反転遅延垂直フライバック信号はＤ型フリツプ・フロツ
プ８５のリセット入力に与えられ、第１段８０および第
２段８１によって行われる線のカウントが垂直表示の開
始と共に始まることを保証する。これら線および行アド
レスは、ドットおよび列アドレスと共にＯＳＤ回路２０
の他の回路で使用され、所望の表示をテレビ画面の選択
した位置で正確に発生させる。
第２入力に与えられる。ＮＡＮＤゲート８６からの信号
は、第１段８０のクロック入力に与えられる。第１段８
０は、クロック入力信号を２．４，８ｃｌ５よび１６分
周し、これらの４つの信号は、全て線アドレスの最初の
４ビットとして与えられる。第１段２０ ８０の第４出力は、クロック入力として第２段８１に供
給され、第２段はクロック入力を２分周し、この出力は
線アドレス信号の第５ビットとして与えられる。第２段
８１の出力は、また垂直位僧遅延回路２７からの遅延垂
直フライバック・パルスおよびシスデム／モード検出回
路２２からの反転システム・フラグ１信号と共に、ゲー
ト９０への入力として与えられる。グート９０からの出
力信号は、クロック入力として第３段８２に与えられる
と共にリセットとして第１段８０と第２段８２に供給さ
れる。第３段８２はクロック入力を２．４．８および１
６分周し、これら４つの出力信号を各線における行アド
レスとして与える。グート９０に供給される反転システ
ム・フラグ１信号は、受信中のテレビ信号の垂直周波数
にしたがって制御する。遅延垂直フライバック・パルス
はグート９０内のＯＲゲートに与えられると共に第３段
８２のリセット入力に与えられ、その結果、第３段８２
によって与えられる行アドレスは、垂直表示か開始する
場合にのみ開始する。さらに、２１ 反転遅延垂直フライバック信号はＤ型フリツプ・フロツ
プ８５のリセット入力に与えられ、第１段８０および第
２段８１によって行われる線のカウントが垂直表示の開
始と共に始まることを保証する。これら線および行アド
レスは、ドットおよび列アドレスと共にＯＳＤ回路２０
の他の回路で使用され、所望の表示をテレビ画面の選択
した位置で正確に発生させる。
上述のように、マイクロプロセツザと複合ＡＵ ｎ８０
ＳＤ回路を有するテレビ受像機が開示され、このＯＳＤ
回路は所定の選択可能な表示の水平および（または〉垂
直位置設定を有する。さらに、この水平および（または
）垂直表示の選択可能な位置設定は、複合規格ＯＳＤ回
路と共に自動的に動作する。さらに、位置設定回路は構
或か比較的簡単であり、受信したテレビ信号と同期ずる
ので、これは正確かつ安定している。
ＳＤ回路を有するテレビ受像機が開示され、このＯＳＤ
回路は所定の選択可能な表示の水平および（または〉垂
直位置設定を有する。さらに、この水平および（または
）垂直表示の選択可能な位置設定は、複合規格ＯＳＤ回
路と共に自動的に動作する。さらに、位置設定回路は構
或か比較的簡単であり、受信したテレビ信号と同期ずる
ので、これは正確かつ安定している。
本発明の特定の実施例を図示し説明したが、当業者は更
にこれらを変更または改良することかできる。したがっ
て、本発明をここで示した特定の２２ 形態に限定りるものではなく、特ｈ′Ｆ晶求の範囲か本
介明の枯神ど範田１を逸脱しない全ての変形を包含一り
ることを意１′￥Ｉづる。
にこれらを変更または改良することかできる。したがっ
て、本発明をここで示した特定の２２ 形態に限定りるものではなく、特ｈ′Ｆ晶求の範囲か本
介明の枯神ど範田１を逸脱しない全ての変形を包含一り
ることを意１′￥Ｉづる。
苦図■を通して同−００″；−３ ｆＪ． ＋τ１１−
または相当の部１７１１を一示−り１， １．図１山の［｝｝゛口１１イ，゛説明冴）１図（、１
、、本介明を実７Ｉ１！！サるシレヒ受像機の慨帽ノ゛
「１ツク図である。
または相当の部１７１１を一示−り１， １．図１山の［｝｝゛口１１イ，゛説明冴）１図（、１
、、本介明を実７Ｉ１！！サるシレヒ受像機の慨帽ノ゛
「１ツク図である。
寄１２図（３１、、第１図に示１改良したマイクロプロ
レッリσ）ｉ丁細ノ］−１ツタ国である。
レッリσ）ｉ丁細ノ］−１ツタ国である。
第３図（３ｊ，、ズ）２図のＯ Ｓ Ｄ回路の詳キ１１
１プｌ１ツクトド（ある１、 第４図ｆ．Ｊ、、水平位差遅延回路の歓略図てある。
１プｌ１ツクトド（ある１、 第４図ｆ．Ｊ、、水平位差遅延回路の歓略図てある。
譚）５図（Ｊ１，、水平ｊノ向カウンタの概略図である
。
。
第６図（ｊ、、エト１１１ｊ位直遅延回路の概略図であ
る。
る。
第７図（Ｊ１、軍ｉｊｊｉ７５ Ｆ＋Ｊ力ｒクン夕の歓
略図である。
略図である。
１ （）・・・ ノノン ノ ノ 、 １ １ ・・
・石１１周１１コｌ ｉ：８ Ｎ１２・・・Ｉ「ス１〜
リップ、１３・・・カーラー・デ゛コータ゛１／′ｌ・
・・Ｃ Ｒ−１、 １５・・・７イク「Ｉ ７ ＩＩ ＩＺツリ−（ＭＰＵ
）、２３ １６・・・リモニ１ン状世、 １７・・・中央処理装惹（ＣＰＩＪ）、２０・・・Ｏ
Ｓ Ｄ同路、 ２１・・・ノニＩ−−−−ズ・ロツクド・ループ（Ｆ）
ｌ−１＞２２・・・システム／モード検出回路、２／′
ｌ・・・水平カウンタ、２！一）・・・単１白カウンタ
、２６・・・水平旬首遅７ｌｉ同路、 ２７・・・垂直位置遅延回路、 ２Ｂ・・・６４文字ＲＯＭ、 ３５・・・水平位慢遅延回路のカウンク、３７・・・比
較器、 ６５・・・垂直位直遅延回路のカウンタ、６Ｂ・・・カ
ウンタ６５の比較器、９０・・・グー１〜。
・石１１周１１コｌ ｉ：８ Ｎ１２・・・Ｉ「ス１〜
リップ、１３・・・カーラー・デ゛コータ゛１／′ｌ・
・・Ｃ Ｒ−１、 １５・・・７イク「Ｉ ７ ＩＩ ＩＺツリ−（ＭＰＵ
）、２３ １６・・・リモニ１ン状世、 １７・・・中央処理装惹（ＣＰＩＪ）、２０・・・Ｏ
Ｓ Ｄ同路、 ２１・・・ノニＩ−−−−ズ・ロツクド・ループ（Ｆ）
ｌ−１＞２２・・・システム／モード検出回路、２／′
ｌ・・・水平カウンタ、２！一）・・・単１白カウンタ
、２６・・・水平旬首遅７ｌｉ同路、 ２７・・・垂直位置遅延回路、 ２Ｂ・・・６４文字ＲＯＭ、 ３５・・・水平位慢遅延回路のカウンク、３７・・・比
較器、 ６５・・・垂直位直遅延回路のカウンタ、６Ｂ・・・カ
ウンタ６５の比較器、９０・・・グー１〜。
Claims (1)
- 【特許請求の範囲】 １、マイクロプロセッサ；および 種々の異なつた所定の位置のいずれからでも水平線を開
始するように調整可能な水平位置回路を有する複合規格
オン・スクリーン表示回路；によって構成されることを
特徴とするテレビ受像機。 ２、表示回路はさらにマスタ・クロック発振器を有し、
水平位置回路はさらに受信したテレビ信号の水平周波数
と同期したカウンタを有し、前記カウンタは前記マスタ
・クロック発振器から出力されたパルスをカウントして
このカウントを示す出力信号を導出し、前記カウンタか
らの出力信号を受信するために接続された第１入力端子
と所定の水平線開始位置を示す信号を受信するために接
続された第２入力端子とを有する比較器を有し、前記比
較器は、前記カウンタからの出力信号が所定の水平線開
始位置を示す信号と比較する場合に、遅延水平フライバ
ック信号を導出することを特徴とする請求項１記載のテ
レビ受像機。 ３、水平位置回路は、さらに前記マスタ・クロック発振
器からの信号を受信するために接続された入力を有する
水平方向カウンタを有し、前記水平方向カウンタは、さ
らに前記比較器からの遅延水平フライバック信号を受信
するために接続されたリセット入力を有し、所定の水平
線開始位置を含む列アドレスを発生することを特徴とす
る請求項２記載のテレビ受像機。 ４、水平位置回路は、さらにマスタ・クロック発振器か
らの信号を受信するために接続された入力端子を有する
ドット・カウンタと、受信したテレビ信号の水平周波数
と同期したパルスを受信するために接続されたリセット
端子と、ドット・アドレスを出力するための出力端子と
を有することを特徴とする請求項３記載のテレビ受像機
。 ５、複合規格オン・スクリーン表示回路は、さらに種々
の異なった所定の位置のいずれからでも垂直掃引を開始
するように調整可能な垂直位置回路を有することを特徴
とする請求項１記載のテレビ受像機。 ６、垂直位置回路は、受信したテレビ信号の水平周波数
と同期したパルスをカウントするために接続されたカウ
ンタを有し、そのカウントを示す出力信号を導出し、前
記カウンタは、出力信号を受信したテレビ信号とさらと
同期するために受信したテレビ信号からの垂直フライバ
ック・パルスを受信するように接続されたリセット入力
をさらに有し、前記垂直位置回路は、前記カウンタから
の出力信号を受信するために接続された第１入力端子と
所定の垂直線開始位置を示す信号を受信するために接続
された第２入力端子とを有する比較器をさらに有し、前
記比較器は、前記カウンタからの出力信号が所定の垂直
掃引開始位置を示す信号と比較する場合に、遅延垂直フ
ライバック信号を導出することを特徴とする請求項５記
載のテレビ受像機。 ７、垂直位置回路は、受信したテレビ信号の水平周波数
と同期したパルスを受信するために接続された入力と前
記比較器からの遅延垂直フライバック信号を受信するた
めに接続されたリセット入力とを有する垂直方向カウン
タをさらに有し、前記垂直方向カウンタは、所定の垂直
線開始位置を有する線アドレス信号を導出することを特
徴とする請求項６記載のテレビ受像機。 ８、垂直位置回路は、受信したテレビ信号の水平周波数
と同期したパルスによって導出された信号を受信するた
めに接続された入力端子と、遅延垂直フライバック信号
を受信するために接続されたリセット端子と、列アドレ
スを出力するための出力端子とを有することを特徴とす
る請求項７記載のテレビ受像機。 ９、テレビ受像機において、表示位置を水平方向に設定
する方法において、 水平フライバック・パルスを有するテレビ信号を受信す
るステップ； 水平フライバック・パルスおよびマスタ・クロック信号
と同期した水平周波数クロック信号を導出するステップ
； マスタ・クロック信号をカウントし、水平周波数クロッ
ク信号の各パルスでカウントを開始することによって各
水平線に対する複合ビット・ドット・アドレスを導出す
るステップ； 水平周波数クロック信号の期間の間に、各複合ビット・
ドット・アドレスの選択したビットをカウントするステ
ップ； このカウントを、予め選択した水平遅延を示す所定のカ
ウントと比較するステップ； このカウントと所定のカウントが比較される毎に、遅延
水平フライバック・パルスを発生するステップ；および 各水平線に対するカウントを開始するため、マスタ・ク
ロック信号をカウントし、遅延水平フライバック・パル
スを使用することによって各水平線に対する列アドレス
を導出するステップ；によって構成されることを特徴と
する方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US07/340,640 US4962428A (en) | 1989-04-20 | 1989-04-20 | Multistandard OSD in a TV receiver including display positioning |
| US340,640 | 1994-11-16 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0321174A true JPH0321174A (ja) | 1991-01-29 |
| JP2833144B2 JP2833144B2 (ja) | 1998-12-09 |
Family
ID=23334311
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2103262A Expired - Lifetime JP2833144B2 (ja) | 1989-04-20 | 1990-04-20 | 表示位置設定を有するｔｖ受像機の複合規格オン・スクリーン表示装置および表示位置設定方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4962428A (ja) |
| EP (1) | EP0406524B1 (ja) |
| JP (1) | JP2833144B2 (ja) |
| KR (1) | KR0159939B1 (ja) |
| DE (1) | DE69021287T2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5623316A (en) * | 1994-10-05 | 1997-04-22 | Mitsubishi Denki Kabushiki Kaisha | On-screen display apparatus and on-screen display method |
| KR100435220B1 (ko) * | 1995-11-06 | 2004-08-25 | 소니 가부시끼 가이샤 | 온-스크린디스플레이를가지는영상디스플레이장치및그들의위치제어방법 |
Families Citing this family (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5187575A (en) * | 1989-12-29 | 1993-02-16 | Massachusetts Institute Of Technology | Source adaptive television system |
| US5742265A (en) * | 1990-12-17 | 1998-04-21 | Photonics Systems Corporation | AC plasma gas discharge gray scale graphic, including color and video display drive system |
| FR2670982A1 (fr) * | 1990-12-21 | 1992-06-26 | Thomson Consumer Electronics | Procede de synchronisation de fonctions de commande avec des signaux video dans un recepteur de television et dispositif de mise en óoeuvre. |
| JPH0546134A (ja) * | 1991-06-07 | 1993-02-26 | Rohm Co Ltd | 映像表示装置 |
| US5258826A (en) * | 1991-10-02 | 1993-11-02 | Tandy Corporation | Multiple extended mode supportable multimedia palette and multimedia system incorporating same |
| US5270821A (en) † | 1991-11-22 | 1993-12-14 | Acer Incorporated | Video display adjustment and on-screen menu system |
| US5157495A (en) * | 1991-12-20 | 1992-10-20 | Eastman Kodak Company | Multi-mode video standard selection circuit and selection method |
| WO1993017522A1 (en) * | 1992-02-20 | 1993-09-02 | Motorola Inc. | A modulator circuit |
| KR950003031B1 (ko) * | 1992-03-30 | 1995-03-29 | 주식회사 금성사 | Tv수상기의 영상신호 보상장치 |
| JPH05304641A (ja) * | 1992-04-24 | 1993-11-16 | Victor Co Of Japan Ltd | テレビジョン受像機 |
| KR950008714B1 (ko) * | 1992-05-12 | 1995-08-04 | 삼성전자주식회사 | 다중모드 모니터의 온스크린 디스플레이 장치 및 방법 |
| JP2585957B2 (ja) * | 1992-08-18 | 1997-02-26 | 富士通株式会社 | ビデオデータ変換処理装置とビデオデータ変換装置を有する情報処理装置 |
| KR950011655B1 (ko) * | 1992-10-31 | 1995-10-07 | 삼성전자주식회사 | 방송방식명 표시장치 |
| US5444491A (en) * | 1993-02-26 | 1995-08-22 | Massachusetts Institute Of Technology | Television system with multiple transmission formats |
| JPH0787455A (ja) * | 1993-06-25 | 1995-03-31 | Victor Co Of Japan Ltd | 映像信号再生又は記録再生装置 |
| US5608425A (en) * | 1993-08-31 | 1997-03-04 | Zilog, Inc. | Technique for generating on-screen display characters using software implementation |
| FR2716765B1 (fr) * | 1994-02-28 | 1996-05-31 | Sgs Thomson Microelectronics | Procédé de reconnaisance de standard vidéo, et circuit mettant en Óoeuvre ce procédé. |
| US5760838A (en) * | 1994-09-30 | 1998-06-02 | Intel Corporation | Method and system for configuring a display |
| KR0144941B1 (ko) * | 1994-09-30 | 1998-07-15 | 김광호 | 와이드 비젼 디스플레이 장치 |
| KR100305874B1 (ko) * | 1995-06-02 | 2001-11-30 | 모리시타 요이찌 | 다방식 텔레비전수상기 |
| US5784076A (en) * | 1995-06-07 | 1998-07-21 | International Business Machines Corporation | Video processor implementing various data translations using control registers |
| US5771073A (en) * | 1995-06-07 | 1998-06-23 | Massachusetts Institute Of Technology | Advanced television system using a different encoding technique for non-image areas |
| KR0139119B1 (ko) * | 1995-06-21 | 1998-05-15 | 문정환 | Osd 표시 회로 및 위치 검출 회로 |
| US6141693A (en) * | 1996-06-03 | 2000-10-31 | Webtv Networks, Inc. | Method and apparatus for extracting digital data from a video stream and using the digital data to configure the video stream for display on a television set |
| JP2954043B2 (ja) * | 1996-11-15 | 1999-09-27 | 日本電気アイシーマイコンシステム株式会社 | Ｏｓｄ装置 |
| US6002449A (en) * | 1997-10-15 | 1999-12-14 | Zilog, Inc. | Integrated television processor |
| US6967688B1 (en) * | 2001-07-13 | 2005-11-22 | National Semiconductor Corporation | Method and apparatus that reduces jitter in a display by providing temporal hysteresis |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3984828A (en) * | 1975-05-23 | 1976-10-05 | Rca Corporation | Character generator for television channel number display with edging provisions |
| US4451840A (en) * | 1981-11-25 | 1984-05-29 | Rca Corporation | Picture control for television receiver on-screen display |
| US4475124A (en) * | 1982-04-05 | 1984-10-02 | Zenith Electronics Corporation | Synchronizing system for character display |
| DE3342181C2 (de) * | 1983-11-23 | 1986-03-06 | Deutsche Thomson-Brandt Gmbh, 7730 Villingen-Schwenningen | Integrierte Schaltung für den Farbdecoder eines Fernsehempfängers |
| US4626892A (en) * | 1984-03-05 | 1986-12-02 | Rca Corporation | Television system with menu like function control selection |
| FR2562351B1 (fr) * | 1984-03-30 | 1986-06-20 | Labo Electronique Physique | Comparateur de phase a fonctionnement linearise et boucle a verrouillage de phase comprenant un tel comparateur de phase |
| FR2579051B1 (fr) * | 1985-03-15 | 1988-06-24 | Loire Electronique | Dispositif de reglage de convergence pour videoprojecteur |
| NL8500864A (nl) * | 1985-03-25 | 1986-10-16 | Philips Nv | Digitale chrominantiesignaalverwerkingsschakeling. |
| JPS6333980A (ja) * | 1986-07-29 | 1988-02-13 | Sony Corp | 映像表示装置 |
| US4802009A (en) * | 1987-07-13 | 1989-01-31 | Rca Licensing Corporation | Digitally controlled phase locked loop system |
-
1989
- 1989-04-20 US US07/340,640 patent/US4962428A/en not_active Expired - Lifetime
-
1990
- 1990-03-12 EP EP90104634A patent/EP0406524B1/en not_active Expired - Lifetime
- 1990-03-12 DE DE69021287T patent/DE69021287T2/de not_active Expired - Fee Related
- 1990-04-17 KR KR1019900005309A patent/KR0159939B1/ko not_active IP Right Cessation
- 1990-04-20 JP JP2103262A patent/JP2833144B2/ja not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5623316A (en) * | 1994-10-05 | 1997-04-22 | Mitsubishi Denki Kabushiki Kaisha | On-screen display apparatus and on-screen display method |
| KR100435220B1 (ko) * | 1995-11-06 | 2004-08-25 | 소니 가부시끼 가이샤 | 온-스크린디스플레이를가지는영상디스플레이장치및그들의위치제어방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE69021287D1 (de) | 1995-09-07 |
| KR900017389A (ko) | 1990-11-16 |
| DE69021287T2 (de) | 1996-03-21 |
| US4962428A (en) | 1990-10-09 |
| EP0406524B1 (en) | 1995-08-02 |
| JP2833144B2 (ja) | 1998-12-09 |
| EP0406524A1 (en) | 1991-01-09 |
| KR0159939B1 (ko) | 1999-01-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0321174A (ja) | 表示位置設定を有するｔｖ受像機の複合規格オン・スクリーン表示装置および表示位置設定方法 | |
| US4136359A (en) | Microcomputer for use with video display | |
| US4450442A (en) | Display processor for superimposed-picture display system | |
| US4278972A (en) | Digitally-controlled color signal generation means for use with display | |
| EP0734011A2 (en) | Field synchronization of independent frame buffers | |
| EP0157701A2 (en) | Phase synchronization circuit | |
| JPH03174882A (ja) | 受像機およびスクリーン表示方法 | |
| EP0387550A1 (en) | Display control device | |
| US4720803A (en) | Display control apparatus for performing multicolor display by tiling display | |
| US4490741A (en) | Synchronization signal stabilization for video image overlay | |
| JP3911862B2 (ja) | ピクセルクロック信号生成装置および同期信号生成装置 | |
| JPH05327486A (ja) | 同期信号生成回路 | |
| US5805151A (en) | Raster contoller | |
| KR900006290B1 (ko) | Crt 표시제어장치 | |
| JP2619650B2 (ja) | クロック信号発生装置 | |
| EP0073916B1 (en) | Circuit for individually controlling the color of the font and background of a character displayed on a color tv receiver or monitor | |
| CA1236601A (en) | Window borderline generating circuit for crt display | |
| JPS6153880A (ja) | 文字画像表示制御装置 | |
| EP0073338A2 (en) | Programmable border color for CRT of color TV | |
| SU1525727A1 (ru) | Устройство дл отображени информации | |
| JPS5830791A (ja) | 陰極線管の色制御装置 | |
| Lunn et al. | A multisystems on screen display for TV MCU | |
| JPS6346076A (ja) | 画像表示回路 | |
| JP3253451B2 (ja) | コンポジット同期信号の遅延回路 | |
| JPS6239892A (ja) | カラ−デイスプレイ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081002 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081002 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091002 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091002 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101002 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101002 Year of fee payment: 12 |