KR0159939B1 - 텔레비젼 수상기 - Google Patents

텔레비젼 수상기 Download PDF

Info

Publication number
KR0159939B1
KR0159939B1 KR1019900005309A KR900005309A KR0159939B1 KR 0159939 B1 KR0159939 B1 KR 0159939B1 KR 1019900005309 A KR1019900005309 A KR 1019900005309A KR 900005309 A KR900005309 A KR 900005309A KR 0159939 B1 KR0159939 B1 KR 0159939B1
Authority
KR
South Korea
Prior art keywords
signal
horizontal
standard
received television
horizontal line
Prior art date
Application number
KR1019900005309A
Other languages
English (en)
Other versions
KR900017389A (ko
Inventor
잎 통 힝
케이.룬 제랄드
Original Assignee
빈센트 죠셉 로너
모토로라 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=23334311&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=KR0159939(B1) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by 빈센트 죠셉 로너, 모토로라 인코포레이티드 filed Critical 빈센트 죠셉 로너
Publication of KR900017389A publication Critical patent/KR900017389A/ko
Application granted granted Critical
Publication of KR0159939B1 publication Critical patent/KR0159939B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/445—Receiver circuitry for the reception of television signals according to analogue transmission standards for displaying additional information
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/445—Receiver circuitry for the reception of television signals according to analogue transmission standards for displaying additional information
    • H04N5/44504—Circuit details of the additional information generator, e.g. details of the character or graphics signal generator, overlay mixing circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00—Details of colour television systems
    • H04N9/64—Circuits for processing colour signals
    • H04N9/641—Multi-purpose receivers, e.g. for auxiliary information

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Computer Graphics (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Details Of Television Scanning (AREA)
  • Studio Circuits (AREA)
  • Synchronizing For Television (AREA)
  • Television Systems (AREA)

Abstract

다중 표준 OSD 회로를 포함하는 TV 수상기에 있어서, 지연된 수평 플라이백 펄스를 제공하기 위해서 소정의 계수(count)(위치)를 수신된 수평 주파수의 계수와 비교하는 비교기와, 지연된 수평 플라이백 펄스에서 시작하도록 동기화된 돗트 및 칼럼 어드레스 발생기를 포함하는 표시를 위치설정하기 위한 방법 및 장치가 개시되었다. 유사한 수직 위치 설정 회로가 포함된다.

Description

텔레비젼 수상기
제1도는 본 발명을 실현하는 텔레비젼 수상기의 블럭/구성 다이어그램.
제2도는 제1도에 상술한 개량된 마이크로프로세서의 더욱 자세히 설명한 블럭/흐름도.
제3도는 제2도의 OSD 회로를 더욱 자세히 설명한 블럭 다이어그램/흐름도.
제4도는 수평 위치 지연 회로의 개략적 다이어그램.
제5도는 수직 방향 계수기의 개략적 다이어그램.
제6도는 수직 위치 지연 회로의 개략적 다이어그램.
제7도는 수직 방향 계수기의 개략적 다이어그램.
* 도면의 주요부분에 대한 부호의 설명
25 : 수직 방향 계수기 35 : 계수기
37 : 비교기 43 : D-플립플롭
본 발명은 마이크로프로세서(MPU) 및 온-스크린 표시부(OSD)를 포함하는 텔레비젼 수상기에 관한 것으로, 특히 표시 위치 설정 능력(display positioning capabilities)을 포함하는 다중 표준 OSD에 관한 것이다.
종래 기술의 텔레비젼 수상기에서 MPU는 칼라, 동기화등의 모든 기능을 제어하기 위해서 사용된다. 모든 OSD 회로를 포함하는 부가적인 칩은 MPU에 연결되어 있으며, 모든 온-스크린 표시를 제공한다. 각각의 종래 기술의 OSD 칩은 특정한 텔레비젼 수상기에서 동작하도록 설계되며, 즉, 하나의 특정한 표준에 따라 동작한다. 텔레비젼 산업에 있어서 대표적인 세계적 표준 NTSC, PAL, 및 SECAM을 포함한다. 더욱이, 이들 각각의 표준에 대한 많은 변화가 있으며, 여기에서는 다중 선명도를 뜻하며, 상기 다중 선명도에는 개선된 선명도 TV(IDTV), 확장된 선명도 TV(EDTV), 고선명도 TV(HDTV)와 인터레이스 주사 및 점진적 주사가 포함된다.
각각의 칩이 하나의 표준에서만 동작하기 때문에, 상기 칩내의 주파수는 일정하고, 수평 위치 설정과 같은 특징을 제공하는 것이 비교적 간단하다. 그러나, 다른 수평 및 수직 주파수를 포함하는 다른 표준 신호가 수신되는 경우에, 이러한 특징은 극도로 복잡하게 된다.
본 발명의 목적은 새롭고 개선된 수평 및 수직 위치 설정 회로를 제공하기 위한 것이다.
본 발명의 다른 목적은 다중 표준 OSD 회로와 관련하여 사용될 수 있는 새롭고 개선된 수평 및 수직 위치 설정 회로를 제공하는 것이다.
이들 및 다른 목적들은 마이크로프로세서 및 다양한 다른 소정의 위치중의 어떤 위치에서도 수평 스위프를 시작하기 위해 조절가능한 수평 위치 설정 회로를 포함하는 다중 표준 OSD 회로를 가지는 텔레비젼 수상기에서 실현된다.
본 발명의 양호한 실시예에서, 상기 OSD 회로는 마스터 클럭 발생기를 포함하며, 수평 위치 설정 회로는 마스터 클럭 발생기로부터 발생된 펄스를 계수하기 위한 계수기를 포함한다. 상기 계수기로부터의 출력 신호는 비교기의 하나의 입력에 공급되며, 비교기의 다른 입력은 소정의 수평 라인 개시 위치를 나타내는 신호를 수신하기 위해 접속되어 있다. 상기 비교기는 2개의 신호를 비교할 때마다 지연 수평 플라이백 신호를 제공한다. 상기 지연 수평 플라이백 신호는 수신된 텔레비젼 신호의 수평 주파수에 동기된 펄스를 계수하는 계수기를 리셋하기 위해 활용되며, 계수는 각각의 수평 플라이백 펄스에서 시작한다. 상기 계수기의 출력은 각각의 수평 라인에서의 화소 어드레스(수직 칼럼) 및 각각의 화소에서 수평 돗트의 어드레스가 된다.
상기 양호한 실시예는 또한 필요한 경우엔 수직 위치 설정을 제공하기 위한 회로를 포함한다.
도면을 참고로 하면, 같은 문자는 도면을 통해 같은 부분을 표시한다.
제1도를 참조하면, 본 발명을 실현하기 위한 다중 표준 텔레비젼 수상기가 도시되었다. 본 명세서를 통해, 용어 다중 표준은 다양한 세계 표준 텔레비젼 시스템(즉, NTSC, PAL, SECAM 등)뿐 아니라 모든 다양한 다중 선명도 시스템(IDTV, EDTV, HDTV, 인터레이스 주사, 점진적 주사등)을 뜻한다. 물론 각각의 필드는 수직펄스 사이에서 고정된 다수의 수평 라인(수평 주파수)를 가진 수직 펄스(수직 주파수)에 의해 한정되는데, 초당 다수의 필드를 발생시키므로써 화상이 발생된다는 것은 TV 분야에서 잘 공지되어 있다. 온 스크린 표시부는 각각의 필드를 수평 로우 및 수직 칼럼내에 위치된 다수의 화소로 분할하므로써 발생된다. 각각의 화소는 수평 라인 및 수직 라인에 위치된 돗트로 구성된다. 각각의 화소내의 돗트는 수평 및 수직 라인에 의해 어드레스되며 각각의 화소는 수직 칼럼 및 수평 로우에 의해 어드레스된다. 상기 어드레스는 요구된 표시의 발생을 위해 사용된다. 상기 용어들은 본 명세서를 통해 사용되지만, 이것은 단지 설명의 편리를 위한 것이지 본 발명을 제한하기 위해 의도되지 않는 것으로 이해하여야 된다.
상기 텔레비젼 수상기는 안테나(10), 튜너(11), IF 스트립(12), 칼라 디코더(13), CRT(14), MPU(15)를 채널(또는 동작 주파수), 표시상의 칼라 및 명도, 볼륨 등과 같은 또든 다른 제어가능한 특징을 제어한다. 원격 유닛(16)은 많은 제어가능한 특징의 원격 제어를 위해 MPU(15)와 연결되어 있다. 기본 구성은 제1도에 상술되어 있으며, 일반적으로 공지된 많은 주변 콤포넨트는 도면을 단순하게 하기 위해 생략되었다.
제2도는 여러 콤포넨트를 갖는 MPU(15)의 더욱 자세한 블럭 다이어그램이며, 상기 특별한 실시예에서 단일 반도체 칩상에 모두 형성된다. 제2도는 또한 MPU(15)에 대한 입력과 출력을 설명하며 종래 기술에 숙련된 사람에게 잘 공지되어 있기 때문에 여기에 상세히 기술하지는 않았다. 여기에 논의된 주 콤포넨트는 CPU(17) 및 스크린 표시부(OSD) 회로(20)상의 다중 표준내의 특정한 회로이다.
다중 표준 OSD 회로(20)의 더욱 자세한 블럭 다이어그램은 제3도에 도시되어 있다. 명칭 다중 표준 OSD를 포함하는 TV 수상기는 계류중에 있으며, 더욱 자세한 OSD 회로(20) 동작이 상술되어 있다. OSD 회로(20)는 위상 동기 루프(PLL)(21), 시스템/모드 검출 회로(22), 수평 및 수직 방향 계수기(24,25), 수평 및 수직 위치 지연 회로(26,27), 64 문자 판독-전용 메모리(ROMs)(28) 및 MPU 인터페이스(30)를 구비한다. PLL(21)은 어떤 수신된 표준 텔레비젼 신호에 대해서도 OSD 회로(20)를 동기화하기 위해 사용된다. 본 실시예에서 수신된 텔레비젼 신호의 수평 플라이백 펄스 부분의 리딩 엣지는 수신된 텔레비젼 신호에 대해 PLL(21)을 동기시키기 위해 사용된다. 상기 플라이백 펄스는 또한 시스템/모드 검출 회로(22)에 공급된다. PLL(21)로부터의 마스터 클럭 신호 및 수평 주파수 신호는 수평 방향 계수기(24)에 공급된다. 상기 플라이백 펄스에 대해 동기된 제3의 신호(E15)는 PLL(21)로부터 수직 방향 계수기(25)에 공급된다. 시스템/모드 검출 회로(22)는 PLL(21), 수평 및 수직 방향 계수기(24,25), MPU 인터페이스(30)에 대해 플랙(즉, 모드 플랙)을 공급한다. 수평 방향 계수기(24)는 수평 위치 지연 회로(25), MPU 인터페이스(30), 여기에 도시하지는 않았지면 회로의 다른 부분에 대하여 돗트 및 수직 칼럼 어드레스를 공급한다. 수직 방향 계수기(25)는 문자 ROM(28) 및 MPU 인터페이스(30)에 수평 라인 및 수평 로우 어드레스를 공급한다. 수직 위치 지연 회로(26)는 표준 텔레비젼 신호로부터 수직 플라이백 펄스를 수신하며 수직 방향 계수기(25) 및 시스템/모드 검출 회로(22)에 대해 지연 수직 플라이백 신호를 공급한다. ROM(28)은 MPU 인터페이스(30)로부터 신호를 수신하고, 소정의 온-스크린 표시를 발생하기 위해 OSD 회로(20)의 나머지 부분(도시되지 않음)에 신호를 공급한다.
제4도를 참조하면, 본 발명의 일부분을 실현하는 수평 위치 지연 회로(26)가 개략적으로 도시되어 있다. 수평 위치 지연 횔(26)는 계수기(35), 비교기(37) 및 입력 게이트(39)를 구비한다. 계수기(35)는 제1단(40) 및 제2단(41)을 구비하며, 각각은 2, 4, 8, 16에 의해 인입 클럭 신호를 분할하도록 구성되어 있다. 제1단(40)에 인가된 인입 클럭 신호는 아래에서 설명되듯이 수평 방향 계수기(24)로부터 얻어진다. 제1단(40)의 16으로 분할된 값의 출력(Q4)은 제2단(41)에 클럭 입력으로서 공급된다. 제1단(40)의 4개의 출력 및 제2단(41)의 4개의 출력은 비교기(37)의 처음의 8개의 입력(Q0~Q7)에 공급된다. 계수기(35)는 또한 제1단(40)과 제2단(41)의 리셋 입력에 접속된 출력을 가지는 D-형 플립플롭(43)을 구비한다. 플립플롭(43)의 클럭 입력은 PLL(21)에 의해 수신된 텔레비젼 신호의 수평 플라이백 펄스와 동기화되고 마스터 클럭 및 그것에서 파생된 신호(derivative signals)와 위상 동기된 수평 주파수 신호 M15를 수신하기 위해 접속되어 있다. 상기 다중 표준 OSD에서 신호는 플립플롭(43)의 클럭 입력에 공급되며 상기 수신된 텔레비젼 신호에 의존하여, 대략 31KHz 또는 대략 15KHz의 주파수가 된다. 입력 게이트(39)는 입력 단자(46)에 접속된 신호 단자와 입력 단자(47)에 접속된 제어 단자를 가진 제1의 4개의 게이트(45)와, 입력 단자(49)에 접속된 신호 단자와 입력 단자(50)에 접속된 제어 단자를 가진 제2의 4개의 게이트(48)를 포함한다. 입력 단자(46)는 수신된 텔레비젼 신호가 대략 31KHz 수평 주파수를 가질때 소정의 수평 라인 개시 위치를 표시하는 4비트 신호를 수신하기 위해 접속되어 있으며, 입력 단자(49)는 수신된 텔레비젼 신호가 대략 15KHz 수평 주파수를 가질때 소정의 수평 라인 개시 위치를 표시하는 4비트 신호를 수신하기 위해 접속되어 있다. 입력 단자(47,50)는 시스템/모드 검출 회로(22)로 부터 각각 인버트된 모드 플랙과 모드 플랙을 수신하기 위해 접속되어 있으며, 상기 신호는 적당한 수평 주파수 신호를 통과하도록 허용하기 위해 게이트((45) 또는 (48)를 개방한다. 4개의 게이트(45) 및 4개의 게이트(48)의 출력은 비교기(37)의 두번째의 8개의 입력(P0~P7)중의 4개의 입력(P0~P3)에 접속되어 있다. 상기 두번째의 8개의 입력중의 나머지 4개의 입력(P4~P7)은 그라운드에 접속된다. 비교기(37)의 출력은 출력 단자(51)에 공급된다.
PLL(21) 및 시스템/모드 검출 회로(22)는 수신된 텔레비젼 신호의 수평 플라이백 펄스와 동기화된다. 상기 동기화때문에, 상기 계류중인 출원에서 더욱 전반적으로 상술된 바와 같이, 수평 플라이백 펄스의 펄스폭은 OSD(20)에 의해 발생된 표시 문자의 수평 위치에 영향을 준다. 수평 플라이백 펄스의 펄스폭은 표시문자의 수평 위치에 영향을 주기 때문에, 입력 수평 플라이백 펄스로부터 고정 길이 펄스를 발생시키는 것이 요구된다. 지연 수평 플라이백 펄스로서 지칭되는 상기 고정 길이 펄스는 상기 문자 표시 위치가 스크린상에 정확하게 정렬되도록 하기 위해 입력 수평 플라이백 펄스로부터 정확하게 지연되어야 한다. 이들 특징으로 제공하기 위해, 수평라인내에서 각각의 화소 어드레스의 중앙 비트(DC2)를 표시하는 신호는 계수기(35)의 제1단(40)의 클럭 입력에 공급된다. 클럭 입력에서 수평 주파수를 수신하는 D-플립플롭(43)이 각각의 수평 라인에 대하여 계수기(35)를 리셋하기 때문에, 계수기(35)는 기본적으로 각각의 수평 라인내의 화소를 계수한다. 단자(46)에서 31KHz 수평 주파수에 대한 소정의 위치의 신호 표시와 단자(49)에서 15KHz 수평 주파수에 대한 신호를 제공하므로써, 비교기(37)는 표시가 시작될 수평라인내의 요구된 화소를 선택하며 그것을 표시하는 출력 펄스를 제공한다. 비교기(37)로 부터의 출력 펄스는 출력 단자(51)에서 나타나는 지연 수평 플라이백 펄스이다.
제5도를 참고로 하면, 수평 방향 계수기(24)가 개략적으로 상술되어 있다. 수평 방향 계수기(24)는 4개의 단(55,56,57,58)을 포함한다. 특정 실시예에서 단(55,56)은 화소 계수기로 작용하는 반면에 단(57,58)은 칼럼 계수기로 작용한다. 한쌍의 입력 게이트(60,61)는 모드 플랙과 인버트된 모드 플랙에 의해 동작하며, 각각, 제1단(55)의 클럭 입력에 대해 마스터 클럭 주파수 14MHz(수신된 텔레비젼 신호에 의존하여) 또는 마스터 클럭 주파수(7)중 하나를 제공하기 위해 동작한다. D-플립플롭(63)은 클럭 입력에서 PLL(21)로부터 동기화 수평 주파수 신호 M15를 수신하기 위해 접속되어 있다. D-플립플롭(63)의 출력은 제1단(55)의 리셋에 접속되어 있으며 수평 주파수에 대해 제1단(55)을 동기화한다. 제1단(55)은 수평 라인내의 다수의 돗트의 수를 계수하는 것이 이해될 것이다. 제1단(55)은 입력 신호를 2, 4, 8로 나누며, 이들 출력은 각각의 화소에서 돗트의 어드레스의 3비트를 표시한다. 제1단(55)의 제3출력은 또한 제2단(56)의 클럭입력에 공급되며, 클럭 입력을 2로 나누며 출력에서 이 신호를 돗트 어드레스내의 제4(최상위)비트로서 제공하고 또한 제3단(57)의 클럭 입력에 이 신호를 공급한다. 제3단(57)은 클럭 입력을 2, 4, 8로 나누며 이들 신호들을 칼럼 어드레스내의 제1의 3개의 비트를 표시하는 3개의 출력단자에 공급한다. 제3단(57)의 제3출력은 제4단(58)의 클럭 입력에 공급되며, 제4단(58)은 신호를 2 및 4로 나누며 상기 칼럼 어드레스의 마지막 2비트를 표시하는 2개의 단자에 이들 출력을 공급한다. 상기 칼럼 어드레스가 위치 지연 회로(26)에서 선택된 수평 위치에서 시작하는 것을 보증하기 위해서, 제2단(56), 제3단(57) 및 제4단(58)은 수평 위치 지연 회로(26)의 출력 단자(51)로부터의 지연 수평 플라이백 신호에 의해 릿세된다. 상기 돗트 및 칼럼 어드레스는 텔레비젼 스크린상에 선택된 위치에서 정확하게 요구된 지연을 발생하기 위해 OSD 회로(20)의 회로내에 사용된다.
어떤 응용에 있어서는 수평 위치 대신에 또는 수평 위치와 함께 수직 위치를 지연시키는 것이 바람직할 수 있으며, 따라서, 제6도에 설명된 수직 위치 지연 회로(27)는 이러한 목적을 위해 제공된다. 수직 위치 지연 회로(27)는 계수기(65)가 PLL(21)에 의해 공급된 수평 주파수 신호를 계수하기 위해 접속된 3개의 단을 포함한다는 것을 제외하고는 본질적으로 수평 위치 지연 회로(6)와 유사하다. 계수기(65)의 3개의 모든 단은 D-플립플롭(66)으로부터 출력에 의해 리셋되며, D-flipflop(66)은 수신된 텔레비젼 신호로부터의 수직 플라이백 펄스에 의해 클럭된다. 수평 위치 지연 회로(26)에서와 같이, 계수기(65)의 출력은 출력 단자(69)상에서 지연된 수직 플라이백 펄스를 발생시키기 위해 소정의 워드에 대해 계수(count)를 비교하는 비교기(68)의 입력(Q0~Q7)에 공급된다. 본 실시예에서, 비교기(68)의 제2입력(P0~P7)에 공급되는 소정의 워드는 고전압에 접속된 한쌍의 단자(P2, P3)와 접지에 접속된 나머지 단자(P0, P1, P4~P7)를 구비하여, 수직 표시는 수신된 텔레비젼 신호 형태와 무관하게 항상 같은 위치에서 시작된다. 물론, 어떤 선택된 위치에서도 수직 표시를 시작하기 위해서, 비교기(68)의 제2입력 단자에 어떤 다른 워드가 적용되어도 괜찮다는 것을 이해할 것이다.
제7도를 참고로 하면, 수직 방향 계수기(25)는 개략적으로 상술되어 있다. 수직 방향 계수기(25)는 3-단 계수기(80,81,82)를 포함한다. 입력 D-형 플립플롭(85)은 클럭 입력에서 PLL(21)로부터의 수평 주파수 신호를 수신하기 위해 접속되어 있으며, 상기 신호는 NAND 게이트(86)에 대해 인버터를 통해 공급된다. 플립플롭(85)은 하이(1) 또는 로우(0) 신호인 높이 신호(height signal)에 의해 셋트된다. 본 실시예에서 상기 표시의 문자에는 높이 신호는 플립플롭(85)을 셋트하고, 이중 높이(double height)가 제공될 수 있으며, 그 경우에는 상기 로우 계수는 1/2 만큼 내려간다. 플립플롭(85)의 출력은 NAND 게이트(86)의 제2입력에 공급된다. NAND 게이트(86)로부터의 출력 신호는 제1단(80)의 클럭 입력에 공급된다. 제1단(80)은 2, 4, 8, 16으로 클럭 입력 신호를 나누며, 4개 모두 라인 어드레스 신호(L0~L4)의 제1의 4개의 비트(L0~L3)로서 공급된다. 제1단(80)의 제4출력(Q4)은 제2단(81)에 대해 클럭 입력으로서 공급되며, 제2단(81)은 클럭 입력을 2로 나누며 이 출력(Q1)을 라인 어드레스 신호(L0~L4)의 제5비트(L4)로서 제공한다. 제2단(81)의 출력은 또한 시스템/모드 검출 회로(22)로부터의 인버트된 시스템 플랙 1 신호 및 수직 위치 지연 회로(27)로 부터의 지연 수직 플라이백 펄스와 함께 게이트(90)에 대해 입력으로서 공급된다. 게이트(90)로부터의 출력신호는 제1단(80,81)에 대한 리셋으로서 또한 제3단(82)에 대한 클럭 입력으로서 공급된다. 제3단(82)은 2, 4, 8, 16으로 클럭 입력을 나누며 이들 4개의 출력 신호를 각각의 라인에서의 로우 어드레스 신호로서 공급한다. 게이트(90)에 공급된 인버트 시스템 플랙1신호는 수신된 텔레비젼 신호의 수직 주파수에 따라 게이트(90)를 제어한다. 상기 지연 수직 플라이백 신호는 제3단(82)에 의해 제공된 로우 어드레스가 수직 지연이 시작될때 개시하도록 제3단(82)의 리셋과 게이트(90)내의 OR 게이트에 공급된다. 또한, 인버트 지연 수직 플라이백 신호는 제1 및 제2단(80,81)에 의한 라인 계수가 수직 지연의 개시시에 시작하는 것을 보증하기 위해 D-플립플롭(85)의 리셋에 인가된다. 상기 라인 및 로우 어드레스는 텔레비젼 스크린상의 선택된 위치에서 요구된 표시를 정확하게 발생하기 위해 돗트 및 칼럼 어드레스와 관련하여 OSD 회로(20)의 다른 회로에 사용된다.
따라서, 다중 표준 OSD 회로와 마이크로 프로세서를 갖는 텔레비젼 수상기가 기술되었으며, 상기 OSD 회로는 표시의 소정의 선택가능한 수평 및/또는 수직 위치설정을 포함한다. 다구나, 수평 및/또는 수직 표시의 선택가능한 위치 설정은 다중 표준 OSD 회로에 의해 자동으로 동작한다. 또한, 상기 위치 설정 회로는 상당히 단순한 구성이며 정확하고 안정하게 되도록 수신된 텔레비젼 신호에 대해 동기화된다.
본 발명의 특정한 실시예가 도시되고 상술된 반면에, 본 기술의 숙련된 사람은 다른 수정 및 개량을 할 수 있다. 본 발명이 도시된 특정한 형태에 대해 제한되는 것이 아니며, 첨부된 청구범위가 발명의 범위 및 사상에서 벗어나지 않는 모든 수정을 포함하도록 의도된 것이라는 것을 이해하여야 할 것이다.

Claims (3)

  1. 텔레비젼 수상기에 있어서, 마이크로프로세서와(17), 상기 마이크로프로세서(17)에 결합되고 상기 마이크로프로세서에 의해 제어되며, 수상기에 의해 수신된 텔레비젼 신호의 표시 스크린 상에서의 표시 위치설정을 제어하도록 배열된 다중 표준 온 스크린 표시 회로(20)를 포함하여, 상기 다중 표준 온 스크린 표시 회로는, 수신된 텔레비젼 신호의 수평 주파수에 동기화된 마스터 클럭 신호를 발생시키기 위한 마스터 클럭 발생기(21)와, 수신된 텔레비젼 신호의 표준에 의존하여 다수의 소정의 위치에서 표시의 수평 라인을 시작하도록 조절가능한 수평 위치 회로(24,26)를 포함하고, 상기 수평 위치 회로는, 상기 수신된 텔레비젼 신호의 수평 주파수에 동기화되고, 마스터 클럭 신호의 펄스를 계수하고 상기 계수를 나타내는 출력 신호를 공급하기 위해서 접속된 계수기(35)와, 상기 표준과 연관된 다수의 소정의 수평 라인 시작 위치를 나타내는 다중 표준 신호를 수신하고, 상기 수신된 텔레비젼 신호의 각각의 표준을 나타내는 제어신호를 입력 단자(47,50)에서 수신하며, 상기 제어신호에 응답하여 상기 수신된 텔레비젼 신호의 표준과 관련된 소정의 수평 라인 시작 위치를 나타내는 출력 신호를 제공하기 위한 다수의 입력 게이트(39)와, 상기 계수를 나타내는 출력 신호를 수신하도록 접속된 제1 입력단자와, 상기 입력 다수의 게이트에 결합된 제2 입력 단자를 갖는 비교기(37)를 포함하되, 상기 비교기(37)는 상기 계수기(35)로부터의 출력 신호가 소정의 수평 라인시작 위치를 나타내는 출력 신호와 실질적으로 동일할 때에 지연된 수평 플라이백 신호를 제공하고, 상기 지연된 수평 플라이백 신호는 상기 수신된 텔레비젼 신호의 표시가 시작되는 수평 라인 위치를 나타내는 텔레비젼 수상기.
  2. 수신된 텔레비젼 신호의 표준에 의존하여 텔레비젼 수상기내의 표시 스크린상에 화상을 위치시키기 위한 다중 표준 온 스크린 표시 회로(20)에 있어서, 수신된 텔레비젼 신호의 수평 주파수에 동기화된 마스터 클럭 신호를 발생시키기 위한 마스터 클럭 발생기(21)와, 수신된 텔레비젼 신호의 표준에 의존하여 다수의 소정의 위치에서 표시의 수평 라인을 시작하도록 조절가능한 수평 위치 회로(24,26)를 포함하고, 상기 수평 위치 회로는, 상기 수신된 텔레비젼 신호의 수평 주파수에 동기화되고, 마스터 클럭 신호의 펄스를 계수하고 상기 계수를 나타내는 출력 신호를 공급하기 위해서 접속된 계수기(35)와, 상기 표준과 관련된 다수의 소정의 수평 라인 시작 위치를 나타내는 다중 표준 신호를 수신하고, 상기 수신된 텔레비젼 신호의 각각의 표준을 나타내는 제어신호를 입력 단자(47,50)에서 수신하며, 상기 제어신호에 응답하여 상기 수신된 텔레비젼 신호의 표준과 관련된 소정의 수평 라인 시작 위치를 나타내는 출력 신호를 제공하기 위한 다수의 입력 게이트(39)와, 상기 계수를 나타내는 출력 신호를 수신하도록 접속된 제1입력 단자와, 상기 입력 다수의 게이트에 결합된 제2 입력 단자를 갖는 비교기(37)를 포함하되, 상기 비교기(27)는 상기 계수기(35)로부터의 출력 신호가 소정의 수평 라인 시작 위치를 나타내는 출력 신호와 실질적으로 동일할 때에 지연된 수평 플라이백 신호를 제공하고, 상기 지연된 수평 플라이백 신호는 상기 수신된 텔레비젼 신호의 표시가 시작되는 수평 라인 위치를 나타내는 다중 표준 온 스크린 표시 회로(20).
  3. 텔레비젼 수상기에서, 수신된 텔레비젼 신호의 표준에 의존하여 표시 스크린 상에 화상을 수평방향으로 위치시키는 방법에 있어서, 수평 플라이백 펄스를 가진 텔레비젼 신호를 수신하는 단계와, 상기 수평 플라이백 펄스에 동기화된 수평 주파수 클럭 신호와 마스터 클럭 신호를 발생시키는 단계와, 상기 마스터 클럭 신호를 계수하고 상기 수평 주파수 클럭 신호의 각각의 펄스에서 상기 계수를 시작함으로써 수평 라인에 대한 다중 비트 돗트 어드레스를 발생하는 단계와, 상기 수평 주파수 클럭 신호의 주기 사이의 상기 다중 비트 돗트 어드레스중의 각각의 어드레스의 선택된 비트를 계수하고 계수 신호를 제공하는 단계와, 수신된 텔레비젼 신호의 대응되는 표준에 대하여 소정의 수평 라인 시작 위치를 각각 나타내는 다수의 신호 사이에서 선택하는 단계와, 소정의 수평 라인 시작 위치를 나타내는 상기 선택된 신호와 상기 계수 신호를 비교하는 단계와, 상기 계수 신호가 상기 선택된 신호와 실질적으로 동일할 때마다 지연된 수평 플라이백 펄스를 발생하는 단계와, 상기 마스터 클럭 신호의 펄스를 계수하고 각각의 수평 라인에 대하여 계수를 시작하기 위해서 상기 지연된 수평 플라이백 펄스를 사용함으로써 상기 표시의 각각의 수평 라인에 대한 칼럼 어드레스를 발생하는 단계를 포함하는, 표시 스크린상에 화상을 수평방향으로 위치시키는 방법.
KR1019900005309A 1989-04-20 1990-04-17 텔레비젼 수상기 KR0159939B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/340,640 US4962428A (en) 1989-04-20 1989-04-20 Multistandard OSD in a TV receiver including display positioning
US340640 1989-04-20

Publications (2)

Publication Number Publication Date
KR900017389A KR900017389A (ko) 1990-11-16
KR0159939B1 true KR0159939B1 (ko) 1999-01-15

Family

ID=23334311

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900005309A KR0159939B1 (ko) 1989-04-20 1990-04-17 텔레비젼 수상기

Country Status (5)

Country Link
US (1) US4962428A (ko)
EP (1) EP0406524B1 (ko)
JP (1) JP2833144B2 (ko)
KR (1) KR0159939B1 (ko)
DE (1) DE69021287T2 (ko)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5187575A (en) * 1989-12-29 1993-02-16 Massachusetts Institute Of Technology Source adaptive television system
US5742265A (en) * 1990-12-17 1998-04-21 Photonics Systems Corporation AC plasma gas discharge gray scale graphic, including color and video display drive system
FR2670982A1 (fr) * 1990-12-21 1992-06-26 Thomson Consumer Electronics Procede de synchronisation de fonctions de commande avec des signaux video dans un recepteur de television et dispositif de mise en óoeuvre.
JPH0546134A (ja) * 1991-06-07 1993-02-26 Rohm Co Ltd 映像表示装置
US5258826A (en) * 1991-10-02 1993-11-02 Tandy Corporation Multiple extended mode supportable multimedia palette and multimedia system incorporating same
US5270821A (en) † 1991-11-22 1993-12-14 Acer Incorporated Video display adjustment and on-screen menu system
US5157495A (en) * 1991-12-20 1992-10-20 Eastman Kodak Company Multi-mode video standard selection circuit and selection method
WO1993017522A1 (en) * 1992-02-20 1993-09-02 Motorola Inc. A modulator circuit
KR950003031B1 (ko) * 1992-03-30 1995-03-29 주식회사 금성사 Tv수상기의 영상신호 보상장치
JPH05304641A (ja) * 1992-04-24 1993-11-16 Victor Co Of Japan Ltd テレビジョン受像機
KR950008714B1 (ko) * 1992-05-12 1995-08-04 삼성전자주식회사 다중모드 모니터의 온스크린 디스플레이 장치 및 방법
JP2585957B2 (ja) * 1992-08-18 1997-02-26 富士通株式会社 ビデオデータ変換処理装置とビデオデータ変換装置を有する情報処理装置
KR950011655B1 (ko) * 1992-10-31 1995-10-07 삼성전자주식회사 방송방식명 표시장치
US5444491A (en) * 1993-02-26 1995-08-22 Massachusetts Institute Of Technology Television system with multiple transmission formats
JPH0787455A (ja) * 1993-06-25 1995-03-31 Victor Co Of Japan Ltd 映像信号再生又は記録再生装置
US5608425A (en) * 1993-08-31 1997-03-04 Zilog, Inc. Technique for generating on-screen display characters using software implementation
FR2716765B1 (fr) * 1994-02-28 1996-05-31 Sgs Thomson Microelectronics Procédé de reconnaisance de standard vidéo, et circuit mettant en Óoeuvre ce procédé.
US5760838A (en) * 1994-09-30 1998-06-02 Intel Corporation Method and system for configuring a display
KR0144941B1 (ko) * 1994-09-30 1998-07-15 김광호 와이드 비젼 디스플레이 장치
JPH08163457A (ja) * 1994-10-05 1996-06-21 Mitsubishi Electric Corp オンスクリ−ン表示装置及びオンスクリ−ン表示方法
KR100305874B1 (ko) * 1995-06-02 2001-11-30 모리시타 요이찌 다방식 텔레비전수상기
US5784076A (en) * 1995-06-07 1998-07-21 International Business Machines Corporation Video processor implementing various data translations using control registers
US5771073A (en) * 1995-06-07 1998-06-23 Massachusetts Institute Of Technology Advanced television system using a different encoding technique for non-image areas
KR0139119B1 (ko) * 1995-06-21 1998-05-15 문정환 Osd 표시 회로 및 위치 검출 회로
JP3525589B2 (ja) * 1995-11-06 2004-05-10 ソニー株式会社 画像表示装置及び画像表示方法
US6141693A (en) * 1996-06-03 2000-10-31 Webtv Networks, Inc. Method and apparatus for extracting digital data from a video stream and using the digital data to configure the video stream for display on a television set
JP2954043B2 (ja) * 1996-11-15 1999-09-27 日本電気アイシーマイコンシステム株式会社 Ｏｓｄ装置
US6002449A (en) * 1997-10-15 1999-12-14 Zilog, Inc. Integrated television processor
US6967688B1 (en) * 2001-07-13 2005-11-22 National Semiconductor Corporation Method and apparatus that reduces jitter in a display by providing temporal hysteresis

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3984828A (en) * 1975-05-23 1976-10-05 Rca Corporation Character generator for television channel number display with edging provisions
US4451840A (en) * 1981-11-25 1984-05-29 Rca Corporation Picture control for television receiver on-screen display
US4475124A (en) * 1982-04-05 1984-10-02 Zenith Electronics Corporation Synchronizing system for character display
DE3342181C2 (de) * 1983-11-23 1986-03-06 Deutsche Thomson-Brandt Gmbh, 7730 Villingen-Schwenningen Integrierte Schaltung für den Farbdecoder eines Fernsehempfängers
US4626892A (en) * 1984-03-05 1986-12-02 Rca Corporation Television system with menu like function control selection
FR2562351B1 (fr) * 1984-03-30 1986-06-20 Labo Electronique Physique Comparateur de phase a fonctionnement linearise et boucle a verrouillage de phase comprenant un tel comparateur de phase
FR2579051B1 (fr) * 1985-03-15 1988-06-24 Loire Electronique Dispositif de reglage de convergence pour videoprojecteur
NL8500864A (nl) * 1985-03-25 1986-10-16 Philips Nv Digitale chrominantiesignaalverwerkingsschakeling.
JPS6333980A (ja) * 1986-07-29 1988-02-13 Sony Corp 映像表示装置
US4802009A (en) * 1987-07-13 1989-01-31 Rca Licensing Corporation Digitally controlled phase locked loop system

Also Published As

Publication number Publication date
DE69021287D1 (de) 1995-09-07
JPH0321174A (ja) 1991-01-29
KR900017389A (ko) 1990-11-16
DE69021287T2 (de) 1996-03-21
US4962428A (en) 1990-10-09
EP0406524B1 (en) 1995-08-02
JP2833144B2 (ja) 1998-12-09
EP0406524A1 (en) 1991-01-09

Similar Documents

Publication Publication Date Title
KR0159939B1 (ko) 텔레비젼 수상기
EP0393352B1 (en) TV receiver including multistandard OSD
KR0131586B1 (ko) 이텔레비젼 수상기의 온 스크린 표시장치
US4136359A (en) Microcomputer for use with video display
US5555025A (en) Apparatus and method for performing asynchronous multi-standard VBI data extraction
US4169659A (en) Multiple standard television sync generator
US5168362A (en) Apparatus for displaying standard aspect ratio television signal on wide aspect ratio display screen
KR0162529B1 (ko) 멀티스캔 lcd 용 디스플레이 제어기와 디스플레이 제어방법
US4475124A (en) Synchronizing system for character display
EP0180450B1 (en) Television display apparatus having character generator with non-line-locked clock
US4490741A (en) Synchronization signal stabilization for video image overlay
US4623925A (en) Television receiver having character generator with non-line locked clock oscillator
US6177959B1 (en) Circuit and method for generating a clock signal synchronized with time reference signals associated with television signals
US4868659A (en) Deflection circuit for non-standard signal source
KR100210996B1 (ko) 비디오 신호의 시간 스케이링 장치
US5150107A (en) System for controlling the display of images in a region of a screen
US20010015769A1 (en) Sync frequency conversion circuit
US4283662A (en) Line scan circuits for cathode ray tube displays
US5436668A (en) Horizontal line counter stabilization in a video receiver
EP0584824B1 (en) Oscillator circuit suitable for picture-in-picture system
US5298996A (en) Stereo signal monitoring
EP0770982A2 (en) Calibration and merging unit for video graphic adapters
KR920002834B1 (ko) 동기 표시장치
US5311296A (en) Video signal generator circuit and video image processing device using the same
US4344075A (en) Timing circuit for the digital generation of composite luminance and chrominance video signal for non-interlaced television raster scan-line pattern

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120725

Year of fee payment: 15

EXPY Expiration of term