JPH03210821A - フィルタ処理選択機能付アナログデータ入力装置 - Google Patents
フィルタ処理選択機能付アナログデータ入力装置Info
- Publication number
- JPH03210821A JPH03210821A JP562790A JP562790A JPH03210821A JP H03210821 A JPH03210821 A JP H03210821A JP 562790 A JP562790 A JP 562790A JP 562790 A JP562790 A JP 562790A JP H03210821 A JPH03210821 A JP H03210821A
- Authority
- JP
- Japan
- Prior art keywords
- data
- processing
- filter processing
- input
- bus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012545 processing Methods 0.000 title claims abstract description 64
- 238000000034 method Methods 0.000 claims description 6
- 238000013500 data storage Methods 0.000 claims description 2
- 238000012805 post-processing Methods 0.000 abstract description 5
- 238000012935 Averaging Methods 0.000 abstract 1
- 238000009434 installation Methods 0.000 description 5
- 238000006243 chemical reaction Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000001629 suppression Effects 0.000 description 1
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
本発明は入力したアナログデータをデジタルデータに変
換するアナログ入力カード等のアナログデータ入力装置
であって、特に外付のフィルタ回路なしに入力データに
選択されたフィルタ処理を施す機能を備えたフィルタ処
理選択機能付アナログデータ入力装置に関する。
換するアナログ入力カード等のアナログデータ入力装置
であって、特に外付のフィルタ回路なしに入力データに
選択されたフィルタ処理を施す機能を備えたフィルタ処
理選択機能付アナログデータ入力装置に関する。
アナログ入力データをデジタルデータへ変換する従来の
アナログ入力カードにおいては、設置環境によりアナロ
グ入力カードの入力端子へノイズ対策等のフィルタを外
付けしていた。
アナログ入力カードにおいては、設置環境によりアナロ
グ入力カードの入力端子へノイズ対策等のフィルタを外
付けしていた。
しかしながら上述のような従来のアナログ入力カードに
おいては、設置環境により時定数等を変更した外付のフ
ィルタも交換して取付けなければならず手間がかかると
いう問題があった。 そこでこの発明の課題は、外付のフィルタ交換を行わず
、設定によってフィルタの種類を選択できるフィルタ処
理選択機能付アナログデータ入力装置を提供することに
ある。
おいては、設置環境により時定数等を変更した外付のフ
ィルタも交換して取付けなければならず手間がかかると
いう問題があった。 そこでこの発明の課題は、外付のフィルタ交換を行わず
、設定によってフィルタの種類を選択できるフィルタ処
理選択機能付アナログデータ入力装置を提供することに
ある。
前記の課題を解決するために本発明の装置は、ｒ入力し
たアナログデータ（３など）をＡ／Ｄ変換器（４など）
を介しデジタルデータに変換してバス（１など）に送出
するアナログデータ入力装置（アナログ入力カード２な
ど）であって、デジタルデータに施す各種のフィルタ処
理を記憶する手段（フィルタ処理手段５など）と、前記
バスを介して前記フィルタ処理を指定するデータを格納
するフィルタ処理指定データ格納手段（人力処理指定レ
ジスタ７など）と、前記指定データによって指定された
前記フィルタ処理を前記Ａ／Ｄ変換器によって変換され
たデジタルデータに施したのち前記バスに送出する手段
（フィルタ処理手段５．処理後データレジスタ６、バス
インタフェース回路８など）とを備えたｊものとする。
たアナログデータ（３など）をＡ／Ｄ変換器（４など）
を介しデジタルデータに変換してバス（１など）に送出
するアナログデータ入力装置（アナログ入力カード２な
ど）であって、デジタルデータに施す各種のフィルタ処
理を記憶する手段（フィルタ処理手段５など）と、前記
バスを介して前記フィルタ処理を指定するデータを格納
するフィルタ処理指定データ格納手段（人力処理指定レ
ジスタ７など）と、前記指定データによって指定された
前記フィルタ処理を前記Ａ／Ｄ変換器によって変換され
たデジタルデータに施したのち前記バスに送出する手段
（フィルタ処理手段５．処理後データレジスタ６、バス
インタフェース回路８など）とを備えたｊものとする。
アナログ入力カードに予め各種のフィルタ処理プログラ
ムを記憶させ、アナログ入力データのＡ／Ｄ変換値に、
バスを介して指定したフィルタ処理を行わせてバスに送
出させることで、設置環境に応じた外付フィルタ回路の
取付や交換を省略できるようにするものである。
ムを記憶させ、アナログ入力データのＡ／Ｄ変換値に、
バスを介して指定したフィルタ処理を行わせてバスに送
出させることで、設置環境に応じた外付フィルタ回路の
取付や交換を省略できるようにするものである。
以下第１図および第２図に基づいて本発明の詳細な説明
する。第１図は、この発明の一実施例としての構成を示
すブロック回路図である。アナログ入力カード２は図外
の主プロセツサとデータのやりとりを行うバス１につな
がっており、このカード２の内部には、このバス１に対
するインタフェース回路８、アナログ入力データ３をデ
ジタル値に値に変換するＡ／Ｄ変換回路４、主プロセツ
サからバス１よりバスインタフェース回路８を介して入
力データに対するフィルタ処理指定データが設定される
入力処理指定レジスタ７、入力処理指定レジスタ７の設
定データの指定に従ったフィルタ処理を行うフィルタ処
理手段５、フィルタ処理を行った後のデジタルデータを
格納する処理後データレジスタ６等が設けられている。 第２図はフィルタ処理手段５の処理手順の実施例を示す
フローチャートで、同図（Ａ）は主フローチャート、同
図（Ｂ） 、 （Ｃ） 、 （Ｄ）はそれぞれ同図（Ａ
）中のステップＳ ２（Ｓ ２−１．３２−２． Ｓ
２−３）における平均処理、低入力カット処理、リミッ
ト処理の詳細フローチャートである。なお以下Ｓ１〜Ｓ
３の符号は第２図（Ａ）中のステップを示し、同様に３
１１〜３１３の符号は同図（Ｂ）中のステップを示し、
同じく８２１〜Ｓ２３の符号は同図（Ｃ）中のステップ
を示し、同じく３３１〜Ｓ３３の符号は同図（Ｄ）中の
ステップを示す。 即ち第２図（Ａ）においては、フィルタ処理手段５は入
力処理指定レジスタ７内の指定データを読込み（Ｓｌ）
、そのレジスタ７の内容に応じて、ステップＳ２におけ
る平均処理（Ｓ ２−１） 、低入力カット処理（Ｓ
２−２） 、またはリミット処理（Ｓ ２−３）の何れ
か指定された処理を実行し、この処理されたデータを処
理後データレジスタ６へ格納する（ Ｓ ３）。 こののち、この格納データは図外の処理でバスインタフ
ェース８．バス１を介し主プロセツサへ送られる。 ここでステップＳ１において、例えば、ステップ５２−
１の平均処理が指定された場合、フィルタ処理手段５は
第２図（Ｂ）のフローのような移動平均の処理を行い、
アナログ入力データ３にＲＣフィルタをかけたと同様の
効果が得られる。 即ち第２図（Ｂ）においてフィルタ処理手段５は入力デ
ータ（即ちアナログ入力データ３のＡ／Ｄ変換値）を図
外のバッファヘセットしく３１１）、このバッファへｎ
回以上入カデータをセットしたならば（Ｓ １２．分岐
Ｙ）、このバッファにサンプリング格納された全入力デ
ータの合計値をこのサンプリングデータ数ｎで割って平
均値を求める（Ｓ１３） 。 なお前記バッファにｎ個のデータが格納されている状態
で新たな入力データをこのバッファに格納するときは、
今迄このバッファに格納されていたｎ個のデータ中の最
も古い入力データを捨てるものとする。 また第２図（Ａ）のステップＳ１において、ステツブ５
２−２の低入力カット処理が指定された場合、フィルタ
処理手段５は第２図（Ｃ）のフローのような、設定され
たデータ以下をカットする処理を行い、アナログ入力デ
ータ３にバイパス・フィルタをかけたと同等の効果が得
られる。 即ち第２図（Ｃ）においてフィルタ処理手段５は、入力
データを読込み（Ｓ２１） 、この入力データの値が予
め設定されたデータの値以下でなければ（Ｓ２２．分岐
Ｎ）、この入力データをそのまま有効なデータとして取
扱い、他方、ステップＳ２２において入力データの値が
設定されたデータ値以下であれば（分岐Ｙ）、この入力
データの値を０とする（３２３）。 また第２図（＾）のステップＳ１において、ステップ５
２−３のリミット処理が指定されたときは、フィルタ処
理手段５は第２図（Ｄ）のフローのような、上限データ
で制限する処理を行う。 即ち第２図（Ｄ）においてフィルタ処理手段５は、入力
データを読込み（３３１） 、この入力データの値が予
め設定されたデータの値以上でなければ（Ｓ３２．分岐
Ｎ）、この入力データをそのままの値として取扱い、他
方、前記のステップＳ３２で入力データの値が設定され
たデータ値以上であれば（Ｓ ３２．分岐Ｙ）、この入
力データに代り前記の設定データを用いる（ Ｓ ３３
）。
する。第１図は、この発明の一実施例としての構成を示
すブロック回路図である。アナログ入力カード２は図外
の主プロセツサとデータのやりとりを行うバス１につな
がっており、このカード２の内部には、このバス１に対
するインタフェース回路８、アナログ入力データ３をデ
ジタル値に値に変換するＡ／Ｄ変換回路４、主プロセツ
サからバス１よりバスインタフェース回路８を介して入
力データに対するフィルタ処理指定データが設定される
入力処理指定レジスタ７、入力処理指定レジスタ７の設
定データの指定に従ったフィルタ処理を行うフィルタ処
理手段５、フィルタ処理を行った後のデジタルデータを
格納する処理後データレジスタ６等が設けられている。 第２図はフィルタ処理手段５の処理手順の実施例を示す
フローチャートで、同図（Ａ）は主フローチャート、同
図（Ｂ） 、 （Ｃ） 、 （Ｄ）はそれぞれ同図（Ａ
）中のステップＳ ２（Ｓ ２−１．３２−２． Ｓ
２−３）における平均処理、低入力カット処理、リミッ
ト処理の詳細フローチャートである。なお以下Ｓ１〜Ｓ
３の符号は第２図（Ａ）中のステップを示し、同様に３
１１〜３１３の符号は同図（Ｂ）中のステップを示し、
同じく８２１〜Ｓ２３の符号は同図（Ｃ）中のステップ
を示し、同じく３３１〜Ｓ３３の符号は同図（Ｄ）中の
ステップを示す。 即ち第２図（Ａ）においては、フィルタ処理手段５は入
力処理指定レジスタ７内の指定データを読込み（Ｓｌ）
、そのレジスタ７の内容に応じて、ステップＳ２におけ
る平均処理（Ｓ ２−１） 、低入力カット処理（Ｓ
２−２） 、またはリミット処理（Ｓ ２−３）の何れ
か指定された処理を実行し、この処理されたデータを処
理後データレジスタ６へ格納する（ Ｓ ３）。 こののち、この格納データは図外の処理でバスインタフ
ェース８．バス１を介し主プロセツサへ送られる。 ここでステップＳ１において、例えば、ステップ５２−
１の平均処理が指定された場合、フィルタ処理手段５は
第２図（Ｂ）のフローのような移動平均の処理を行い、
アナログ入力データ３にＲＣフィルタをかけたと同様の
効果が得られる。 即ち第２図（Ｂ）においてフィルタ処理手段５は入力デ
ータ（即ちアナログ入力データ３のＡ／Ｄ変換値）を図
外のバッファヘセットしく３１１）、このバッファへｎ
回以上入カデータをセットしたならば（Ｓ １２．分岐
Ｙ）、このバッファにサンプリング格納された全入力デ
ータの合計値をこのサンプリングデータ数ｎで割って平
均値を求める（Ｓ１３） 。 なお前記バッファにｎ個のデータが格納されている状態
で新たな入力データをこのバッファに格納するときは、
今迄このバッファに格納されていたｎ個のデータ中の最
も古い入力データを捨てるものとする。 また第２図（Ａ）のステップＳ１において、ステツブ５
２−２の低入力カット処理が指定された場合、フィルタ
処理手段５は第２図（Ｃ）のフローのような、設定され
たデータ以下をカットする処理を行い、アナログ入力デ
ータ３にバイパス・フィルタをかけたと同等の効果が得
られる。 即ち第２図（Ｃ）においてフィルタ処理手段５は、入力
データを読込み（Ｓ２１） 、この入力データの値が予
め設定されたデータの値以下でなければ（Ｓ２２．分岐
Ｎ）、この入力データをそのまま有効なデータとして取
扱い、他方、ステップＳ２２において入力データの値が
設定されたデータ値以下であれば（分岐Ｙ）、この入力
データの値を０とする（３２３）。 また第２図（＾）のステップＳ１において、ステップ５
２−３のリミット処理が指定されたときは、フィルタ処
理手段５は第２図（Ｄ）のフローのような、上限データ
で制限する処理を行う。 即ち第２図（Ｄ）においてフィルタ処理手段５は、入力
データを読込み（３３１） 、この入力データの値が予
め設定されたデータの値以上でなければ（Ｓ３２．分岐
Ｎ）、この入力データをそのままの値として取扱い、他
方、前記のステップＳ３２で入力データの値が設定され
たデータ値以上であれば（Ｓ ３２．分岐Ｙ）、この入
力データに代り前記の設定データを用いる（ Ｓ ３３
）。
本発明によれば、入力したアナログデータ３をＡ／Ｄ変
換器４を介しデジタルデータに変換してバス１に送出す
るアナログデータ入力装置としてのアナログ入力カード
２において、 デジタルデータに施す各種のフィルタ処理を記憶する手
段としてのフィルタ処理手段５と、前記バス１を介して
前記フィルタ処理を指定するデータを格納する入力処理
指定レジスタ７と、前記指定データによって指定された
前記フィルタ処理を前記Ａ／Ｄ変換器４によって変換さ
れたデジタルデータに施したのち前記バス１に送出する
手段としての前記フィルタ処理手段５．処理後データレ
ジスタ６、バスインタフェース回路８とを備えたものと
したので、 設置環境（ノイズ対策等）に応じ外付フィルタを変更接
続しなくてもよくなった。
換器４を介しデジタルデータに変換してバス１に送出す
るアナログデータ入力装置としてのアナログ入力カード
２において、 デジタルデータに施す各種のフィルタ処理を記憶する手
段としてのフィルタ処理手段５と、前記バス１を介して
前記フィルタ処理を指定するデータを格納する入力処理
指定レジスタ７と、前記指定データによって指定された
前記フィルタ処理を前記Ａ／Ｄ変換器４によって変換さ
れたデジタルデータに施したのち前記バス１に送出する
手段としての前記フィルタ処理手段５．処理後データレ
ジスタ６、バスインタフェース回路８とを備えたものと
したので、 設置環境（ノイズ対策等）に応じ外付フィルタを変更接
続しなくてもよくなった。
第１図は本発明の一実施例としての構成を示すブロック
回路図、 第２図は第１図のフィルタ処理手段の処理手趨の実施例
を示すフローチャートである。 ｌ：バス、２：アナログ入力カード、３：アサログ入力
データ、４：Ａ／Ｄ変換回路、５：フィ飢 ルタ処理手−１６：処理後データレジスタ、７：入力処
理指定レジスタ、８：バスインタフェース回路。
回路図、 第２図は第１図のフィルタ処理手段の処理手趨の実施例
を示すフローチャートである。 ｌ：バス、２：アナログ入力カード、３：アサログ入力
データ、４：Ａ／Ｄ変換回路、５：フィ飢 ルタ処理手−１６：処理後データレジスタ、７：入力処
理指定レジスタ、８：バスインタフェース回路。
Claims (1)
- 【特許請求の範囲】 １）入力したアナログデータをＡ／Ｄ変換器を介しデジ
タルデータに変換してバスに送出するアナログデータ入
力装置であって、 デジタルデータに施す各種のフィルタ処理を記憶する手
段と、 前記バスを介して前記フィルタ処理を指定するデータを
格納するフィルタ処理指定データ格納手段と、 前記指定データによって指定された前記フィルタ処理を
前記Ａ／Ｄ変換器によって変換されたデジタルデータに
施したのち前記バスに送出する手段とを備えたことを特
徴とするフィルタ処理選択機能付アナログデータ入力装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP562790A JPH03210821A (ja) | 1990-01-12 | 1990-01-12 | フィルタ処理選択機能付アナログデータ入力装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP562790A JPH03210821A (ja) | 1990-01-12 | 1990-01-12 | フィルタ処理選択機能付アナログデータ入力装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03210821A true JPH03210821A (ja) | 1991-09-13 |
Family
ID=11616394
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP562790A Pending JPH03210821A (ja) | 1990-01-12 | 1990-01-12 | フィルタ処理選択機能付アナログデータ入力装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03210821A (ja) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61171217A (ja) * | 1985-01-25 | 1986-08-01 | Sony Corp | デジタルイコライザ装置 |
| JPS62292009A (ja) * | 1986-06-11 | 1987-12-18 | Fujitsu Ten Ltd | 音質制御装置 |
| JPS63155848A (ja) * | 1986-12-19 | 1988-06-29 | Nec Corp | 信号電力検出回路 |
| JPH01105611A (ja) * | 1987-10-19 | 1989-04-24 | Hitachi Shonan Denshi Co Ltd | ディジタル・フィルタ |
| JPH01176113A (ja) * | 1987-12-29 | 1989-07-12 | Sony Corp | ディジタル信号処理装置 |
-
1990
- 1990-01-12 JP JP562790A patent/JPH03210821A/ja active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61171217A (ja) * | 1985-01-25 | 1986-08-01 | Sony Corp | デジタルイコライザ装置 |
| JPS62292009A (ja) * | 1986-06-11 | 1987-12-18 | Fujitsu Ten Ltd | 音質制御装置 |
| JPS63155848A (ja) * | 1986-12-19 | 1988-06-29 | Nec Corp | 信号電力検出回路 |
| JPH01105611A (ja) * | 1987-10-19 | 1989-04-24 | Hitachi Shonan Denshi Co Ltd | ディジタル・フィルタ |
| JPH01176113A (ja) * | 1987-12-29 | 1989-07-12 | Sony Corp | ディジタル信号処理装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA2160045A1 (en) | Parallel Cascaded Integrator-Comb Filter | |
| JPH0869526A (ja) | フィルタ | |
| JPH03297212A (ja) | デジタル信号のサンプリング周波数の変換方法 | |
| JPH01265713A (ja) | 集積デシメーションデジタルフィルタ | |
| JPH03210821A (ja) | フィルタ処理選択機能付アナログデータ入力装置 | |
| US5315621A (en) | Adaptive nonrecursive digital filter and method for forming filter coefficients therefor | |
| CA2040760C (en) | Parts efficient memory based functional circuit having selectable transfer characteristics | |
| NO167348B (no) | Fremgangsmaate for aa kompensere for avkuttingsfeilen i et samplet signal, samt en anordning for aa utfoere fremgangsmaaten. | |
| Oh et al. | Design of discrete coefficient FIR and IIR digital filters with prefilter-equalizer structure using linear programming | |
| JPH05268119A (ja) | 固定等化方法 | |
| JPH03141775A (ja) | ディジタル信号の雑音抑圧方法及び装置 | |
| JPS60124189A (ja) | デジタルテレビジヨン特殊効果装置 | |
| JPH01256212A (ja) | 双方向バッファ回路 | |
| JPH01264307A (ja) | 変調装置 | |
| JPH1051269A (ja) | ローパスフィルタ | |
| KR0126894B1 (ko) | 리커시브 필터 | |
| JP2619857B2 (ja) | 保護継電装置 | |
| JPS63296139A (ja) | 割り込み制御回路 | |
| JPS6313201B2 (ja) | ||
| Algazi et al. | Recursive low pass filtering of high contrast images | |
| KR930024275A (ko) | 서브 필터를 이용한 인터폴레이션 필터 | |
| JP3236440B2 (ja) | フィルタ回路装置 | |
| JPH01265714A (ja) | サンプリング周波数変換回路 | |
| JPS63229992A (ja) | 波形整形回路 | |
| JP2012065038A (ja) | Ｃｉｃフィルタ |