JPH0321069A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0321069A JPH0321069A JP1156454A JP15645489A JPH0321069A JP H0321069 A JPH0321069 A JP H0321069A JP 1156454 A JP1156454 A JP 1156454A JP 15645489 A JP15645489 A JP 15645489A JP H0321069 A JPH0321069 A JP H0321069A
- Authority
- JP
- Japan
- Prior art keywords
- gate electrode
- insulating film
- interlayer insulating
- gate
- impurity diffusion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 7
- 239000004065 semiconductor Substances 0.000 title claims description 7
- 238000009792 diffusion process Methods 0.000 claims abstract description 24
- 239000012535 impurity Substances 0.000 claims abstract description 21
- 239000011229 interlayer Substances 0.000 claims abstract description 16
- 239000010410 layer Substances 0.000 claims abstract description 11
- 239000000758 substrate Substances 0.000 claims abstract description 9
- 238000005468 ion implantation Methods 0.000 claims abstract description 7
- 238000000034 method Methods 0.000 claims description 9
- 239000007772 electrode material Substances 0.000 claims description 4
- 238000001312 dry etching Methods 0.000 claims description 3
- 230000010354 integration Effects 0.000 abstract description 6
- 230000001133 acceleration Effects 0.000 abstract description 5
- 238000005530 etching Methods 0.000 abstract description 3
- 230000015572 biosynthetic process Effects 0.000 abstract 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 238000004904 shortening Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000015654 memory Effects 0.000 description 1
Landscapes
- Semiconductor Memories (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は半導体装置，特にメモリー装置の製造方法に関
するものである。
するものである。
従来の技術
近年、半導体装置、特にメモリー装置は高集積度化の要
望が高く、特に読み出し専用メモリー装置（以下ＲＯＭ
と略称）には、マルチゲート構造がよく利用されるよう
になってきた。
望が高く、特に読み出し専用メモリー装置（以下ＲＯＭ
と略称）には、マルチゲート構造がよく利用されるよう
になってきた。
以下に従来のマルチゲート構造のＲＯＭの製造方法の例
を第２図に従って説明する。第２図ａに示すように、シ
リコン基板１に第１のゲート絶縁膜２を介して記憶させ
るＲＯＭコードに対応したフォトレジスト等からなる不
純物拡散用のマスク８を形成し、ヒ素等の不純物のイオ
ン注入により、シリコン基板にしきい値電圧制御用の不
純物拡散層９を形成する。次に第２図ｂに示すように，
第１のゲート電極３を等間隔に複数個形成する。次に第
２図Ｃに示すように、第２のゲーＩ−電極の電極材料５
を第２のゲート絶縁膜４を介して形成後、第２のゲート
電極のレジストパターン１０を電極３ｌ＼−／゛ 拐料の上に形成する。次に第２図ｄに示すように、第２
のゲート電極６をエッチング形成し、層間絶縁膜７を形
成する。
を第２図に従って説明する。第２図ａに示すように、シ
リコン基板１に第１のゲート絶縁膜２を介して記憶させ
るＲＯＭコードに対応したフォトレジスト等からなる不
純物拡散用のマスク８を形成し、ヒ素等の不純物のイオ
ン注入により、シリコン基板にしきい値電圧制御用の不
純物拡散層９を形成する。次に第２図ｂに示すように，
第１のゲート電極３を等間隔に複数個形成する。次に第
２図Ｃに示すように、第２のゲーＩ−電極の電極材料５
を第２のゲート絶縁膜４を介して形成後、第２のゲート
電極のレジストパターン１０を電極３ｌ＼−／゛ 拐料の上に形成する。次に第２図ｄに示すように、第２
のゲート電極６をエッチング形成し、層間絶縁膜７を形
成する。
発明が解決しようとする課題
前記の従来の製造方法では、ＲＯＭコードに対応した不
純物拡散層を形成した後に，第１のゲート電極及び第２
のゲート電極を形成し、層間絶縁膜を形成するところか
らＲＯＭコードをユーザーよシ受注してから製品として
出荷する１での時間（以下ＴＡＴと略称）が、長いとい
う問題点を有していた。ＴＡＴを短縮するためには、不
純物拡散層を形成せずに層間絶縁膜すてあらかじめ形成
した後に、不純物拡散用マスクを層間絶縁膜上に形成し
、高加速電圧をもったイオン注入によシ、書き込む方式
が考えられるが、前記のマルチゲート方式に訃いては、
第１ゲート電極と第２ゲート電極の形状が異なることか
ら、それぞれの拡散深さが異なシ、不純物の拡散領域を
コントロールすることが難しくなる。第１ゲート電極の
みで構成すれば不純物の拡散領域のコントロールは容易
になるが、必然的に集積度を落とすことになり、大容量
化が望めない。本発明はこのような従来の問題を解決す
るものであり、集積度を落とすことな（ＴＡＴの短縮が
容易にできる製造方法を提供することを目的とする。
純物拡散層を形成した後に，第１のゲート電極及び第２
のゲート電極を形成し、層間絶縁膜を形成するところか
らＲＯＭコードをユーザーよシ受注してから製品として
出荷する１での時間（以下ＴＡＴと略称）が、長いとい
う問題点を有していた。ＴＡＴを短縮するためには、不
純物拡散層を形成せずに層間絶縁膜すてあらかじめ形成
した後に、不純物拡散用マスクを層間絶縁膜上に形成し
、高加速電圧をもったイオン注入によシ、書き込む方式
が考えられるが、前記のマルチゲート方式に訃いては、
第１ゲート電極と第２ゲート電極の形状が異なることか
ら、それぞれの拡散深さが異なシ、不純物の拡散領域を
コントロールすることが難しくなる。第１ゲート電極の
みで構成すれば不純物の拡散領域のコントロールは容易
になるが、必然的に集積度を落とすことになり、大容量
化が望めない。本発明はこのような従来の問題を解決す
るものであり、集積度を落とすことな（ＴＡＴの短縮が
容易にできる製造方法を提供することを目的とする。
課題を解決するための手段
前記の問題点に関し、本発明の手段は、第２ゲート電極
形成の際に異方性ドライエッチングによ９、第１ゲート
電極の高さ寸でエッチングすることによシ、第１ゲート
電極の間に第２ゲート電極を埋めこみ、第１ゲート電極
と第２ゲート電極が平坦な形状にしてその上に層間絶縁
膜を形成し，その後、不純物拡散用マスクを形成し、高
加速電圧をもったイオン注入によ９書きこむという工程
を用いている。
形成の際に異方性ドライエッチングによ９、第１ゲート
電極の高さ寸でエッチングすることによシ、第１ゲート
電極の間に第２ゲート電極を埋めこみ、第１ゲート電極
と第２ゲート電極が平坦な形状にしてその上に層間絶縁
膜を形成し，その後、不純物拡散用マスクを形成し、高
加速電圧をもったイオン注入によ９書きこむという工程
を用いている。
作用
前記手法によ９層間絶縁膜上からのＭＯＳ型１・ランジ
スタのチャネル部分の不純物拡散領域のコントロールが
容易になる。
スタのチャネル部分の不純物拡散領域のコントロールが
容易になる。
実施例
５ベーノ
以下、本発明の一実施例のマルチゲート構造のＲＯＭの
製造方法の例を第１図に従って説明する。
製造方法の例を第１図に従って説明する。
第１図乙に示すようにシリコン基板１に第１のゲート絶
縁膜２を介して第１のゲート電極３を等間隔に複数個形
成する。次に第１図ｂに示すように第２のゲート絶縁膜
４を介して第２のゲート電極材料６を形成後、第２図Ｃ
に示すように異方性ドライエッチングによシ、第１のゲ
ート電極の高さまでエッチングし、第２のゲート電極６
を形成する。次に第１図ｄに示すように、第１及び第２
のゲート電極の上に層間絶縁膜７を形成し、その上に記
憶させるＲＯＭコードに対応したフォトレジスト等から
なる不純物拡散用のマスク８を形成し、ヒ素等の不純物
のイオン注入によシ、シリコン基板にしきい値電圧制御
用の不純物拡散層９を形成する。
縁膜２を介して第１のゲート電極３を等間隔に複数個形
成する。次に第１図ｂに示すように第２のゲート絶縁膜
４を介して第２のゲート電極材料６を形成後、第２図Ｃ
に示すように異方性ドライエッチングによシ、第１のゲ
ート電極の高さまでエッチングし、第２のゲート電極６
を形成する。次に第１図ｄに示すように、第１及び第２
のゲート電極の上に層間絶縁膜７を形成し、その上に記
憶させるＲＯＭコードに対応したフォトレジスト等から
なる不純物拡散用のマスク８を形成し、ヒ素等の不純物
のイオン注入によシ、シリコン基板にしきい値電圧制御
用の不純物拡散層９を形成する。
発明の効果
本発明は第２ゲート電極形成の際に異方性ドライエッチ
ングによシ第１ゲート電極の高さ筐でエソチングするこ
とにより第１ゲート電極の間に第６．、 ＞ ２ゲート電極を埋め込み、第１ゲート電極と第２ゲート
電極が平坦な形状にして、その上に層間絶縁膜を形成し
た後に不純物拡散用マスクを形成し、高加速電圧をもっ
たイオン注入により書きこむことによシ、集積度を落と
すことなく層間絶縁膜形成後のＲＯＭコードの書き込み
が容易になることでＴＡＴが短くなるため、超大容量メ
モリーの納期短縮に大きく役立つものである。
ングによシ第１ゲート電極の高さ筐でエソチングするこ
とにより第１ゲート電極の間に第６．、 ＞ ２ゲート電極を埋め込み、第１ゲート電極と第２ゲート
電極が平坦な形状にして、その上に層間絶縁膜を形成し
た後に不純物拡散用マスクを形成し、高加速電圧をもっ
たイオン注入により書きこむことによシ、集積度を落と
すことなく層間絶縁膜形成後のＲＯＭコードの書き込み
が容易になることでＴＡＴが短くなるため、超大容量メ
モリーの納期短縮に大きく役立つものである。
第１図は本発明の一実施例を示す工程断面図、第２図は
従来例の工程断面図である。 １・・・・・・シリコン基板、２・・・・・・第１のゲ
ート絶縁膜、３・・・・・・第１のゲート電極、４・・
・・・第２のゲート絶縁膜、６・・・・・・第２のゲー
ト電極材料、６・・・・・・第２のゲート電極、７・・
・・・・層間絶縁膜、８・・・・・・不純物拡散用のマ
スク、９・・・・・・不純物拡散層、１０・・・・・・
第２のゲート電極のレジストパターン。
従来例の工程断面図である。 １・・・・・・シリコン基板、２・・・・・・第１のゲ
ート絶縁膜、３・・・・・・第１のゲート電極、４・・
・・・第２のゲート絶縁膜、６・・・・・・第２のゲー
ト電極材料、６・・・・・・第２のゲート電極、７・・
・・・・層間絶縁膜、８・・・・・・不純物拡散用のマ
スク、９・・・・・・不純物拡散層、１０・・・・・・
第２のゲート電極のレジストパターン。
Claims (1)
- 半導体基板表面下に形成した１個のソース拡散層及び１
個のドレイン拡散層の間に位置する半導体基板上にゲー
ト絶縁膜を介して直列に配列した複数個のゲート電極を
有し、それぞれのゲート電極下の半導体基板表面下に２
種類のしきい値電圧を制御する不純物拡散層を有するＭ
ＯＳ型トランジスタにおいて、半導体基板上に第１のゲ
ート絶縁膜を介して第１のゲート電極を等間隔に形成す
る工程と、第２のゲート電極材料を第２のゲート絶縁膜
を介して形成する工程と、第２ゲート電極を異方性ドラ
イエッチングにより形成する工程と、第１及び第２ゲー
ト電極上に層間絶縁膜を形成する工程と、層間絶縁膜上
に不純物拡散用マスクを形成する工程と、イオン注入す
る工程を含むことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1156454A JPH0321069A (ja) | 1989-06-19 | 1989-06-19 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1156454A JPH0321069A (ja) | 1989-06-19 | 1989-06-19 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0321069A true JPH0321069A (ja) | 1991-01-29 |
Family
ID=15628104
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1156454A Pending JPH0321069A (ja) | 1989-06-19 | 1989-06-19 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0321069A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19652547A1 (de) * | 1996-12-17 | 1998-06-18 | Siemens Ag | Speicherzellenanordnung und Verfahren zu deren Herstellung |
| US6842087B2 (en) | 2000-11-09 | 2005-01-11 | Murata Manufacturing Co., Ltd. | Three-terminal filter using area flexural vibration mode |
-
1989
- 1989-06-19 JP JP1156454A patent/JPH0321069A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19652547A1 (de) * | 1996-12-17 | 1998-06-18 | Siemens Ag | Speicherzellenanordnung und Verfahren zu deren Herstellung |
| DE19652547C2 (de) * | 1996-12-17 | 2002-04-25 | Infineon Technologies Ag | Speicherzellenanordnung mit Grabenstruktur und einem Gatedielektrikum, das ein Material mit Ladungsträger-Haftstellen enthält, und Verfahren zu deren Herstellung |
| US6445046B1 (en) | 1996-12-17 | 2002-09-03 | Siemens Aktiengesellschaft | Memory cell arrangement and process for manufacturing the same |
| US6842087B2 (en) | 2000-11-09 | 2005-01-11 | Murata Manufacturing Co., Ltd. | Three-terminal filter using area flexural vibration mode |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3623111B2 (ja) | 半導体装置及びその製造方法 | |
| US7589375B2 (en) | Non-volatile memory devices including etching protection layers and methods of forming the same | |
| KR100415973B1 (ko) | Dram셀장치및그제조방법 | |
| US5429967A (en) | Process for producing a very high density mask ROM | |
| JPS6014510B2 (ja) | Ｖ−ｍｏｓダイナミツク半導体装置の製造方法 | |
| JP2001044390A (ja) | 結晶軸と位置合わせされた垂直側壁デバイスおよびその製造方法 | |
| JPH07326717A (ja) | 半導体記憶装置及び製造方法 | |
| JP2001217320A (ja) | 自己整列されたウェルバイアス領域を有するモストランジスタ及びその製造方法 | |
| JPH09283728A (ja) | フラッシュメモリ装置及びその製造方法 | |
| JPH0321069A (ja) | 半導体装置の製造方法 | |
| US6080625A (en) | Method for making dual-polysilicon structures in integrated circuits | |
| JP2001351992A (ja) | 半導体装置の製造方法 | |
| US7682926B2 (en) | Semiconductor device and method of fabricating the same | |
| JPH0864810A (ja) | 縦型ｍｏｓ ｆｅｔの製造方法 | |
| JPH03218065A (ja) | 半導体装置の製造方法 | |
| KR100705308B1 (ko) | 집적 회로들에서의 이중 폴리실리콘 구조들 및 이들을 제조하는 방법 | |
| US5830796A (en) | Method of manufacturing a semiconductor device using trench isolation | |
| JPH03104125A (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| US6365469B2 (en) | Method for forming dual-polysilicon structures using a built-in stop layer | |
| KR100269275B1 (ko) | 반도체장치및그의제조방법 | |
| JP2621686B2 (ja) | 半導体装置の製造方法 | |
| JPS62235786A (ja) | モス型半導体装置およびその製造方法 | |
| JPH03157972A (ja) | 半導体装置の製造方法 | |
| JPH0529585A (ja) | 半導体記憶装置の製造方法 | |
| JPH0456268A (ja) | 半導体装置の製造方法 |