JPH03210531A - アクティブマトリックス型電気光学装置の製造方法 - Google Patents
アクティブマトリックス型電気光学装置の製造方法Info
- Publication number
- JPH03210531A JPH03210531A JP2006545A JP654590A JPH03210531A JP H03210531 A JPH03210531 A JP H03210531A JP 2006545 A JP2006545 A JP 2006545A JP 654590 A JP654590 A JP 654590A JP H03210531 A JPH03210531 A JP H03210531A
- Authority
- JP
- Japan
- Prior art keywords
- electrodes
- static electricity
- switching elements
- active matrix
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 18
- 239000011159 matrix material Substances 0.000 title claims description 13
- 239000000758 substrate Substances 0.000 claims abstract description 37
- 230000003068 static effect Effects 0.000 claims abstract description 31
- 238000000034 method Methods 0.000 claims abstract description 22
- 230000005611 electricity Effects 0.000 claims abstract description 21
- 239000004973 liquid crystal related substance Substances 0.000 claims description 10
- 239000011521 glass Substances 0.000 abstract description 14
- 229910004205 SiNX Inorganic materials 0.000 abstract description 8
- 239000002184 metal Substances 0.000 abstract description 5
- 238000004544 sputter deposition Methods 0.000 abstract description 3
- 238000007740 vapor deposition Methods 0.000 abstract description 3
- 230000015556 catabolic process Effects 0.000 abstract 2
- 239000010410 layer Substances 0.000 description 15
- 230000008030 elimination Effects 0.000 description 8
- 238000003379 elimination reaction Methods 0.000 description 8
- 230000006378 damage Effects 0.000 description 6
- 238000005520 cutting process Methods 0.000 description 4
- 230000003287 optical effect Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 101150114751 SEM1 gene Proteins 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 239000012790 adhesive layer Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000003472 neutralizing effect Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[産業上の利用分野]
本発明は大型画偉表示、コンピュータ端末、光学シャッ
ターなどに利用される液晶とスイッチング素子を使った
アクティブマトリックス型電気光学装置の製造方法に関
する。
ターなどに利用される液晶とスイッチング素子を使った
アクティブマトリックス型電気光学装置の製造方法に関
する。
本発明はアクティブマトリックス型電気光学装置の製造
工程において、スイッチング素子が形成された基板の側
面に除電用電極を設けて工程中で発生する静電気を除去
することにより、スイッチング素子の静電破壊を防止す
る。
工程において、スイッチング素子が形成された基板の側
面に除電用電極を設けて工程中で発生する静電気を除去
することにより、スイッチング素子の静電破壊を防止す
る。
時計や電卓などの表示用として登場した液晶表示装置は
、画質の向上と大型化に伴いコンピュータ端末や光シヤ
ツターなど表示以外の用途も含めた広い分野で電気光学
装置として使われるようになってきた。特に基板表面上
の各画素にスイッチング素子を作り込んだアクティブマ
トリックス型電気光学装置はその優れた表示特性により
今後の発展が期待されている。アクティブマトリックス
型光学装置はMIM (Metal−Insulato
r−Metal)やMSI (Metal Sem1
−Insulator)などの二端子型と二端子型のT
PT (Th i n−F i 1m−Transis
tor)に大別される。
、画質の向上と大型化に伴いコンピュータ端末や光シヤ
ツターなど表示以外の用途も含めた広い分野で電気光学
装置として使われるようになってきた。特に基板表面上
の各画素にスイッチング素子を作り込んだアクティブマ
トリックス型電気光学装置はその優れた表示特性により
今後の発展が期待されている。アクティブマトリックス
型光学装置はMIM (Metal−Insulato
r−Metal)やMSI (Metal Sem1
−Insulator)などの二端子型と二端子型のT
PT (Th i n−F i 1m−Transis
tor)に大別される。
代表的な二端子型のアクティブマトリックス型電気光学
装置であるMSTパネルの構造を第2図(a)、(b)
、(C)を使って説明する。第2図(a)はMSIパネ
ルの断面図、(b)は(a)の画素部の平面図、(c)
は(a)のA−へ′部の断面拡大図である。
装置であるMSTパネルの構造を第2図(a)、(b)
、(C)を使って説明する。第2図(a)はMSIパネ
ルの断面図、(b)は(a)の画素部の平面図、(c)
は(a)のA−へ′部の断面拡大図である。
第2図(a)、(b)、(C)において、lは上基板、
2は列電極、3は下基板、4は行電極、5は画素電極、
6は液晶層、7はSiNx層である。行電極4と画素電
極5の間に電気的に非線形な特性を持つSiNx層7が
挟まれた構造となっており全体としてスイッチング素子
を形成している。SiNx層7の両端に低い電圧が印加
されたときはスイッチング素子はOFF状態だが、印加
電圧がある一定値以上になるとスイッチング素子がON
状態となり液晶層6に電圧が印加されて動作する。
2は列電極、3は下基板、4は行電極、5は画素電極、
6は液晶層、7はSiNx層である。行電極4と画素電
極5の間に電気的に非線形な特性を持つSiNx層7が
挟まれた構造となっており全体としてスイッチング素子
を形成している。SiNx層7の両端に低い電圧が印加
されたときはスイッチング素子はOFF状態だが、印加
電圧がある一定値以上になるとスイッチング素子がON
状態となり液晶層6に電圧が印加されて動作する。
第2図のアクティブマトリックス型電気光学装置の製造
方法の概要を次に述べる。
方法の概要を次に述べる。
(1)下基板3となるガラス基板上にITO層をスパッ
タリングあるいは蒸着などによって成膜し、パターニン
グして画素電極5を形成する。
タリングあるいは蒸着などによって成膜し、パターニン
グして画素電極5を形成する。
(2)更にその上にSiNx層と行電極4となるCrな
とのメタルの層を成膜し、パターニングしてスイッチン
グ素子を形成する。
とのメタルの層を成膜し、パターニングしてスイッチン
グ素子を形成する。
(3)上基板1となるもう一方のガラス基板上にITO
IMを成膜し、ストライブ状にパターニングして列電極
2を形成する。
IMを成膜し、ストライブ状にパターニングして列電極
2を形成する。
(4)両方のガラス基板の電極が形成された面に液晶の
配向処理を行う。
配向処理を行う。
(5)両方のガラスを配向処理面を内側にして行電極4
と列電極2が直交し、かつ画素電極5と列電極2が対向
するように貼り合わせる。
と列電極2が直交し、かつ画素電極5と列電極2が対向
するように貼り合わせる。
(6)ガラスを切断分離し、−個一個のパネルの形状に
加工する。
加工する。
(7)上基板1と下基板3の間に液晶を封入する。
(8)パネルを駆動用の回路と接続する。
上述の製造工程において、アクティブでない通常の電気
光学装置の工程と比べて特に注意しなければならない点
は、工程中で発生する静電気によるスイッチング素子の
破壊である。素子の静電破壊を防止するためには工程中
でできるだけ静電気が発生しないようにするとともに、
発生した静電気をすみやかに除去してやることが重要と
なる。
光学装置の工程と比べて特に注意しなければならない点
は、工程中で発生する静電気によるスイッチング素子の
破壊である。素子の静電破壊を防止するためには工程中
でできるだけ静電気が発生しないようにするとともに、
発生した静電気をすみやかに除去してやることが重要と
なる。
このため前述の製造工程においても、基板上の電極の端
部などに抵抗を介したアース線を接触させて静電気を除
去するなどの工夫が各所で行なわれていた。この様子を
示したのが第3図である6矢印の部分にアース線を接触
させて除電を行う。
部などに抵抗を介したアース線を接触させて静電気を除
去するなどの工夫が各所で行なわれていた。この様子を
示したのが第3図である6矢印の部分にアース線を接触
させて除電を行う。
[発明が解決しようとする課題1
ところが従来の静電気除去方法では製造工程の各所でア
ース線を基板上の電極に接触させる機構を作らなければ
ならないという煩わしさがあった。更に工程(5)で2
枚の基板が貼り合わされた状態では電極が全て内側を向
いているため工程中の静電気を除去できないという欠点
も有していた。
ース線を基板上の電極に接触させる機構を作らなければ
ならないという煩わしさがあった。更に工程(5)で2
枚の基板が貼り合わされた状態では電極が全て内側を向
いているため工程中の静電気を除去できないという欠点
も有していた。
[課題を解決するための手段]
本発明は上記の問題点を解決するためになされたもので
あり、スイッチング素子が形成された基板の側面に除電
用電極を設け、これを通して工程中で発生した静電気を
除去することにより素子の静電破壊を防止する。
あり、スイッチング素子が形成された基板の側面に除電
用電極を設け、これを通して工程中で発生した静電気を
除去することにより素子の静電破壊を防止する。
基板の側面に除電用電極を設けることにより例えば位置
決め用のガイドなどを接地しておき、これに除電用電極
が接触するように配!することにより簡単に静電気の除
去ができる。又、2枚の基板を貼り合わせた状態でも側
面の除電用電極は外部に露出しているので、同様の方法
で工程中の除電が可能となる。この様子を示したのが第
4図である。以下実施例により本発明を詳述する6[実
施例] 本発明によるMSIパネルの製造方法の例を以下に述べ
る。
決め用のガイドなどを接地しておき、これに除電用電極
が接触するように配!することにより簡単に静電気の除
去ができる。又、2枚の基板を貼り合わせた状態でも側
面の除電用電極は外部に露出しているので、同様の方法
で工程中の除電が可能となる。この様子を示したのが第
4図である。以下実施例により本発明を詳述する6[実
施例] 本発明によるMSIパネルの製造方法の例を以下に述べ
る。
(1)下基板となるガラス基板上にITO層をスパッタ
リングあるいは蒸着などによって成膜し、パターニング
して画素電極を形成する。
リングあるいは蒸着などによって成膜し、パターニング
して画素電極を形成する。
(2)その上にSiNx層と行電極になるCrなどのメ
タル層を成膜する。このとき基板側面にもDrが付着す
るように側面の一部を露出させておく。
タル層を成膜する。このとき基板側面にもDrが付着す
るように側面の一部を露出させておく。
(3)SiN3層とCrをパターニングしてスイッチン
グ素子と行電極を作る。このとき基板側面に看いたCr
は各行電極と電気的に接続されるようにパターニングす
る。このようにして基板側面に形成されたCrが除電用
電極となる。以後の工程ではこの部分(第4図矢印)に
、接地した導電性の位置決めガイドが当たるようにして
おけば、工程中で発生する静電気は除電用電極を通じて
除去することができる。
グ素子と行電極を作る。このとき基板側面に看いたCr
は各行電極と電気的に接続されるようにパターニングす
る。このようにして基板側面に形成されたCrが除電用
電極となる。以後の工程ではこの部分(第4図矢印)に
、接地した導電性の位置決めガイドが当たるようにして
おけば、工程中で発生する静電気は除電用電極を通じて
除去することができる。
(4)上基板となるもう一方のガラス基板にITO膜を
成膜し、ストライプ状にパターニングして列電極を形成
する。
成膜し、ストライプ状にパターニングして列電極を形成
する。
(5)両方のガラス基板の電極が形成された面上に液晶
の配向処理を行う。
の配向処理を行う。
(6)両方のガラスな配向処理面を内側にして行電極と
列電極が直交し、かつ画素電極と列電極が対向するよう
に貼り合わせる。この状態でもガラスの側面に除電用電
極があるので工程中の静電気の除去が(3)で説明した
のと同じ方法で簡単にできる。
列電極が直交し、かつ画素電極と列電極が対向するよう
に貼り合わせる。この状態でもガラスの側面に除電用電
極があるので工程中の静電気の除去が(3)で説明した
のと同じ方法で簡単にできる。
(7)ガラスを切断分離し、−個一個のパネルの形状に
加工する。ここで本発明の除電用電極はその役目を終り
、パネル本体から切り離される。
加工する。ここで本発明の除電用電極はその役目を終り
、パネル本体から切り離される。
以後の工程は従来技術と同じなので省略する。
第1図は本発明の製造方法における各工程でのMSIパ
ネルの断面図であり、(a)はスイッチング素子形成時
(工程2)、(b)は2枚のガラスを貼り合わせた時(
工程6)、(C)は切断分離後(工程7)を示す。
ネルの断面図であり、(a)はスイッチング素子形成時
(工程2)、(b)は2枚のガラスを貼り合わせた時(
工程6)、(C)は切断分離後(工程7)を示す。
第1図(a)、(b)、(c)において、1は上基板、
2は列電極、3は下基板、4は行電極、8は接着剤、9
は除電用電極を示す0行電極やスイッチング素子の形状
は従来技術の項で説明したものと全く同じである。
2は列電極、3は下基板、4は行電極、8は接着剤、9
は除電用電極を示す0行電極やスイッチング素子の形状
は従来技術の項で説明したものと全く同じである。
上記の方法でアクティブマトリックス型電気光学装置を
作製したところ、スイッチング素子の静電破壊はほとん
ど発生せず実施前に比べて歩留りが大幅に向上した。
作製したところ、スイッチング素子の静電破壊はほとん
ど発生せず実施前に比べて歩留りが大幅に向上した。
尚、本実施例では二端子型のアクティブマトリックス型
電気光学装置であるMSIパネルの製造方法について説
明したが、他の二端子型あるいは三端子型のアクティブ
マトリックス型電気光学装置(TPT)の場合にも本発
明がそのまま適用できることは言うまでもない。
電気光学装置であるMSIパネルの製造方法について説
明したが、他の二端子型あるいは三端子型のアクティブ
マトリックス型電気光学装置(TPT)の場合にも本発
明がそのまま適用できることは言うまでもない。
〔発明の効果1
以上詳述したように、本発明によれば今までの製造方法
をほとんど変えることなく極めて簡単な手段でアクティ
ブマトリックス型電気光学装置の静電破壊を防止するこ
とができ、製造歩留りを大幅に向上させることができる
。
をほとんど変えることなく極めて簡単な手段でアクティ
ブマトリックス型電気光学装置の静電破壊を防止するこ
とができ、製造歩留りを大幅に向上させることができる
。
第1図は本発明における電気光学装置の断面図であり、
(a)はスイッチング素子形成時、(b)はガラス基板
貼り合せ時、(c)は切断分離後の断面を示す、第2図
(a)はMSIパネルの断面図、第2図(b)は(a)
の画素部分の拡大図、第2図(c)は(b)のA−A′
部の断面拡大図、第3図は従来の製造方法における除電
方法を示す図、第4図は本発明における除電方法を示す
図である。 ・上基板 ・列電極 ・下基板 ・行電極 ・画素電極 ・液晶層 ・SiNx層 ・接着剤層 9 ・除電用電極 以 上
(a)はスイッチング素子形成時、(b)はガラス基板
貼り合せ時、(c)は切断分離後の断面を示す、第2図
(a)はMSIパネルの断面図、第2図(b)は(a)
の画素部分の拡大図、第2図(c)は(b)のA−A′
部の断面拡大図、第3図は従来の製造方法における除電
方法を示す図、第4図は本発明における除電方法を示す
図である。 ・上基板 ・列電極 ・下基板 ・行電極 ・画素電極 ・液晶層 ・SiNx層 ・接着剤層 9 ・除電用電極 以 上
Claims (2)
- (1)2枚の基板間に液晶が封入され少なくとも一方の
基板の内面には複数のスイッチング素子が形成されてい
るアクティブマトリックス型電気光学装置の製造方法に
おいて、スイッチング素子が形成された基板の側面の一
部あるいは全部に除電用電極を設け、製造工程中で発生
する静電気を前記除電用電極を通して除去することを特
徴とするアクティブマトリックス型電気光学装置の製造
方法。 - (2)前記スイッチング素子はSiN_x、SiO_x
、SiC_x等の電気的に非線形な特性を持つ膜を使っ
て構成された非線形素子である請求項(1)記載のアク
ティブマトリックス型電気光学装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006545A JPH03210531A (ja) | 1990-01-16 | 1990-01-16 | アクティブマトリックス型電気光学装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006545A JPH03210531A (ja) | 1990-01-16 | 1990-01-16 | アクティブマトリックス型電気光学装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH03210531A true JPH03210531A (ja) | 1991-09-13 |
Family
ID=11641308
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006545A Pending JPH03210531A (ja) | 1990-01-16 | 1990-01-16 | アクティブマトリックス型電気光学装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH03210531A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPWO2020008765A1 (ja) * | 2018-07-04 | 2021-08-02 | ソニーグループ株式会社 | 電極構造体、電極構造体の製造方法、液晶表示素子、液晶表示素子の駆動方法、及び、電子機器 |
-
1990
- 1990-01-16 JP JP2006545A patent/JPH03210531A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPWO2020008765A1 (ja) * | 2018-07-04 | 2021-08-02 | ソニーグループ株式会社 | 電極構造体、電極構造体の製造方法、液晶表示素子、液晶表示素子の駆動方法、及び、電子機器 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4199357B2 (ja) | 液晶表示装置及びその製造方法 | |
JPH0493924A (ja) | 液晶表示装置 | |
US5847684A (en) | Display device with mirror-symmetrical pixels | |
JPH11258629A (ja) | 液晶表示装置の製造方法 | |
US5287206A (en) | Active matrix display device | |
KR20000019504A (ko) | 액정 표시 장치 제조 방법 | |
JPH03210531A (ja) | アクティブマトリックス型電気光学装置の製造方法 | |
KR20020053575A (ko) | 액정표시장치와 그 제조방법 | |
JPH03210589A (ja) | アクティブマトリクス型電気光学装置の端子接続方法 | |
JPH02251817A (ja) | アクティブマトリックス型電気光学装置の製造方法 | |
KR100482343B1 (ko) | 로딩이펙트 방지를 위한 박막트랜지스터 어레이 기판 및그 제조방법 | |
JPH05203997A (ja) | 液晶表示装置 | |
KR100983579B1 (ko) | 액정표시장치 및 그의 제조방법 | |
JPS6381975A (ja) | Tftアクテイブマトリツクス基板の製造方法 | |
JPH04324822A (ja) | 電気光学装置の製造方法 | |
KR20050054280A (ko) | 액정표시소자 및 그 제조방법 | |
KR20030058327A (ko) | 액정 표시 장치용 어레이 기판 및 그의 제조 방법 | |
KR950012112A (ko) | 액정 디스플레이(lcd)용 칼라필터 및 그 제조방법 | |
KR19980028430A (ko) | 정전기 모니터를 위한 tft-lcd 패널 구조 | |
JPH05224218A (ja) | 液晶装置 | |
JPH03209430A (ja) | 液晶表示装置の製造方法 | |
KR0180882B1 (ko) | 액티브 매트릭스 액정표시 장치의 제조 방법 | |
JPH02100022A (ja) | 液晶表示装置 | |
JPH03208017A (ja) | 液晶表示装置 | |
JPS628125A (ja) | 液晶表示用基板の製造方法 |