JPH03201624A - 調整制御部を具える回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、２つの接続端とスライダとを有する調整制御
部を具える回路であって、前記のスライダは種々の抵抗
比を設定するために前記の２つの接続端間で調整しうる
ようになっており、このスライダにより設定した抵抗比
を表わす電気信号を発生せしめうる当該回路に関するも
のである。

（従来の技術） 例えば、調整制御部の２つの接続端が直流電圧源に接続
され、すなわち一方の接続端が予め定めた所定の電源電
位の点に接続され、他方の・接続端が基準電位点、例え
ば大地電位点に接続され、調整制御部のスライダにより
設定された抵抗比を表わす分圧比に相当する直流電圧値
がこのスライダを介して取出されるようにした上述した
回路は一般に知られている。このような回路では、スラ
イダにより設定された抵抗比を表わす電気信号が直流電
圧値、すなわちアナログ信号により形成される。しかし
、デジタル信号処理の重要性が年々高まりつつある為、
スライダにより設定した抵抗比を表わす信号をデジタル
信号により形成し、例えばスライダを有する調整制御部
を具える回路と関連して動作するマイクロプロセッサに
より、設定された抵抗比を表わす信号をデジタル的に処
理しうるようにした当該回路の必要性が高まりつつある
。調整制御部の設定抵抗比を表わす上述したデジタル信
号を得るために、既知の回路では調整制御部のスライダ
から取出した直流電位値を個別のアナログ−デジタル変
換回路に供給し、この変換回路によりこの直流電圧値を
デジタルデータワード信号に変換するようにしている。

（発明が解決しようとする課題） しかし、このような構成には個々のアナログ−デジタル
変換回路を必要とし、この変換回路には追加の経費を要
し、またこの変換回路をアナログ−デジタル変換ができ
るだけ最良に正確に行なわれるように構成するためには
、この変換回路が比較的高価となってしまう。

本発明の目的は、上述した条件を満足し、簡単且つ廉価
に構成され、スライダにより設定された抵抗比を表わす
デジタル信号を簡単且つ正確に発生せしめうる前述した
種類の調整制御部を具える回路を提供せんとするにある
。

（課題を解決するための手段） 本発明は、２つの接続端とスライダとを有する調整制御
部を具える回路であって、前記のスライダは種々の抵抗
比を設定するために前記の２つの接続端間で調整しつる
ようになっており、このスライダにより設定した抵抗比
を表わす電気信号を発生せしめうる当該回路において、
前記の調整制御部の２つの接続端の各々がマイクロプロ
セッサの２つの接続端のうちの１つに接続され、この調
整制御部のスライダがキャパシタの一方の接続部に接続
され、このキャパシタの他方の接続部が予め定めた電位
の点に接続され、前記マイクロプロセッサの前記の２つ
の接続部の各々に、このマイクロプロセッサにより制御
しうる少なくとも１つのスイッチが接続され、このスイ
ッチにより、このスイーツチに接続されたマイクロプロ
セッサの接続部に第１電位又は第２電位を任意に与えう
るようになっており、前記のマイクロプロセッサは、順
次に、第１プログラム区分で、前記の２つの接続部のう
ちの少なくとも一方に、これに接続されたスイッチによ
り第１及び第２電位のうちの一方を予め定めた所定の期
間の間与え、これにより前記のキャパシタを初期充電状
態とし、第２プログラム区分で、前記の２つの接続部の
うちの一方に、これに接続されたスイッチにより第１及
び第２電位のうちの他方を与え、これによりこの一方の
接続部と前記のスライダとの間に位置する調整制御部の
一方の抵抗区分を介して前記のキャパシタを逆充電させ
、この逆充電の開始時間から、前記のスライダに接続さ
れたキャパシタの接続部における電位が予め定めた所定
の電位値に達する時間までの第１逆充電期間に相当する
第１測定値を決定するとともに記憶し、この第１逆充電
期間は前記の一方の抵抗区分の値に比例させ、第３プロ
グラム区分で、前記の２つの接続部のうちの少なくとも
一方に、これに接続されたスイッチにより第１及び第２
電位のうちの前記の一方を前記の所定の期間再び与え、
この処理中前記のキャパシタを再び初期充電状態にし、
第４プログラム区分で、前記の２つの接続部のうちの他
方の接続部に、これに接続されたスイッチにより第１及
び第２電位のうちの前記の他方を与え、この他方の接続
部と前記のスライダとの間に位置する調整制御部の他方
の抵抗区分を介して前記キャパシタを逆充電させ、この
逆充電の開始時間から、前記のスライダに接続されたキ
ャパシタの接続部における電位が前記の所定の電位値に
再び達するまでの第２逆充電期間に相当する第２測定値
を決定するととも゛に記憶し−１この第２逆充電期間は
前記の他方の抵抗区分の値に比例させ、第５プログラム
区分で、記憶された前記の第１測定値及び記憶された前
記の第２測定値を用い、その比を形成することにより、
デジタルデータワード信号を発生させるとともに記憶し
、このデジタルデータワード信号が前記の調整制御部の
スライダにより設定された抵抗比を表わすよ−うにする
プログラムランを実行するように構成したことを特徴と
する。

本発明によれば、スライダにより設定された抵抗比を表
わすデジタル信号を発生でき、しかも簡単で廉価な構成
とした、調整可能なスライダを有する調整制御部を具え
る回路を得ることができる。

その理由は、種々の他のタスクを実行するためにいかな
る場合にも装置中に或いは設備中に設けられているマイ
クロプロセッサを付加的に利用して設定抵抗比を表わす
デジタル信号を発生させることができる為である。この
デジタル信号は短期間で、例えば５０ミリ秒又はそれよ
りも短かい時間間隔で続けて順次に新規に発生せしめる
ことができ、そのため、調整制御部のスライダを調整す
る度に、設定した抵抗比を表わすデジタル信号が実質的
に直ちに発生されるようにするのが有利である。この点
で、設定せしめられた抵抗比を表わす発生せしめられた
デジタル信号をマイクロプロセッサに記憶せしめると、
このデジタル信号をいかなる長さの期間に亘っても変化
しないで得ることができ、しかもこのデジタル信号をい
かなる時にも、従って目的に応じて短時間内で順次に繰
返し呼出すことができる。例えば、調整制御部を具える
本発明による回路は、マイクロプロセッサを用い少なく
とも部分的にデジタル技術で構成されたエンジン制御回
路の構成素子とすることができ、この場合調整制御部は
、回転速度を制御しうるエンジンの速度又は公称回転速
度を設定するのに設けられる。

しかし、本発明による上述した回路は主としてデジタル
技術で構成される種々の他の装置、例えば遠隔制御装置
、コンピュータゲーム装置等に用いても有利である。こ
の点で、調整制御部とは、回転ポテンショメータや、例
えば工具を用い或いは用いずに手動で又はモータを用い
ていかなる方法でもスライダ調整を行ないつるスライダ
制御部の双方を意味するものとする。

各々の場合にキャパシタをその初期充電状態にするため
には、第１及び第３プログラム区分において各々の場合
にマイクロプロセッサの２つの接続部のうちの一方のみ
に、この接続部に接続されたスイ′ツチにより第１及び
第２電位のうちの一方の点を接続することができる。し
かし、この回路の場合、キャパシタを信頼的にその初期
充電状態にするのに比較的長期間を選択する必要がある
。

従って、前記のマイクロプロセッサは、前記の第１及び
第３プログラム区分において、このマイクロプロセッサ
の双方の接続部に、これら接続部に接続されたスイッチ
により前記の第１及び第２電位のうちの一方が所定の期
間与えられ、この処理中に前記のキャパシタがその初期
充電状態にもたらされるようにするプログラムランを実
行するように構成するのが有利であることを確かめた。

このようにした結果、キャパシタは比較的短期間で信頼
的にその初期充電状態にもたらされ、このことは設定さ
れた抵抗比を表わすデジタル信号をできる限り最も急速
に発生せしめうるという点で有利なことである。

調整制御部の接続端に接続されたマイクロプロセッサの
２つの接続部の各々に２つのスイッチを接続し、これら
２つのスイッチに接続された接続部を一方のスイッチを
経て第１及び第２電位のうちの一方の点に接続し、他方
のスイッチを経て第１及び第２電位のうち他方の点に接
続するようにすることができ。しかし、調整制御部の前
記の２つの接続端の各々が抵抗を経て前記の第１及び第
２電位のうちの一方の点に永久的に接続され、前記の第
１及び第２電位のうちの他方の点は、前記の接続端に接
続されたマイクロプロセッサの前記の２つの接続部の各
々に、各接続部当り１つのスイッチを介して接続しうる
ようにするのが有利であることを確かめた。このように
した結果、マイクロプロセッサの２つの接続部の各々に
対しそれぞれ１つのスイッチを設ければ充分であるとい
うことを確かめた。

マイクロプロセッサの２つの接続部に接続された可制御
スイッチは、マイクロプロセッサに外部的に接続したス
イッチ、例えば分離したスイッチングトランジスタ或い
は一体のアナログスイッチによって形成しうる。しかし
、前記のマイクロプロセッサの前記の２つの接続部に接
続されたスイッチはマイクロプロセッサ内設のトランジ
スタを以て構成するのが有利であるということを確かめ
た。このようにした結果、いかなる場合にも市販されて
いるマイクロプロセッサに含まれているトランジスタを
用いて本発明による回路に必要とするスイッチ処理を実
行するようにした特に簡単な構成を得ることができる。

（実施例） 以下図面につき本発明の詳細な説明するも、本発明はこ
れらの実施例に限定されるものではない。第１図は例え
ば回転ポテンショメータとして構成した調整制御部２を
具える本発明による回路■の第１実施例を示す。調整制
御部２は２つの接続端３及び４を有する。調整制御部２
は更に、抵抗比を種々に設定するために２つの接続端３
及び４間で調整しつるスライダ（摺動子）５を有する。

第１図に示すように、調整制御部２はその２つの接続端
３及び４間に位置する総合抵抗値Ｒを有する。スライダ
５はその位置に応じて種々の抵抗比を設定するために用
いることができ、一方の接続端３とスライダ５との間に
抵抗区分Ｒ１が位置し。

他方の接続端４とスライダ５との間に抵抗区分Ｒ２が位
置する。

この回路ｌは、調整制御部２のスライダ５により設定さ
れる抵抗比を表わすデジタル信号を発生せしめるのに用
いることができる。この目的のために、調整制御部２の
２つの接続端３及び４の各々をマイクロプロセッサ８の
２つの接続部６及び７の１つに接続する。これら２つの
接続部６及び７は双方向に用いうる信号接続部であり、
入力端及び出力端の双方として用いうる。マイクロプロ
セッサ８には、これに電圧を供給するための第１電位Ｖ
ｌ及び第２電位ｖ２の点が電源接続部である２つの他の
接続部９及びｌＯを介して接続されている。

第１電位Ｖｌは電源電位であり、第２電位■２は規準電
位、すなわち大地電位である。マイクロプロセッサ８は
例えば、本出願人により製造しており、＋５Ｖの電源電
位の点に接続するように構成された型番ＰＣＢ８０Ｃ５
１で市販されているマイクロプロセッサとすることがで
きる。マイクロプロセッサ８は線図的に示す他の多数の
接続部を有しているも、これらは本例の接続において何
の機能も呈してない為にその詳細な説明は省略する。

マイクロプロセッサ８の２つの接続部６及び７の各々は
１つのスイッチ１１及び１２にそれぞれ接続されており
、これらスイッチはマイクロプロセッサ８により制御で
き、これにより第１電位ｖ１又は第２電位■２をこれに
接続されたマイクロプロセッサ８の接続部６又は７に任
意に接続することができる。この点を以下に詳細に説明
する。これら２つのスイッチ１１及び１２は本例の場合
それぞれ第１図に線図的に示すようにマイクロプロセッ
サ内部のトランジスタにより簡単に形成する。トランジ
スタｌｌ及び１２の各々の主電流通路は一方ではマイク
ロプロセッサ８の関連の接続部６又は７に接続され、他
方では第２電位■２の点に接続されている。

トランジスタ１１及び１２の各々を駆動するために、そ
の制御電極にマイクロプロセッサ８で発生される対応す
る制御信号を供給しつる。接続部６及び７は更にマイク
ロプロセッサ内設の電圧比較器１３及び１４の各一方の
入力端にそれぞれ接続され、これら電圧比較器の他方の
入力端には第１電位Ｖｌの点と第２電位ｖ２の点との間
に位置する分圧器を介して基準電位が与えられる。この
基準電位は例えば、Ｖｌ／２であり、比較器１３及び１
４の各々は、接続部６又は７に接続された入力端に生じ
る電位が値Ｖｌ／２に達すると、その出力端に検出信号
を生じる。

しかし、基準電位はｖ１／２とは異なる電位値にするこ
ともできる。

調整制御部２の２つの接続端３及び４は抵抗１５及び１
６をそれぞれ経て第１電位Ｖ１の点に永久的に接続され
ている。２つの抵抗１５及び１６は同じ抵抗値を有する
ようにするのが好ましく、この抵抗値は調整制御部２の
抵抗値Ｒよりも少なくとも１桁大きくするのが有利であ
る。スイッチ１１及び１２を開放することにより、すな
わちトランジスタを非導通状態に駆動すると、第１電位
Ｖｌの点が抵抗１５及び１６をそれぞれ経てマイクロプ
ロセッサ８の接続部６及び７に、従って調整制御部２の
接続端３及び４にも接続される。スイッチ１１及び１２
を閉じることにより、すな９わちトランジスタを導通状
態に駆動すると、第２電位Ｖ２の点がスイッチ１１及び
１２をそれぞれ介してマイクロプロセッサ８の接続部６
及び７に、従って調整制御部２の接続端３及び４にも接
続される。

調整制御部２のスライダ５はキャパシタ１８の一方の接
続部１７に接続されている。このキャパシタ１８の他方
の接続部１９は予め定めた電位の点、本例では第２電位
ｖ２の点、すなわち大地電位点に接続されている。しか
し、キャパシタ１８の接続部１９は大地電位とは異なる
電位の点に接続することもできる。

前述したように、本発明の回路ｌは各場合に設定した抵
抗比を表わすデジタル信号を発生せしめるのに用いるこ
とができる。このデジタル信号を発生させるために、マ
イクロプロセッサ８は第２図に示すフローチャート２０
につき以下に説明するプログラムランを実行するように
構成する。

このプログラムランはブロック２１で開始される。

次のブロック２２では、スイッチ１１が非導通状態に駆
動され、これにより第１電位Ｖｌが抵抗１５を介してマ
イクロプロセッサ８の１つの接続部６及び調整制御部２
の一方の接続端３に与えられる。その後、ブロック２３
でスイッチ１２も非導通状態に駆動され、これにより第
１電位Ｖｌが抵抗１６を介してマイクロプロセッサ８の
他の１つの接続部７及び調整制御部２の他方の接続端４
に与えられる。その後、ブロック２４で内設タイマＺ１
を始動させ、このタイマが予め定めた計数値を計数する
ことにより、ブロック２２及び２３におけるプログラム
ステップで生ぜしめられた状態が上記の予め定められた
計数値に相当する所定の期間Ｔ１の間係たれ、この所定
の期間ＴＩが経過した後にのみブロック２５での次のプ
ログラムステップを実行しうるようにする。第１電位ｖ
１を調整制御部２の２つの接続端３及び４に与えること
により、抵抗１５及び一方の抵抗区分Ｒ１と抵抗１６及
び他方の抵抗区分Ｒ２との双方を経てキャパシタ１８が
比較的急速に充電され、この処理でスライダ５に接続さ
れたキャパシタ１８の接続部１７における電位が上昇す
る。その結果、キャパシタ１８は′これが充電された初
期状態にもたらされる。

本例での所定の期間ＴＩは、キャパシタ１８がその初期
充電状態に信頼的にもたらされるように選択する。

所定の期間Ｔｌが経過した後、ブロック２５でスイッチ
１１が導通状態に駆動され、その結果、第２電位ｖ２が
マイクロプロセッサ８の１つの接続部６及び調整制御部
２の一方の接続部３に与えられ、これにより前記の接続
部６と調整制御部２のスライダ５との間に位置する一方
の抵抗区分Ｒ１と、現在導通しているスイッチ１１とを
経てキャパシタ１８を逆充電する。本例の場合キャパシ
タ１８がこのように逆充電される為、このキャパシタは
放電されるものであり、この放電処理中、スライダ５に
接続されたこのキャパシタの接続部１７における電位が
降下する。キャパシタ１８のこの放電処理中、スイッチ
１２が非導通状態にある為にキャパシタ１８は実際には
抵抗１６及び他方の抵抗区分Ｒ２を介して充電もされる
が、その影響は抵抗１６が高抵抗値である為に無視しう
るちのである。次のブロック２６ではタイマＺ２が始動
される。このことは、このタイマｚ２が実質的に、前の
ブロック２５でトリガされたキャパシタ１８の逆充電の
開始時に始動さるということを意味する。その後、ブロ
ック２７で、マイクロプロセッサ８の接続部７に生じる
電位（この電位はこの場合スライダ５に接続されたキャ
パシシタ１８の接続部１７における電位に本質的に相当
する）が予め定めた基準電位Ｖｌ／２に達したか否かが
検査される。この検査は接続部７に接続された比較器１
４を用いて行なわれる。接続部７の電位が前記の基準電
位に達せず、前者が後者よりも高い限り、ブロック２７
におけるプログラムランが継続される。

接続部７における電位が値Ｖｌ／２に達すると、比較器
１４はブロック２７での肯定的な検査結果に相当する検
出信号をその出力端に出力する。次にブロック２８でプ
ログラムランが継続され、タイマｚ２が停止せしめられ
、このタイマが特定の計数値Ｚ（Ｚ２）を表わす。その
後、ブロック２９で、タイマＺ２の計数値Ｚ（Ｚ２）が
レジスタＲＧＩ内に記憶される。この記憶された計数値
Ｚ（Ｚ２）は第１の測定値を表わす。

この第］の測定値は、ブロック２５でトリガされた逆充
電開始時間から、スライダ５に接続されたキャパシタ１
８の接続部１７における電位が所定の電位値Ｖｌ／２に
達する時までの期間であり一方の抵抗区分Ｒ１の抵抗値
とキャパシタ１８のキャパシタンス値とに比例する第１
逆充電期間ＴＵＩに対応する。

次のブロック３０では、スイッチ１１が再び非導通状態
に駆動され、その結果第１電位■１が抵抗１５を経てマ
イクロプロセッサ８の１つの接続部６及び調整制御部２
の一方の接続端３に再び与えられる。

この処理中細のスイッチ１２も非導通状態にあり、その
結果第１電位Ｖｌが抵抗１６を介してマイクロプロセッ
サ８の他の接続部７及び調整制御部２の他方の接続端４
にも与えられる為、キャパシタ１８がブロック２２及び
２３と同様に比較的急速に充電され、この処理中、スラ
イダ５に接続されているキャパシタ１８の接続部１７に
おける電位が上昇する。その結果、キャパシタ１８は充
電されたその初期状態に再びもたらされる。次のブロッ
ク３１では、内股タイマＺｌがブロック２４と同様に始
動せしめられ、これにより再び所定の期間Ｔｌが経過し
た後にのみブロック３２における次のプログラムステッ
プの実行が可能化されるようにする。

所定の期間Ｔｌが経過した後、ブロック３２でスイッチ
１２が導通状態に駆動され、その結果第２電位■２がマ
イクロプロセッサ８の接続部７及び調整制御部２の他方
の接続端４に与えられ、これによりこの接続部７と調整
制御部２のスライダ５との間に位置する他方の抵抗区分
Ｒ２と、現在導通しているスイッチ１２とを介してキャ
パシタ１８を逆充電する。その結果、キャパシタ１８が
再び放電され、この処理中、スライダ５に接続されたキ
ャパシタ１８の接続部１７における電位が降下する。キ
ャパシタ１８のこの放電処理中、このキャパシタ１８は
スイッチ１１が非導通状態にある為に実際には抵抗１５
及び一方の抵抗区分Ｒ１を介して充電もされるが、この
影響は抵抗１５が高抵抗値である為に無視しうる。

次のブロック３３では、タイマＺ３が始動される。この
ことは、前のブロック３２セトリガされたキャパシタ１
８の逆充電の開始時間で、このタイマＺ３が実質的に始
動されるということを意味する。その後、ブロック３４
で、マイクロプロセッサ８の１つの接続部６に生じる電
位（この電位はスライダ５に接続されたキャパシタ１８
の接続部１７における電位にも本質的に相当する）が所
定の基準電位Ｖｌ／２に達したか否かが検査される。こ
の検査は接続部６に接続された比較器１３を用いて行な
われる。接続部６の電位が基準電位Ｖｌ／２に達せず且
つこの基準電位Ｖｌ／２よりも高い限り、プログラムラ
ンはブロック３４で継続される。しかし、マイクロプロ
セッサ８の接続部６における電位が値Ｖｌ／２に達する
と、比較器１３はブロック３４における肯定的な検査結
果に相当する検出信号を出力する。次にプログラムラン
がブロック３５で継続され、タイマＺ３が停止せしめら
れ、このタイマが特定の計数値Ｚ（Ｚ３）を示す。その
後、タイマＺ３の計数値Ｚ（Ｚ３）がブロック３６でレ
ジスタＲＧ２に記憶される。記憶されたこの計数値Ｚ（
Ｚ３）は第２の測定値を表わす。この第２の測定値は、
ブロック３２でトリガれた逆充電開始時間から、スライ
ダ５に接続されたキャパシタ１８の接続部１７における
電位が所定の電位値ｖ１／２に達する時間までの期間で
あって、他方の抵抗区分Ｒ２の抵抗値及びキャパシタ１
８のキャパシタンス値に比例する第２逆充電期間に対応
する。次のブロック３７でスイッチ１２が再び非導通と
なり、その結果第１電位ｖ１が抵抗１６を経てマイクロ
プロセッサ８の接続部７に再び与えられる。

次のブロック３８では、ブロック２９でレジスタＲＧＩ
に記憶された第１の測定値Ｚ（Ｚ２）とブロック３６で
レジスタＲＧ２に記憶された第２の測定値Ｚ（Ｚ３）と
を用いて第１の測定値Ｚ（Ｚ２）と第２の測定値Ｚ（Ｚ
３）との商を形成することによりデジタルデータワード
信号ＳＱを発生させる。次のブロック３９では、発生せ
しめられたデジタルデータワード信号ＳＱがレジスタＲ
Ｇ３に記憶される。本例の場合、一方の抵抗区分Ｒ１に
比例する第１の測定値Ｚ（Ｚ２）と他方の抵抗区分Ｒ２
に比例する第２の測定値Ｚ（Ｚ３）との商を用いて発生
せしめたこのデジタルデータワード信号ＳＱは、調整制
御部２の一方の抵抗区分Ｒ１と他方の抵抗区分Ｒ２との
間でスライダ５により設定された抵′抗比Ｒ１：　Ｒ２
を表わす。この回路におけるこのデジタルデータワード
信号ＳＱの値は、キャパシタ１８のキャパシタンス値に
依存せず、又、商の形成の為に調整制御部２の総合抵抗
値Ｒにも依存せず、有利なことである。プログラムラン
２０は第２図の場合次のブロック４０で終了される。

第１図による回路ｌでは、マイクロプロセッサ８を、ブ
ロック３８で２つの記憶した測定値Ｚ（Ｚ２）及びＺ（
Ｚ３）を用い第１の測定値Ｚ（Ｚ２）と２つの測定値Ｚ
（Ｚ２）及びＺ（Ｚ３）の和との商を形成することによ
り、或いは第２の測定値Ｚ（Ｚ３）と２つの測定値Ｚ（
２２）及びＺ（Ｚ３）の和との商を形成することにより
デジタルデータワード信号ＳＱを発生させるプログラム
ランを実行するように構成することもできる。この場合
、発生せしめられたこのデジタルデータワード信号ＳＱ
は調整制御部の一方の抵抗区分Ｒ１と総合抵抗値Ｒとの
抵抗比Ｒ１：Ｒ或いは調整制御部の他方の抵抗区分Ｒ２
と総合抵抗値Ｒとの抵抗比Ｒ２：Ｒを表わす。

第３図は、調整制御部２を有する本発明による回路１の
変形例を示す。第３図による回路１では、調整制御部２
の２つの接続端３及び４の各々が、入力端としてのみ用
いうる一方向信号接続部であるマイクロプロセッサ８の
２つの接続部６及び７の一方に接続されている。また２
つの接続部６及び７はマイクロプロセッサ内設の電圧比
較器１３及び１４にそれぞれ接続されている。更にこれ
ら接続部６及び７は線図的に示すスイッチ４１及び４２
にもそれぞれ接続されており、これらスイッチはマイク
ロプロセッサの外部に設けられている。これら２つのス
イッチ４Ｉ及び４２は例えばスイッチングトランジタス
により形成しうる。これら２つのスイッチ４１及び４２
はそれぞれ接続部６及び７側とは反対側で第１電位■ｌ
の点に接続されている。これら２つのスイッチ４１及び
４２はマイクロプロセッサ８により制御でき、この目的
のためにこれら２つのスイッチ４１及び４２の制御入力
端がマイクロプロセッサ８の他の２つの接続部４３及び
４４にそれぞれ接続されている。これら２つの接続部４
３及び４４は出力端としてのみ用いうる一方向信号接続
部である。

第３−図の回路１では、調整制御部２の接続端３及び４
に接続された抵抗１５及び１６の各々が調整制御部２の
側とは反対側の端部で第２電位■２の点に接続されてい
る。調整制御部２の側とは反対側のキャパシタ１８の接
続部１９は第１電位Ｖｌの点に接続されているも、第１
電位Ｖｌとは異なる電位の点に接続することもできる。

各々の場合で、設定した抵抗比を表わすデジタル信号を
発生するために、第３図の回路ｌのマイクプロセッサ８
は、第４図に示すフローチャート４５を参照して以下に
説明するプログラムランを実行するように構成する。

このプログラムランはブロック４６で開始される。

次のブロック４７でマイクロプロセッサ８がその出力端
４３に制御信号を出力し、この制御信号によりスイッチ
４１を非導通状態に駆動し、これにより第２電位ｖ２を
抵抗１５を介してマイクロプロセッサ８の１つの接続部
６と調整制御部２の一方の接続端３とに与える。次のブ
ロック４８では、マイクロプロセッサ８がその出力端４
４に制御信号を出力し、この制御信号によりスイッチ４
２を非導通状態にし、これにより第２電位ｖ２を抵抗Ｉ
６を経てマイクロプロセッサ８の他の接続部７と調整制
御部２の他方の接続端４とに与える。その後、内設タイ
マＺｌを第２図によるブロック２４と同様にブロック４
９で所定の期間ＴＩの間始動させる。第２電位ｖ２を調
整制御部２の２つの接続端３及び４に与えることにより
、キャパシタ１８が比較的急速に充電され、その結果接
続部１９が第１電位ｖ１を呈し接続部１７が第２電位■
２を呈する初期充電状態にもたらされる。

所定の期間Ｔ１が経過した後、ブロック５０でマイクロ
プロセッサ８がその出力端４３に制御信号を出力し、こ
の制御信号によりスイッチ４１を導通状態に駆動し、そ
の結果第１電位■１がマイクロプロセッサ８の接続部６
と調整制御部２の一方の接続端３とに与えられ、これに
より接続部６とスライダ５との間に位置する調整制御部
２の一方の抵抗区分Ｒ１と、現在導通しているスイッチ
４１とを経てキャパシタ１８を逆充電させる。キャパシ
タ１８のこの逆充電の為に、このキャパシタは放電され
、従ってキャ′パシタ１８の接続部１７における電位は
増大する。次のブロック５１では、第２図によるブロッ
ク２６と同様にタイマｚ２が始動される。その後、ブロ
ック５２において第２図によるブロック２７と同様に、
マイクロプロセッサ８の接続部７に生じる電位が所定の
基準電位Ｖｌ／２に達したか否かが検査される。

接続部７の電位が基準電位Ｖｌ／２に達しない限り、ブ
ロック５２でプログラムランが継続される。しかし、接
続部７の電位が基準電位に達した場合には、プログラム
ランがブロック５３に移り、このブロック５３でタイマ
ｚ２が停止され、このタイマが特定の計数値Ｚ（Ｚ２）
を呈する。その後、タイマｚ２の計数値Ｚ（Ｚ２）がブ
ロック５４でレジスタＲＧＩに記憶される。この記憶さ
れた計数値Ｚ（Ｚ２）は第１の測定値を表わす。この第
１の測定値は、逆充電の開始時間とスライダ５に接続さ
れたキャパシタ１８の接続部１７における電位が所定の
電位値ｖ１／２に達した時間との間で経過した期間であ
って、一方の抵抗区分Ｒ１の抵抗値とキャパシタ１８の
キャパシタンス値とに比例する第１逆充電期間ＴＵｌに
対応する。

その後、ブロック５５でマイクロプロセッサ８がその出
力端４３に制御信号を出力し、この制御信号によりスイ
ッチ４１を非導通状態に駆動し、これにより第２電位ｖ
２を抵抗１５を経てマイクロプロセッサ８の接続部６と
調整制御部２の一方の接続端３とに再び与える。この処
理中、スイッチ４２も非導通状態にあり、従って第２電
位ｖ２が抵抗１６を経てマイクロプロセッサ８の接続部
７と調整制御部２の他方の接続端４とにも与えられてい
る為、キャパシタ１８が比較的急速に再び充電され、そ
の結果、その初期充電状態に戻される。次のブロック５
６ではブロック４９と同様に内股タイマＺｌが所定の期
間ＴＩの間始動される。

所定の期間ＴＩが経過した後、ブロック５７でマイクロ
プロセッサ８がその出力端４４に制御信号を出力し、こ
の制御信号によりスイッチ４２を導通状態に駆動し、そ
の結果第１電位ｖ１がマイクロプロセッサ８の接続部７
と調整制御部２の他方の接続端４とに与えられ、これに
より接続端７とスライダ５との間に位置する調整制御部
２の抵抗区分Ｒ２と現在導通しているスイッチ４２とを
経てキャパシタ１８を逆充電せしめる。この逆充電処理
中、キャパシタ１８が放電され、従ってキャパシタ１８
の接続部１７における電位が上昇する。次のブロック５
８では、第２図によるブロック３３と同様にタイマｚ３
が始動される。その後ブロック５９で第２図のブロック
３４と同様に、マイクロプロセッサ８の接続部６に生じ
る電位が所定の基準電位Ｖｌ／２に達したか否かが検査
される。接続部６の電位がこの基準電位に達しない限り
、ブロック５９でプログラムランが継続される。しかし
、接続部６の電位が基準電位に達した場合には、プログ
ラムランがブロック６０に移る。このブロック６０では
、タイマｚ３が停止され、このタイマが特定の計数値Ｚ
（Ｚ３）を呈する。その後、タイマＺ３の計数値Ｚ（２
３）がブロック６１でレジスタＲＧ２に記憶される。こ
の記憶された計数値Ｚ（Ｚ３）は第２の測定値を表わす
。この第２の測定値は、逆充電の開始時間とスライダ５
に接続されたキャパシタ１８の接続部１７における電位
が所定の電位値■１／２に達した時間との間で経過した
期間であって、他方の抵抗区分Ｒ２の抵抗値とキャパシ
タ１８のキャパシタンス値とに比例する第２逆充電期間
ＴＵ２に対応する。次のブロック６２では、マイクロプ
ロセッサ８がその出力端４４に制御信号を出力し、この
制御信号によりスイッチ４２を再び非導通状態にし、そ
の結果第２電位ｖ２が抵抗１６を経てマイクロプロセッ
サ８の接続部７と調整制御部２の他方の接続端４とに再
び与えられる。

次のブロック６３では、ブロック５４でレジスタＲＧＩ
に記憶された第１の測定値Ｚ（Ｚ２）とブロック６１で
レジスタＲＧ２に記憶された第２の測定値Ｚ（Ｚ３）と
を用いて第１の測定値Ｚ（Ｚ２）と第２の測定値Ｚ（Ｚ
３）との商を形成することによりデジタルデータワード
信号ＳＱを発生させる。次のブロック６４では、発生せ
しめられたデジタルデータワード信号ＳＱがレジスタＲ
Ｇ３に記憶される。本例の場合、一方の抵抗区分Ｒ１に
比例する第１の測定値Ｚ（Ｚ２）と他方の抵抗区分Ｒ２
に比例する第２の測定値Ｚ（Ｚ３）との商を用いて発生
せしめたこのデジタルデータワード信号ＳＱは、調整制
御部２の一方の抵抗区分Ｒ１と他方の征抗区分Ｒ２との
間でスライダ５により設定された抵抗比Ｒ１：　Ｒ２を
表わす。第４図によるプログラムラン４５は次のブロッ
ク６５で終了される。

この点において、スイッチ４１及び４２と、キャパシタ
１８の接続部１９とは必ずしも、接続部９でマイクロプ
ロセッサ８に電源電位として供給される第１電位■１の
点に接続する必要がなく、抵抗１５及び１６は必ずしも
接続部１０でマイクロプロセッサ８に基準電位として供
給される第２電位ｖ２の点に接続する必要がないという
ことに注意すべきである。

例えば、第３図に示すように、スイッチ４１及び４２を
電位ｖ３の点に、抵抗１５及び１６を電位ｖ４の点に、
キャパシタ１８の接続部１９を電位ｖ５の点に接続する
こともできる。

第５図は調整制御部２を有する本発明による回路ｌの第
３実施例を示し、調整制御部２の接続端３及び４はマイ
クロプロセッサ８の２つの接続部６及び７の一方にのみ
それぞれ接続されている。

これら２つの接続部６及び７は入力端及び出力端の双方
として用いつる双方向利用可能な信号接続部である。こ
れら２つの接続部６及び７はマイクロプロセッサ内設の
電圧比較器１３及び１４にそれぞれ接続されている。こ
れら接続部６及び７の各々はそれぞれ２つのスイッチ６
６、６７　、６８．６９に接続されている。この回路に
おけるスイッチ６６、６７゜６８及び６９はマイクロプ
ロセッサ内設のトランジスタを以って簡単に形成されて
いる。スイッチ６６及び６８はそれぞれ接続部６及び７
側とは反対側の端部で第１電位Ｖｌの点に接続されてい
る。スイッチ６７及び６９はそれぞれ接続部６及び７側
とは反対側の端部で第２電位ｖ２の点に接続されている
。

各々の場合で設定した抵抗比を表わすデジタル信号を発
生するために、第５図の回路１のマイクロプロセッサ８
は、第６図に示すフローチャート７０を参照して以下に
説明するプログラムランを実行するように構成する。

このプログラムランはブロック７１で開始される。

スイッチ６６、６７、６８及び６９はすべてこのプログ
ラムランの開始時に非導通状態にあるものと仮定する。

次のブロック７２で、スイッチ６６が導通状態に駆動さ
れる。次のブロック７３で、スイッチ６８が導通状態に
駆動される。その結果、第１電位■１の点がマイクロプ
ロセッサ８の１つの接続部６及びこれに接続された調整
制御部２の接続端３と、マイクロプロセッサ８の他の接
続部７及びこれに接続された調整制御部２の接続端４と
の双方に接続される。次のブロック７４では、第２図に
よるブロック２４及び第４図によるブロック４９と同様
にタイマＺ１が所定の期間Ｔ１の間始動される。第１電
位■ｌの点を調整制御部２の２つの接続端３及び４に接
続することにより、キャパシタ１８が一方の抵抗区分Ｒ
１を経て且つ他方の抵抗区分Ｒ２を経て急速に充電され
、従って接続部１７が第１電位Ｖｌを呈し接続部１９が
第２電位ｖ２を呈する初期充電状態にもたらされる。所
定の期間Ｔｌが経過した後、ブロック７５でスイッチ６
６が非導通状態に駆動される。次のブロック７６でスイ
ッチ６８が非導通状態に駆動される。

その結果、第１電位ｖ１の点がマイクロプロセッサ８の
接続部６及び７と、これらに接続された調整制御部２の
接続端３及び４とから切断される。

次のブロック７７では、スイッチ６７が導通状態に駆動
され、その結果、第２電圧■２の点がマイクロプロセッ
サ８の接続部６とこれに接続された調整制御部２の一方
の接続端３とに接続され、これにより接続部６とスライ
ダ５との間に位置する調整制御部２の一方の抵抗区分Ｒ
１と現在導通しているスイッチ６７とを経てキャパシタ
１８を逆充電する。

この逆充電の為にキャパシタ１８が放電され、この処理
中スライダ５に接続されたキャパシタ１８の接続部１７
における電位が降下する。次のブロック７８では、第２
図によるブロック２６及び第４図によるブロック５１と
同様にタイマＺ２が始動される。次のブロック７９にお
いては、スライダ５に接続されたキャパシタ１８の接続
部１７における電位に相当する、マイクロプロセッサ８
の接続部７に生じる電位が所定の基準電位ｖ１／２に達
したか否かが検査される。

接続部７の電位がこの基準電位に達しない限り、プログ
ラムランがブロック７９で継続される。しかし、接続部
７の電位が基準電位に達した場合には、プログラムラン
がブロック８０に移り、このブロック８０でタイマＺ２
が停止され、このタイマが特定の計数値Ｚ（Ｚ２）を呈
する。その後、タイマｚ２の計数値Ｚ（Ｚ２）がブロッ
ク８１でレジスタＲＧＩに記憶される。この記憶された
計数値Ｚ（Ｚ２）は第１の測定値を表わす。この第１の
測定値は、逆充電の開始時間とスライダ５に接続された
接続部１７における電位が所定の電位値ｖ１／２に達し
た時間との間で経過した期間であって、一方の抵抗区分
Ｒ１の抵抗値とキャパシタ１８のキャパシタンス値とに
比例する第１逆充電期間Ｔｕｔに対応する。次のブロッ
ク８２では、スイッチ６７が非導通状態に駆動され、そ
の結果第２電位ｖ２の点がマイクロプロセッサ８の接続
部６及びこれに接続された調整制御部２の一方の接続端
３から切断される。

次のブロック８３では、ブロック７２と同様にスイッチ
６６が導通状態に駆動される。その後ブロック８４でブ
ロック７３と同様にスイッチ６８が導通状態に駆動され
る。その後ブロック８５でブロック７４と同様にタイマ
Ｚｌが所定の期間Ｔ１の間始動される。ブロック８３．
８４及び８５を実行することにより、第１電位■１の点
がマイクロプロセッサ８の接続部６及び７と、これらに
接続された調整制御部２の接続端３及び４とに再び接続
され、キャパシタ１８が抵抗区分Ｒ１及びＲ２を経て急
速に充電され、接続部１７が第１電位Ｖｌを呈し接続部
１９が第２電位ｖ２を呈する初期充電状態にもたらされ
る。所定の期間Ｔｌが経過した後、ブロック８６でブロ
ック７５と同様にスイッチ６６が非導通状態に駆動され
る。次のブロック８７ではブロック７６と同様にスイッ
チ６８が非導通状態に駆動される。これらブロック８６
及び８７を実行することにより、第１電位■１の点がマ
イクロプロセッサ８の接続部６及び７とこれらに接続さ
れた調整制御部２の接続端３及び４とから切断される。

次のブロック８８では、スイッチ６９が導通状態に駆動
され、その結果第２電位Ｖ２の点がマイクロプロセッサ
８の接続部７とこれに接続された調整制御部２の他方の
接続端４とに与えられ、これにより接続端７とスライダ
５との間に位置する調整制御部２の抵抗区分Ｒ２と現在
導通しているスイッチ６９とを′経てキャパシタ１８を
逆充電せしめる。その結果キャパシタ１８が放電され、
この処理中スライダ５に接続された接続部１７における
電位が降下する。次のブロック８９では、タイマＺ３が
始動される。

次のブロック９０ではスライダ５に接続されたキャパシ
タ１８の接続部１７における電位に相当するマイクロプ
ロセッサ８の接続部６に生じる電位が所定の基準電位ｖ
１／２に達したか否かが検査される。接続部６の電位が
この基準電位に達しない限り、ブロック９０でプログラ
ムランが継続される。しかし、接続部６の電位が基準電
位に達した場合には、プログラムランがブロック９１に
移る。このブロック９１では、タイマｚ３が停止され、
このタイマが特定の計数値Ｚ（Ｚ３）を呈する。その後
、タイマＺ３の計数値２（Ｚ３）がブロック９２でレジ
スタＲＧ２に記憶される。この記憶された計数値Ｚ（Ｚ
３）は第２の測定値を表わす。この第２の測定値は、逆
充電の開始時間とスライダ５に接続されたキャパシタ１
８の接続部１７における電位が所定の電位値ｖ１／２に
達した時間との間で経過した期間であって、他方の抵抗
区分Ｒ２の抵抗値とキャパシタ１８のキャパシタンス値
とに比例する第２逆充電期間ＴＵ２に対応する。

次のブロック９３では、スイッチ６９が非導通状態に駆
動され、その結果第２電位ｖ２の点がマイクロプロセッ
サ８の接続部７とこれに接続された調整制御部２の他方
の接続端４とから切断される。

次のブロック９４では、ブロック８１でレジスタＲＧＩ
に記憶された第１の測定値Ｚ（Ｚ２）とブロック９２で
レジスタＲＧ２に記憶された第２の測定値Ｚ（Ｚ３）と
を用いて第１の測定値Ｚ（Ｚ２）と第２の測定値Ｚ（Ｚ
３）との商を形成することによりデジタルデータワード
信号ＳＱを発生させる。次のブロック９５では、発生せ
しめられたデジタルデータワード信号ＳＱがレジスタＲ
Ｇ３に記憶される。一方の抵抗区分Ｒ１に比例する第１
の測定値Ｚ（Ｚ２）と他方の抵抗区分Ｒ２に比例する第
２の測定値Ｚ（Ｚ３）との商を用いて発生せしめたこの
デジタルデータワード信号ＳＱは、調整制御部２の一方
の抵抗区分Ｒ１と他方の抵抗区分Ｒ２との間でスライダ
５により設定された抵抗比Ｒ１：Ｒ２を表わす。第６図
によるプログラムランフ０は次のブ′ロック９６で終了
される。

各々の場合で設定した抵抗比を表わすデジタル信号を発
生するために、第５図の回路ｌのマイクロプロセッサ８
は、第７図に示すフローチャート９７を参照して以下に
説明するプログラムランを実行するように構成すること
もできる。

このプログラムランはブロック９８で開始される。

ブロック９９では、スイッチ６７が導通状態に駆動され
る。ブロック１００では、スイッチ６９が導通状態に駆
動される。その後ブロック１０１でタイマＺｌが所定の
期間ＴＩの間始動される。ブロック９９．１００及び１
０１を実行することにより、第２電圧Ｖ２の点がマイク
ロプロセッサ８の接続部６及び７に接続され、その結果
、この場合キャパシタ１８が放電されることによりこの
キャパシタはその２つの接続部１７及び１９の各々が第
２の電位ｖ２を呈する初期充電状態に急速にもたらされ
る。次のブロック１０２では、スイッチ６７が非導通状
態に駆動される。次のブロック１０３では、スイッチ６
９が非導通状態に駆動される。ブロック１０２及び１０
３を実行することにより、第２電位ｖ２の点がマイクロ
プロセッサ８の接続部６及び７から切断される。

次のブロック１０４では、スイッチ６６が導通状態に駆
動され、その結果、第１電圧ｖ１の点がマイクロプロセ
ッサ８の接続部６に接続され、スイッチ６６と一方の抵
抗区分Ｒ１とを経てキャパシタ１８をか急速に充電され
る。この処理中接続部１７における電位が上昇する。そ
の後ブロック１０５において、タイマＺ２が始動される
。その後ブロック１０６において、マイクロプロセッサ
８の接続部７に生じる電位が所定の基準電位Ｖ１／２に
達したか否かが検査される。接続部７の電位がこの基準
電位に達しない限り、プログラムランがブロック１０６
で継続される。しかし、接続部７の電位が基準電位に達
した場合には、プログラムランがブロック１０７に移り
、このブロック１０７でタイマＺ２が停止され、このタ
イマが特定の計数値Ｚ（Ｚ２）を呈する。次のブロック
１０ＢでタイマＺ２の計数値Ｚ（Ｚ２）がレジスタＲＧ
Ｉに記憶される。この記憶された計数値Ｚ（Ｚ２）は第
６図でブロック８１につき説明したようにブロックｌσ
９で、スイッチ６６が非導通状態に駆動され、その結果
第１電位ｖ１の点がマイクロプロセッサ８の接続部６か
ら切断される。

その後ブロック１１０で、スイッチ６７が導通状態に駆
動される。その後ブロック１１１でスイッチ６９が導通
状態に駆動される。その後ブロック１１２でタイマＺ１
が所定の期間Ｔ１の間始動される。ブロック１１０．　
Ｉｌｌ及び１１２を実行することにより、第２電位ｖ２
の点がマイクロプロセッサ８の接続部６及び７に再び接
続され、キャパシタ１Ｂが急速に放電され、接続部１７
及び１９の各々が第２電位ｖ２を呈する初期充電状態に
再びもたらされる。その後、ブロック１１３でスイッチ
６７が非導通状態に駆動される。その後ブロック１１４
でスイッチ６９が非導通状態に駆動される。これらブロ
ック１１３及び１１９を実行することにより、第２電位
ｖ２の点がマイクロプロセッサ８の接続部６及び７から
切断される。

次のブロック１１５では、スイッチ６８が導通状態に駆
動され、その結果第１電位Ｖ１の点がスイッチ６８を経
てマイクロプロセッサ８の接続部７に接続され、スイッ
チ６８と他の抵抗区分Ｒ２とを経てキャパシタ１８が急
速に放電される。この処理中接続部１７における電位が
上昇する。その後ブロックｌ１６で、タイマＺ３が始動
される。その後ブロック１１７で、マイクロプロセッサ
８の接続部６に生じる電位が所定の基準電位Ｖｌ／２に
達したか否かが検査される。接続部６の電位がこの基準
電位に達しない限り、ブロック１１７でプログラムラン
が継続される。しかし、接続部６の電位が基準電位に達
した場合には、プログラムランがブロック■１８に移る
。

このブロック１１８では、タイマＺ３が停止され、この
タイマが特定の計数値Ｚ（Ｚ３）を呈する。その後、タ
イマＺ３の計数値Ｚ（Ｚ３）がブロック１１９でレジス
タＲＧ２に記憶される。この記憶された計数値Ｚ（Ｚ３
）は第６図でブロック９２につき前述したように第２の
測定値を表わす。次のブロック１２０では、スイッチ６
８が非導通状態に駆動され、その結果第１電位Ｖ１の点
がマイクロプロセッサ８の接続部７から切断される。

次のブロック１２１では、ブロック１０ＢでレジスタＲ
ＧＩに記憶された第１の測定値Ｚ（Ｚ２）とプロッり１
１９でレジスタＲＧ２に記憶された第２の測定値Ｚ（Ｚ
３）とを用いて第１の測定値Ｚ（Ｚ２）と第２の測定値
Ｚ（Ｚ３）との商を形成することによりデジタルデータ
ワード信号ＳＱを発生させる。次のブロック１２２では
、発生せしめられたデジタルデータワード信号ＳＱがレ
ジスタＲＧ３に記憶される。本例の場合も、このデジタ
ルデータワード信号ＳＱは、調整制御部２の一方の抵抗
区分Ｒ１と他方の抵抗区分Ｒ２との間でスライダ５によ
り設定された抵抗比Ｒ１：Ｒ２を表わす。第７図による
プログラムラン９７は次のブロック１２３で終了される
。

第１．３及び５図から明らかなように、各々の場合に設
定した調整制御部の抵抗比を表わすデジタル信号を各々
発生せしめうる上述した回路はその構成において極めて
簡単であり、しかも極めて廉価となる。その理由は、い
かなる場合でも装置或いは設備中に他の目的で設けられ
るマイクロプロセッサを利用して、設定抵抗比を表わす
デジタル信号を発生せしめうる為である。

【図面の簡単な説明】

第１図は、調整制御部を具える本発明による回路の第１
実施例であって、調整制御部の接続端がマイクロプロセ
ッサの２つの双方向使用可能な接続部に接続され、これ
ら接続部の各々をマイクロプロセッサ内設のスイッチを
経て基準電圧の点に接続しうるようにし、調整制御部の
接続端の各々を抵抗を経て電源電位の点に接続した例を
示す回路図、 第２図は、調整制御部のスライダにより設定した抵抗比
を表わすデジタル信号を発生せしめるために、第１図の
回路のマイクロプロセッサで実行するプログラムランの
フローチャートを示すブロック図、 第３図は、調整制御部を具える本発明による回路の第２
実施例であって、調整制御部の接続端がマイクロプロセ
ッサの２つの単方向使用の接続部に接続され、これら接
続部の各々がマイクロプロセッサに対して外部にあるス
イッチに接続され、これ６スイツチを介してマイクロプ
ロセッサの２つの接続部を電源電位の点に接続でき、調
整制御部の接続端はそれぞれ１つの抵抗を経て基準電位
の点に接続した例を示す回路図、 第４図は、調整制御部のスライダにより設定した抵抗比
を表わすデジタル信号を発生せしめるために、第３図の
回路のマイクロプロセッサで実行するプログラムランの
フローチャートを示すブロック図、 第５図は、調整制御部を具える本発明による回路の第３
実施例であって、調整制御部の２つの接続端がマイクロ
プロセッサの２つの双方向使用可能な接続部に接続され
、これら接続部の各々を２つのマイクロプロセッサ内設
のスイッチを経て電源電位或いは基準電位の点に接続し
うるようにした例を示す回路図、 第６図は、調整制御部のスライダにより設定した抵抗比
を表わすデジタル信号を発生せしめるために、第５図の
回路のマイクロプロセッサで実行するプログラムランの
フローチャートを示すブロック図、 第７図は、調整制御部のスライダにより設定した抵抗比
を表わすデジタル信号を発生せしめるために、第５図の
回路のマイクロプロセッサで実行しつる異なる構成の他
のプログラムランのフローチャートを示すブロック図で
ある。 ｌ・・・本発明による回路 ２・・・調整制御部 ３．４・・・接続端 ５・・・スライダ ８・・・マイクロプロセッサ １１、　１２．４１．４２．６６、６７、６８．６９・
・・スイッチ１３、１４・・・電圧比較器 １５、１６・・・抵抗 １８・・・キャパシタ

Claims (1)

1. 【特許請求の範囲】 １、２つの接続端とスライダとを有する調整制御部を具
   える回路であって、前記のスライダは種々の抵抗比を設
   定するために前記の２つの接続端間で調整しうるように
   なっており、このスライダにより設定した抵抗比を表わ
   す電気信号を発生せしめうる当該回路において、前記の
   調整制御部の２つの接続端の各々がマイクロプロセッサ
   の２つの接続端のうちの１つに接続され、この調整制御
   部のスライダがキャパシタの一方の接続部に接続され、
   このキャパシタの他方の接続部が予め定めた電位の点に
   接続され、前記マイクロプロセッサの前記の２つの接続
   部の各々に、このマイクロプロセッサにより制御しうる
   少なくとも１つのスイッチが接続され、このスイッチに
   より、このスイッチに接続されたマイクロプロセッサの
   接続部に第１電位又は第２電位を任意に与えうるように
   なっており、前記のマイクロプロセッサは、順次に、 第１プログラム区分で、前記の２つの接続部のうちの少
   なくとも一方に、これに接続されたスイッチにより第１
   及び第２電位のうちの一方を予め定めた所定の期間の間
   与え、これにより前記のキャパシタを初期充電状態とし
   、 第２プログラム区分で、前記の２つの接続部のうちの一
   方に、これに接続されたスイッチにより第１及び第２電
   位のうちの他方を与え、これによりこの一方の接続部と
   前記のスライダとの間に位置する調整制御部の一方の抵
   抗区分を介して前記のキャパシタを逆充電させ、この逆
   充電の開始時間から、前記のスライダに接続されたキャ
   パシタの接続部における電位が予め定めた所定の電位値
   に達する時間までの第１逆充電期間に相当する第１測定
   値を決定するとともに記憶し、この第１逆充電期間は前
   記の一方の抵抗区分の値に比例させ、 第３プログラム区分で、前記の２つの接続部のうちの少
   なくとも一方に、これに接続されたスイッチにより第１
   及び第２電位のうちの前記の一方を前記の所定の期間再
   び与え、この処理中前記のキャパシタを再び初期充電状
   態にし、 第４プログラム区分で、前記の２つの接続部のうちの他
   方の接続部に、これに接続されたスイッチにより第１及
   び第２電位のうちの前記の他方を与え、この他方の接続
   部と前記のスライダとの間に位置する調整制御部の他方
   の抵抗区分を介して前記のキャパシタを逆充電させ、こ
   の逆充電の開始時間から、前記のスライダに接続された
   キャパシタの接続部における電位が前記の所定の電位値
   に再び達するまでの第２逆充電期間に相当する第２測定
   値を決定するとともに記憶し、この第２逆充電期間は前
   記の他方の抵抗区分の値に比例させ、 第５プログラム区分で、記憶された前記の第１測定値及
   び記憶された前記の第２測定値を用い、その比を形成す
   ることにより、デジタルデータワード信号を発生させる
   とともに記憶し、このデジタルデータワード信号が前記
   の調整制御部のスライダにより設定された抵抗比を表わ
   すようにするプログラムランを実行するように構成した
   ことを特徴とする調整制御部を具える回路。 ２、請求項１に記載の調整制御部を具える回路において
   、前記のマイクロプロセッサは、前記の第１及び第３プ
   ログラム区分において、このマイクロプロセッサの双方
   の接続部に、これら接続部に接続されたスイッチにより
   前記の第１及び第２電位のうちの一方が所定の期間与え
   られ、この処理中に前記のキャパシタがその初期充電状
   態にもたらされるようにするプログラムランを実行する
   ように構成されていることを特徴とするする調整制御部
   を具える回路。 ３、請求項１又は２に記載の調整制御部を具える回路に
   おいて、調整制御部の前記の２つの接続端の各々が抵抗
   を経て前記の第１及び第２電位のうちの一方の点に永久
   的に接続され、前記の第１及び第２電位のうちの他方の
   点は、前記の接続端に接続されたマイクロプロセッサの
   前記の２つの接続部の各々に、各接続部当り１つのスイ
   ッチを介して接続しうるようになっていることを特徴と
   する調整制御部を具える回路。 ４、請求項１〜３のいずれか一項に記載の調整制御部を
   具える回路において、前記のマイクロプロセッサの前記
   の２つの接続部に接続されたスイッチはマイクロプロセ
   ッサ内設のトランジスタを以て構成したことを特徴とす
   る調整制御部を具える回路。