JPH03195987A - データ転送回路 - Google Patents
データ転送回路Info
- Publication number
- JPH03195987A JPH03195987A JP1335577A JP33557789A JPH03195987A JP H03195987 A JPH03195987 A JP H03195987A JP 1335577 A JP1335577 A JP 1335577A JP 33557789 A JP33557789 A JP 33557789A JP H03195987 A JPH03195987 A JP H03195987A
- Authority
- JP
- Japan
- Prior art keywords
- data
- circuit
- module
- shift register
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000284 extract Substances 0.000 claims 1
- 230000005540 biological transmission Effects 0.000 abstract 2
- 230000001360 synchronised effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 9
- 230000005856 abnormality Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000010363 phase shift Effects 0.000 description 1
Landscapes
- Multi Processors (AREA)
- Radar Systems Or Details Thereof (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分計〕
この発明は多数のモジュールより構成されるフェーズド
アレイアンテナの各モジュールに設定するデータを転送
するデータ転送回路の高信頼化に関するものである。
アレイアンテナの各モジュールに設定するデータを転送
するデータ転送回路の高信頼化に関するものである。
〔従来の技術〕
第４図はフェーズドアレイアンテナの構成を示す図であ
り、（１）はビーム制御１．（２＋は信号接続用コネク
タＡ、（３）は信号を各モジュールに分配する制御信号
分配回路、 （４ａ）〜（４ｎ）は制御信号分配回路か
ら信号を取り出すコネクタＢ、（５ａ）〜（５ｂ）はビ
ーム制御器より送られた信号によりＲＦ信号の位相偏位
を与え、また増幅を行うモジュール、 （６ａ）〜（６
０）はモジュールより出力されたＲＦ信号を空間に放射
する素子アンテナである。まｔこ第５図はフェーズドア
レイアンテナでのデータ転送を示すブロック図であり、
（１）はビーム制御器、 （４ｍ）〜（４ｎ） 。
り、（１）はビーム制御１．（２＋は信号接続用コネク
タＡ、（３）は信号を各モジュールに分配する制御信号
分配回路、 （４ａ）〜（４ｎ）は制御信号分配回路か
ら信号を取り出すコネクタＢ、（５ａ）〜（５ｂ）はビ
ーム制御器より送られた信号によりＲＦ信号の位相偏位
を与え、また増幅を行うモジュール、 （６ａ）〜（６
０）はモジュールより出力されたＲＦ信号を空間に放射
する素子アンテナである。まｔこ第５図はフェーズドア
レイアンテナでのデータ転送を示すブロック図であり、
（１）はビーム制御器、 （４ｍ）〜（４ｎ） 。
はモジュールである。さらに第６図は従来用いられてい
るモジュール内部のデータ転送回路の構成ブロックを示
す図であり、（７）はシフトレジスタ回路、（８）は制
御回路である。
るモジュール内部のデータ転送回路の構成ブロックを示
す図であり、（７）はシフトレジスタ回路、（８）は制
御回路である。
次にフェーズドアレイアンテナで従来用いられていたデ
ータ転送回路の動作について説明する。
ータ転送回路の動作について説明する。
第４図はフェーズドアレイアンテナの構成を示す図であ
り、ビーム制御器（１）より送出されたビーム制御デー
タおよび制御コマンドはコネクタＡ（２）を通して制御
Ｔ信号分配回＃ （３１に送られ、ここで分配され、コ
ネクタＢ （４ａｌ〜（４ｎ）を通してモジュール（５
ａ）〜（５ｎ）に送られる。この、モジュール（５ａ）
〜（５ｎ）では送られてきたＩｌ！御データｔ、ｓよび
制御コマンドの処理を行い、ビーム制御に必要なＲＦ信
号の位相制御を行い、素子アンテナ（６ａ）〜（６ｎ）
から空間にｒｔＦ信号を送出し、空間でアンテナパター
ンを合成し所望の方向にビームを１ｔｉｌＩｖＩＪする
。
り、ビーム制御器（１）より送出されたビーム制御デー
タおよび制御コマンドはコネクタＡ（２）を通して制御
Ｔ信号分配回＃ （３１に送られ、ここで分配され、コ
ネクタＢ （４ａｌ〜（４ｎ）を通してモジュール（５
ａ）〜（５ｎ）に送られる。この、モジュール（５ａ）
〜（５ｎ）では送られてきたＩｌ！御データｔ、ｓよび
制御コマンドの処理を行い、ビーム制御に必要なＲＦ信
号の位相制御を行い、素子アンテナ（６ａ）〜（６ｎ）
から空間にｒｔＦ信号を送出し、空間でアンテナパター
ンを合成し所望の方向にビームを１ｔｉｌＩｖＩＪする
。
このフェーズドアレイアンテナでのデータ転送を示すの
が第５図であり、ビーム制ｖｓ器（１）より送出される
制御データおよび制御コマンドは第４図のコネクタＡ
［２１、コネクタＢ （４ａｌ〜（４ｎ）のピン数の制
限等から１本のデータラインを共用し、ビーム制御器（
１）より送出されるクロックに同期してモジュール（４
ａ）から順次玉突状にモジュール（４ｂ）・・（４ｎ）
と転送されるシリアル転送で最後にビーム制御Ｉ ！Ｂ
（１１に戻る。このビーム制御ｆｆ（１１に戻すのは送
っｔこデータが正しく送られｔこかチェックを行うｔこ
めのものである。
が第５図であり、ビーム制ｖｓ器（１）より送出される
制御データおよび制御コマンドは第４図のコネクタＡ
［２１、コネクタＢ （４ａｌ〜（４ｎ）のピン数の制
限等から１本のデータラインを共用し、ビーム制御器（
１）より送出されるクロックに同期してモジュール（４
ａ）から順次玉突状にモジュール（４ｂ）・・（４ｎ）
と転送されるシリアル転送で最後にビーム制御Ｉ ！Ｂ
（１１に戻る。このビーム制御ｆｆ（１１に戻すのは送
っｔこデータが正しく送られｔこかチェックを行うｔこ
めのものである。
また、このモジュール（４ａ）〜（４ｎ）の内部のデー
タ転送回路が第６図であり、クロックに同期したＩＩＩ
Ｉ！＋データおよび制御コマンドがデータ入力端子に入
力されるとシフトレジスタ回路（７）によりデータは順
次データ出力側にシフトされ２次のモジュールへとデー
タが送られる。まｔこ、このシフトレジスタ回路（７）
に入力されたデータは制御回路（８）でデータ長毎にチ
ェックされ、所定の処理がされてフェーズドアレイアン
テナのビーム制御がされる。
タ転送回路が第６図であり、クロックに同期したＩＩＩ
Ｉ！＋データおよび制御コマンドがデータ入力端子に入
力されるとシフトレジスタ回路（７）によりデータは順
次データ出力側にシフトされ２次のモジュールへとデー
タが送られる。まｔこ、このシフトレジスタ回路（７）
に入力されたデータは制御回路（８）でデータ長毎にチ
ェックされ、所定の処理がされてフェーズドアレイアン
テナのビーム制御がされる。
〔発明が解決しようとする課題〕
従来のフェーズドアレイアンテナのデータ転送回路は以
上のように構成されているため、シフトレジスタ回＃
（７）が故障した場合、そのモジュールの先に接続され
るモジュールにはデータが転送されず、またどのモジュ
ールが故障しているか判定できない等の課題があっｔこ
。
上のように構成されているため、シフトレジスタ回＃
（７）が故障した場合、そのモジュールの先に接続され
るモジュールにはデータが転送されず、またどのモジュ
ールが故障しているか判定できない等の課題があっｔこ
。
この発明は上記のような課題を解消するためになされた
もので、シリアル転送において一部の転送回路が故障し
ても正常にデータ転送できる回路を得ることを目的とす
る。
もので、シリアル転送において一部の転送回路が故障し
ても正常にデータ転送できる回路を得ることを目的とす
る。
この発明に係るデータ転送回路は、シフトレジスタ回路
（７）を３．ＩＩ並列に並べ、正常動作している回路を
選択するようにしたものである。
（７）を３．ＩＩ並列に並べ、正常動作している回路を
選択するようにしたものである。
この発明におけるデータ転送回路は、３組のシフトレジ
スタ回路と、その中の２組づつを比較し一致を検出する
比較器および、その比較器の出力によりシフトレジスタ
回路の出力を選択する回路より構成され、正常に動作し
ているシフトレジスタ回路を選択することにより、シリ
アル転送のイπ頼性を向上させる。
スタ回路と、その中の２組づつを比較し一致を検出する
比較器および、その比較器の出力によりシフトレジスタ
回路の出力を選択する回路より構成され、正常に動作し
ているシフトレジスタ回路を選択することにより、シリ
アル転送のイπ頼性を向上させる。
以下、この発明の一実施例について第１図を用いて説明
する。図中（７）はりをツクにＲＭ ｊ、てデータをシ
フトさせるシフトレジスタ回路、（８）はデータの内容
に対応した処理を行う制御回路、（９）はデータを比較
する比較器、 ００１は選択回路である。
する。図中（７）はりをツクにＲＭ ｊ、てデータをシ
フトさせるシフトレジスタ回路、（８）はデータの内容
に対応した処理を行う制御回路、（９）はデータを比較
する比較器、 ００１は選択回路である。
次に、この回路の動作を説明する。
第１図でデータ入力端子より入力されたデータは３組の
シフトレジスタ回路（７）に入力され、入力されｔこデ
ータはクロックに同期して出力側にシフトされて行く。
シフトレジスタ回路（７）に入力され、入力されｔこデ
ータはクロックに同期して出力側にシフトされて行く。
この３組のシフトレジスタ回＃ （７）に入力されたデ
ータは２組づつ比較器に入力され。
ータは２組づつ比較器に入力され。
データが一致しているか否かをチェックし、一致してい
ればデータが正常に転送されていると判定する。また、
この比較器（９）により正常な動作をしているシフトレ
ジスタ回路（７）が判るため、この比較器（９）の出力
データを用いて選択回路にょ９正常動作しているシフト
レジスタ回路（７）の出力を１本選択しデータを出力す
る。また制御回路（８）では送られてくるデータをデー
タ長毎にチェックを行い。
ればデータが正常に転送されていると判定する。また、
この比較器（９）により正常な動作をしているシフトレ
ジスタ回路（７）が判るため、この比較器（９）の出力
データを用いて選択回路にょ９正常動作しているシフト
レジスタ回路（７）の出力を１本選択しデータを出力す
る。また制御回路（８）では送られてくるデータをデー
タ長毎にチェックを行い。
所定の処理がされてフェーズドアレイアンテナのビーム
制御がされる。
制御がされる。
上記説明のようにシフトレジスタ回路（７）を３組設け
、その中の２組づつを比較することにより。
、その中の２組づつを比較することにより。
シフトレジスタ回路（７）が２組以上同時に故障しない
限りデータ転送は正常に行われろためシリアル転送の信
頼性を大幅に上げることが可能となる。
限りデータ転送は正常に行われろためシリアル転送の信
頼性を大幅に上げることが可能となる。
他の実施例について第２図に従って説明する。
図中、（７）はシフトレジスタ回路、（９）は比較ｕ、
ａｃ。
ａｃ。
は選択回路、（８）は制御回路であり、データが入力さ
れると３組のシフトレジスタ回Ｒ１［７１に入力され。
れると３組のシフトレジスタ回Ｒ１［７１に入力され。
クロック同期で出力側にシフトされる。また３組のシフ
トレジスタ回路（７）の２組づつを比９ｉ Ｍ （９１
でチェックを行い一致していることを正常動作と判定し
２選択回、ｍ０ｒｊＩにより正常動作している回路を選
択するのは前記第１図と同じであるが、この実施例では
比較器出力を制御回路（８）に入力し、制御器ＲＩ［８
１で正常に送られているデータに比較器の出力データを
加えて次のデータ転送回路に出力することにより、第５
図に示すようなシリアルのデータ転送回路ではビーム制
御器（１）で戻ってきたデータから、どの部分のデータ
転送回路に異常があることが判定できる。
トレジスタ回路（７）の２組づつを比９ｉ Ｍ （９１
でチェックを行い一致していることを正常動作と判定し
２選択回、ｍ０ｒｊＩにより正常動作している回路を選
択するのは前記第１図と同じであるが、この実施例では
比較器出力を制御回路（８）に入力し、制御器ＲＩ［８
１で正常に送られているデータに比較器の出力データを
加えて次のデータ転送回路に出力することにより、第５
図に示すようなシリアルのデータ転送回路ではビーム制
御器（１）で戻ってきたデータから、どの部分のデータ
転送回路に異常があることが判定できる。
このような構成とすることで、シリアル転送の４：３頼
性が大幅に向上するほか、故障箇所のチェックも可能と
なりｕ備性が向上する。
性が大幅に向上するほか、故障箇所のチェックも可能と
なりｕ備性が向上する。
もう一つの実施例を第３図を用いて説明する。
図中、（７）はシフトレジスタ回路、 （１１）は転送
ライン設定回路、０〔は選択回路、（８）は制御回路で
ある。
ライン設定回路、０〔は選択回路、（８）は制御回路で
ある。
データ入力端子より入力されたデータは３組のシフトレ
ジスタ回路（７）に入力されると同時に転送ライン設定
回路θ１）に入力される。この転送ライン設定回路では
データから、どのシフトレジスタ回路（７）の出力を選
択するかを判定し、結果を選択回路ａ〔に送付し、？！
１択回路０〔により選定されたシフトレジスタ回路（７
）の出力をデータ出力端子に出力する。また制御器＊
（８１の動作は、送られてきたデータをデータ長毎にチ
ェックを行い所定の処理を行いフェーズドアレイアンテ
ナのビーム制御を行うのは他の実施例と同様である。
ジスタ回路（７）に入力されると同時に転送ライン設定
回路θ１）に入力される。この転送ライン設定回路では
データから、どのシフトレジスタ回路（７）の出力を選
択するかを判定し、結果を選択回路ａ〔に送付し、？！
１択回路０〔により選定されたシフトレジスタ回路（７
）の出力をデータ出力端子に出力する。また制御器＊
（８１の動作は、送られてきたデータをデータ長毎にチ
ェックを行い所定の処理を行いフェーズドアレイアンテ
ナのビーム制御を行うのは他の実施例と同様である。
このデータ転送回路の場合も他の実施例同様。
シフトレジスタ回路の一部に故障があっても正常にデー
タ転送されることからシリアル転送の信頼性を大幅に向
上することが出来る。
タ転送されることからシリアル転送の信頼性を大幅に向
上することが出来る。
以上のようにこの発明によれば、データをシリアルに送
るシフトレジスタ回路（７）を３組使用することにより
、データの比較あるいはシフトレジスタ回＃ （７）に
より正常動作のシフトレジスタ回路（７）を選択するよ
うに構成したので、一部の故障によるデータ転送が不可
能となることが回避できることから信頼性の高いデータ
転送が可能となる。
るシフトレジスタ回路（７）を３組使用することにより
、データの比較あるいはシフトレジスタ回＃ （７）に
より正常動作のシフトレジスタ回路（７）を選択するよ
うに構成したので、一部の故障によるデータ転送が不可
能となることが回避できることから信頼性の高いデータ
転送が可能となる。
第１図はこの発明の一実施例を示す図、第２図。
第３図は他の実施例を示す図、第４図はフェーズドアレ
イアンテナの構成を示す図、第５図はフェーズドアレイ
アンテナでのデータの転送を示す図。 第６図は従来用いられていたデータ転送回路である。 図中、（１）はビーム制御器、（２）はコネクタＡ、（
３１は制御信号分配回路、（４）はコネクタＢ、（５１
はモジュール、 （６］は素子アンテナ、 （７）はシ
フ）・レジスタ回路、（８）は制御回路、（９）は比較
器、０〔は選択回路。 （１１）は転送ライン設定回路である。 なお２図中、同一符号は同一、又は相当部分を示す。
イアンテナの構成を示す図、第５図はフェーズドアレイ
アンテナでのデータの転送を示す図。 第６図は従来用いられていたデータ転送回路である。 図中、（１）はビーム制御器、（２）はコネクタＡ、（
３１は制御信号分配回路、（４）はコネクタＢ、（５１
はモジュール、 （６］は素子アンテナ、 （７）はシ
フ）・レジスタ回路、（８）は制御回路、（９）は比較
器、０〔は選択回路。 （１１）は転送ライン設定回路である。 なお２図中、同一符号は同一、又は相当部分を示す。
Claims (3)
- （１）ビーム制御器、制御信号分配回路およびモジュー
ルから構成されるフェーズドアレイアンテナで、ビーム
制御器からの制御データをモジュールから次のモジュー
ルへとシリアルに転送するモジュールに内蔵されるデー
タ転送回路において、入力データを取り込む３組のシフ
トレジスタ回路と、このシフトレジスタ回路に取り込ま
れたデータを２組づつ比較し、両者が一致したか否かを
チェックする比較器およびこの比較器の出力により、ど
のシフトレジスタ回路の出力を次のモジュールに出力す
るかを選択する選択回路から構成され、データをシリア
ルに送るシフトレジスタ回路の一部に故障が生じても支
障なくデータの転送が出来ることを特徴としたシリアル
データ転送用のデータ転送回路。 - （２）ビーム制御器、制御信号分配回路およびモジュー
ルから構成されるフェーズドアレイアンテナで、ビーム
制御器からの制御データをモジュールから次のモジュー
ルへとシリアルに転送するモジュールに内蔵されるデー
タ転送回路において、入力データを取り込む３組のシフ
トレジスタ回路と、このシフトレジスタ回路に取り込ま
れたデータを２組づつ比較し、両者が一致したか否かを
チェックする比較器、この比較器の出力により、どのシ
フトレジスタ回路の出力を次のモジュールに出力するか
を選択する選択回路および比較器の比較結果を制御デー
タに付加する制御器から構成され、データをシリアルに
送るシフトレジスタ回路の一部に故障が生じても支障な
くデータの転送が出来、かつ比較器出力を制御データに
付加することによりビーム制御器でこのデータから、ど
のモジュールに故障があるかをチェック出来ることを特
徴とするシリアルデータ転送用のデータ転送回路。 - （３）ビーム制御器、制御信号分配回路およびモジュー
ルから構成されるフェーズドアレイアンテナで、ビーム
制御器からの制御データをモジュールから次のモジュー
ルへとシリアルに転送するモジュールに内蔵されるデー
タ転送回路において、入力データを取り込む３組のシフ
トレジスタ回路と、どのシフトレジスタ回路の出力を次
のモジュールに出力するかを制御データから抽出し設定
する転送ライン設定回路および、この転送ライン設定回
路の出力により使用するシフトレジスタ回路を選択する
選択回路から構成され、ビーム制御器から各モジュール
に使用する転送ラインを設定できることにより冗長な転
送系を構成でき、かつビーム制御器で、どのモジュール
に故障があるかをチェック出来ることを特徴とするシリ
アルデータ転送用のデータ転送回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1335577A JPH03195987A (ja) | 1989-12-25 | 1989-12-25 | データ転送回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1335577A JPH03195987A (ja) | 1989-12-25 | 1989-12-25 | データ転送回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03195987A true JPH03195987A (ja) | 1991-08-27 |
Family
ID=18290139
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1335577A Pending JPH03195987A (ja) | 1989-12-25 | 1989-12-25 | データ転送回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03195987A (ja) |
-
1989
- 1989-12-25 JP JP1335577A patent/JPH03195987A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4916695A (en) | Stored program controlled real time system including three substantially identical processors | |
| US5600788A (en) | Digital test and maintenance architecture | |
| JPH03195987A (ja) | データ転送回路 | |
| JPS63175913A (ja) | クロツク供給方式 | |
| JPH09319401A (ja) | 並列二重系電子連動装置 | |
| US5077684A (en) | System for accurately informing each of adapters of its packaged location | |
| JP3884643B2 (ja) | プロセス制御装置 | |
| JP2774675B2 (ja) | バスコントローラ | |
| JPH0157802B2 (ja) | ||
| JPS60245001A (ja) | 多重化制御装置 | |
| JP3706332B2 (ja) | プロセス制御装置 | |
| JPS63168737A (ja) | 複式回路配列体 | |
| JPH0799516B2 (ja) | 計算機制御装置の多重系制御方法 | |
| WO2022202386A1 (ja) | Ｉ／ｏユニット | |
| JP2514643B2 (ja) | ２重化方式 | |
| JP3576980B2 (ja) | ハードウエア制御による運用系切り替え方式 | |
| JPH10333720A (ja) | プログラマブル・ロジック・コントローラ | |
| EP0317827A2 (en) | Computer system with logical monitoring for secure processing of system support signals | |
| JPH0591016U (ja) | アンテナ制御用データ転送装置 | |
| JPH0656981B2 (ja) | 疑似信号入力機能付点検装置 | |
| JPS61277242A (ja) | 通信モ−ドの自動切換え方式 | |
| JPH1124806A (ja) | バス切替装置 | |
| JPS62128346A (ja) | デ−タ転送装置 | |
| JPS58201164A (ja) | 多重系同期化切替装置 | |
| JPS5832424B2 (ja) | 二重系ハイアラ−キシステム |