JPH03194769A - 磁気記録再生装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 以下の順序で本発明を説明する。

Ａ産業上の利用分野 Ｂ発明の概要 Ｃ従来の技術 り発明が解決しようとする問題点 Ｅ問題点を解決するための手段（第１図、第２図及び第
６図） Ｆ作用（第１図、第２図及び第６図） Ｇ実施例（第１図〜第６図） （Ｇ１）実施例の構成 （Ｇｌ−１）オーディオ信号の処理 （Ｇｌ−２）メモリ回路及びメモリインターフェース回
路 （Ｇ２）実施例の動作 （Ｇ３）実施例の効果 （Ｇ４）他の実施例 Ｈ発明の効果 Ａ産業上の利用分野 本発明は磁気記録再生装置に関し、例えばディジタルオ
ーディオ信号を記録再生する磁気記録再生装置に適用し
得る。

Ｂ発明の概要 本発明は、磁気記録再生装置において、つなぎ録り録音
において、再生フレームアドレスデータに所定値を加算
して入力フレームアドレスデータを生成することにより
、フレームアドレスデータを連続してつなぎ録り記録す
ることができる。

Ｃ従来の技術 従来、磁気記録再生装置においては、回転ドラムを用い
てディジタルオーディオ信号を記録再生し得るようにな
されたもの（以下ディジタルオーディオテープレコーダ
と呼ぶ）がある。

すなわち記録時においては、オーディオ信号をディジタ
ル信号に変換した後、所定のインターリーブ周期毎にブ
ロック化し、当該ブロック内でインターリーブ処理する
。

さらにインターリーブ処理したディジタル信号を、ブロ
ック単位で誤り検出訂正用のパリティ符号（すなわち内
符号及び外符号でなる）を生成した後、記録信号に変換
して磁気ヘッドに出力する。

これに対して再生時においては、記録時とは逆に再生信
号を復調し、ブロック単位で誤り検出訂正した後、逆イ
ンターリーブ処理してアナログ信号に変換する。

か（してアナログ信号でなるオーディオ信号をディジタ
ル信号に変換して記録再生し得ることから、音質劣化を
有効に回避して、オーディオ信号を高密度に記録再生す
ることができる。

Ｄ発明が解決しようとする問題点 ところでこのように、音質劣化を有効に回避してオーデ
ィオ信号を記録再生し得るディジタルオーディオテープ
レコーダにおいて、つなぎ録り録音することができれば
、使い勝手を一段と向上し得ると考えられる。

ところがディジタルオーディオテープレコーダにおいて
は、動作モードを単に再生モードから記録モードに切り
換えただけでは、きれいにつなぎ録り録音することが困
難な問題があった。

本発明は以上の点を考慮してなされたもので、きれいに
つなぎ録り記録することができる磁気記録再性装置を提
案しようとするものである。

Ｅ問題点を解決するための手段 かかる問題点を解決するため本発明においては、インタ
ーリーブ周期Ｔ６、Ｔ７、Ｔ８、・・・・・・で歩進す
る入力フレームアドレスデータ（ＡＤＤＴ）を生成する
フレームアドレスデータ生成回路６．４０と、メモリ回
路４４と、制御データＤｃｏＮｔに基づいて動作を切り
換え、記録時、所定の入力データＤＡｕをインターリー
ブ周期でブロック化して入力フレームアドレスデータ（
ＡＤＤＴ）と共にメモリ回路４４に出力し、再生時、メ
モリ回路４４に格納された再生フレームアドレスデータ
（ＤＡＤＴ）及び再生データＤ□（Ｄａｕ）を読み出し
て出力する入出力回路４０．５２と、制御データＤ　Ｃ
０ＨＴに基づいて動作を切り換え、記録時、メモリ回路
４４に格納された入力データＤＡＩＪの誤り検出訂正用
符号をメモリ回路４４に出力し、再生時、メモリ回路４
４に格納された再生データＤｌｌ（Ｄａｕ）を誤り検出
訂正する誤り検出訂正回路５６と、制御データ脈０藺に
基づいて動作を切り換え、記録時、メモリ回路４４に格
納された入力フレームアドレスデータ（ＡＤＤＴ）、入
力データＤＡＥＩ及び誤り検出訂正用符号を記録信号Ｓ
□、に変換する記録信号生成回路６０と、制御データＤ
ＣｏＮＴに基づいて動作を切り換え、再生時、再生信号
５ＩＩＦを復調して再生フレームアドレスデータ（ＤＡ
ＤＴ）及び再生データＤ□（ＤＡＩＩ）をメモリ回路４
４に出力する再生信号処理回路５８とを備え、メモリ回
路４４は、記憶領域を少なくとも３領域Ｂ　ｌＰＣＭ　
、　Ｂ２ｒｃｓ　、Ｂ５ＰＣＭ　、Ｂ　ｌｐｔ、Ｂ２Ｐ
ｈ　Ｂ３ＰＩｌ−Ｂ　　ｌｓｕｍ　　、　　Ｂ２ｓｕｍ
　　、　　８３ｓｕｍ以上に分割し、記録時、入出力回
路４ｏ、５２、誤り検出訂正回路５６、記録信号生成回
路６ｏに、分割した各領域Ｂ　ｌＰＣＭ　、８２ＰＣＭ
　、Ｂ　３ｐｃｗ、Ｂ１□、Ｂ　２ｐｘ、　Ｂ　３ｒｘ
、　Ｂ　ｌｓｏｍ　１Ｂ　２ｓ□、Ｂ　３　ｓｕｍをイ
ンターリーブ周期Ｔ６、Ｔ７、Ｔ８、・・・・・・で順
次循環的に割り当て、再生時、再生信号処理回路５８、
誤り検出訂正回路５６、入出力回路４０．５２に、分割
した各領域Ｂ　Ｉ　ＰＣＭ　−。

８２ＰＣＭ　、　　８３ＦＣＭ　、Ｂ　１ｒ＊、Ｂ２□
、Ｂ３ＰＫ−Ｂ　１　ｓ。、Ｂ２．□、Ｂ３ｓｕｍをイ
ンターリーブ周期Ｔ６、Ｔ７、Ｔ８、・・・・・・で順
次循環的に割り当て、メモリ回路４４、入出力回路４０
．５２、誤り検出訂正回路５６、記録信号生成回路６０
、再生信号処理回路５８は、制御データＤＣ（ＩＮ？が
再生モードから記録モードに切り換わると、所定のイン
ターリーブ周期Ｔ６、Ｔ７、Ｔ８、・・・・・・だけ経
過して再生時の動作から記録時の動作に切り換わり、フ
レームアドレスデータ生成回路６．４０は、制御データ
Ｄ　Ｃ０ＨＴが再生モードから記録モードに切り換わる
と、記録モードに切り換わる直前のインターリーブ周期
Ｔ６で入出力回路４０．５２から出力される再生フレー
ムアドレスデータ（ＤＡＤＴ）に、所定値を加算して入
力フレームアドレスデータ（ＡＤＤＴ）を生成する。

Ｆ作用 記録時、入出力回路４０．５２、誤り検出訂正回路５６
、記録信号生成回路６０に、再生時、再生信号処理回路
５８、誤り検出訂正回路５６、入出力回路４０．５２に
、分割した各領域ＢＩＰＣＭ、８２ＰＣＭ　　・　８３
ＰＣ圓　・　Ｂ　１デ菖・　Ｂ　２デ筐・　Ｂ　３デに
・Ｂｌｓ□、Ｂ２．。、Ｂ３．□をインターリーブ周期
Ｔ６、Ｔ７、Ｔ８、・・・・・・で順次循環的に割り当
て、制御データＤ　Ｃ０ＨＴが再生モードから記録モー
ドに切り換わると、メモリ回路４４、入出力回路４０．
５２、誤り検出訂正回路５６、記録信号生成回路６０、
再生信号処理回路５８の動作をそれぞれ所定のインター
リーブ周期Ｔ６、Ｔ７、Ｔ８、・・・・・・だけ経過し
て再生時の動作から記録時の動作に切り換えるようにす
れば、滑らかにつなぎ録り記録することができる。

このとき、記録モードに切り換わる直前のインターリー
ブ周期Ｔ６で入出力回路４０．５２から出力される再生
フレームアドレスデータ（ＤＡＤＴ）に、所定値を加算
して入力フレームアドレスデータ（ＡＤＤＴ）を生成す
れば、当該加算値を所定値に設定することにより、記録
媒体上のフレームアドレスデータが連続するようにつな
ぎ録り記録することができる。

Ｇ実施例 以下図面について、本発明の一実施例を詳述する。

（Ｇ１）実施例の構成 第１図において、１は全体としてディジタルオーディオ
テープレコーダを示し、ステレオ方式のオーディオ信号
をディジタル信号に変換して記録する。

すなわちディジタルオーディオテープレコーダ１におい
て、演算処理回路構成の入力表示回路２は、操作子の操
作に応動して操作データＤ、。６を出力すると共に、所
定の制御データに基づいて表示パネル上の表示を切り換
える。

これによりディジタルオーディオテープレコーダ１にお
いては、操作子の操作に応動して動作モードを切り換え
ると共に、表示パネルの表示を介して動作状態を確認し
得るようになされている。

システム制御回路６は、記録時、当該操作データＤ　ｓ
ｏｕに基づいて制御データＩ）ｃｏｓ’ｒを生成し、当
該制御データＤＣＯＮＴをディジタル信号処理回路８、
メカニカル制御回路１０及びサーボ回路１２に出力する
。

これによりシステム制御回路６は、操作子の操作に応動
して当該ディジタルオーディオテープレコーダ１の動作
を切り換えるようになされている。

これに対して再生時、システム制御回路６は、操作デー
タＤ、。。に加えて、ディジタル信号処理回路８から出
力されるステータスバイトのデータに基づいて制御デー
タＤｃｏＨ７を生成し、これにより操作子の操作に応動
して当該ディジタルオーディオテープレコーダ１の動作
を切り換えると共に、磁気テープ１５上に記録されたデ
ィジタルオーディオ信号の記録フォーマットに応じて当
該磁気テープ１５を再生するようになされている。

ここで第２図に示すように制御データＤｃｏＮｒは、８
ビット単位のシリアルデータで構成され、始めの８ビツ
トをマスタモードバイトに割り当て、マスクモードに設
定された制御対象の動作モードを、当該マスタモードバ
イトで設定し得るようになされている。

これに対して続く８ビツトをスレーブモードバイトに割
り当て、スレーブモードに設定された制御対象の動作モ
ードを当該スレーブモードバイトで設定し得るようにな
されている。

さらに続く３２ビツトにフォーマットデータを割り当て
、当該ディジタルオーディオテープレコーダ１と外部機
器との間で入出力する種々のディジタル信号のフォーマ
ットを設定する。

さらに続く６４ビツトにサブＩＤデータを割り当て、サ
ブデータエリアに記録するプログラムナンバ（ＰＮＯＩ
〜ＰＮＯ３）、データＩ　Ｄ、（ＤＡＴＡ　　ＩＤ）、
パックＩ　Ｄ　（ＰＡＣＫ　　ＩＤ）、コントロール（
ＣＴＬ　　ＩＤ）を設定する。

これに対して続く７２ビツトにメインＩＤデータを割り
当て、メインデータエリアに記録するサブコードのデー
タを設定する。

すなわち始めの８ビツトにメインＩＤのフラグを割り当
て、続く１６ビツトにフォーマットを表スメインＩＤ（
ＭＩＤＯ）、エンファシス処理を識別するメインＩＤ（
ＭＩＤＩ）及びフレームアドレスデータ（ＦＲＡＭＥ　
　ＡＤＲ３）を割り当てる。

さらに続く１６ビツトにサンプリング周波数を表すメイ
ンＩＤ（ＭＩＤ２）、信号のチャンネル数を表すメイン
ＩＤ（ＭＩＤ３）、量子化処理を識別するメインＩＤ（
ＭＩＤ４）、記録トラックのトラックピッチを表すメイ
ンＩＤ（ＭＩＤ５）を順次割り当て、続＜１６ビツトに
コピー禁止を表すメインＩＤ（ＭＩＤ６）、続く１６ビ
ツトにパック用のメインＩＤ（ＭＩＤ７）を割り当てる
。

これに対してメインＩＤデータに続く１１２ビツトにパ
ックデータに関するデータを割り当てる。

なお当該制御データＤｃｏＮｆにおいては、それぞれ正
及び負のアジマス角を有する記録トラック毎に、サブＩ
Ｄデータ及びメインＩＤデータを割り当て得るようにな
されている。

かくして当該シリアルデータにおいては、システム制御
回路６からインターリーブ周期で繰り返し出力されるよ
うになされ、これによりインターリーブ周期で当該ディ
ジタルオーディオテープレコーダの動作を切り換え得る
ようになされている。

メカニカル制御回路１０は、システム制御回路６から出
力される制御データＤ　Ｃｏ１アのマスタモードバイト
に基づいて、テープカセットの装填排出機構、磁気テー
プローディング機構等を駆動制御する。

これに対してサーボ回路１２は、制御データＤ、。１の
マスタモードバイトに基づいて、リールモータ１６を駆
動し、これにより磁気テープカセット（図示せず）のリ
ールを所定速度で回転駆動する。

さらにサーボ回路１２は、回転ドラム２０が１回転する
周期で信号レベルが切り換わるスイッチングパルス信号
ＳＷＰを作成し、制御データＤ、。Ｈｌのマスタモード
バイト及びメインＩＤデータ（すなわちＭＩＤ２〜ＭＩ
Ｄ５でなる）に基づいて、当該スイッチングパルス信号
ＳＷＰの位相が回転ドラム基準信号ＤＲＥＦに対して所
定位相になるようにドラムモータ２２を駆動する。

ここで回転ドラム基準信号ＤＲＥＦは、長時間モード（
すなわちメインＩＤＭＩＤＩ〜ＭＩＤ５で決まる動作モ
ードでなり、以下ＬＰモードと呼ぶ）及び標準時間モー
ド（以下ＳＰモードと呼ぶ）でそれぞれ６０　（＋＊５
ｅｃ）及び３０　（ｍｓｅｃ）のインターリーブ周期で
繰り返すデユーティ比５０〔％〕の基準信号でなる。

さらにサーボ回路１２は、記録時、磁気テープ１５が１
インタ一リーブ周期で２トラツクピツチだけ走行するよ
うにキャプスタンモータ２６を駆動し、これにより当該
ディジタルオーディオテープレコーダについて規格化さ
れたフォーマットで順次記録トラックを形成し得るよう
になされている。

これに対してサーボ回路１２ば、再生時、記録時と同様
に、磁気テープ１５が１インタ一リーブ周期で２トラツ
クピツチだけ走行するようにキャプスタンモータ２６を
駆動し”、このときトラッキング制御回路２４から出力
されるトラッキングエラー信号に基づいてトラッキング
制御するようになされている。

これにより当該ディジタフレオーディオテープレコーダ
１においては、回転ドラム２０を所定速度で回転させる
と共に磁気テープ１５を所定速度で走行させるようにな
されている。

（Ｇｌ−１）オーディオ信号の処理 オーディオ信号変換回路３０は、アナログディジタル変
換回路、ディジタルアナログ変換回路及びディジタルフ
ィルタ回路で構成され、記録時、オーディオ信号ＳＩＮ
をディジタルオーディオ信号ＤＡＵに変換してディジタ
ル信号処理回路８に出力する。

これに対して再生時、オーディオ信号変換回路３０は、
ディジタル信号処理回路８から出力されるディジタルオ
ーディオ信号信号ＤＡ、Ｊをアナログ信号Ｓ。Ｕアに変
換して出力する。

ディジタル信号処理回路８は、記録時、制御データＤ、
。ＮＴのマスタモードバイト及びメインＩＤデータに基
づいて、ディジタルオーディオ信号ＤＡＬ＋を記録信号
Ｓ１！ｃに変換した後、当該記録信号５ａｆｅを記録／
再生増幅回路３２を介して磁気ヘッド２８Ａ及び２８Ｂ
に出力し、これによりディジタルオーディオ信号Ｉ）ａ
ｕを当該ディジタルオーディオチーブレコーダについて
規格化されたフォーマットで順次磁気テープ１５に記録
する。

これに対して再生時、ディジタル信号処理回路８は、制
御データＤ　Ｃ０ＮＴのマスタモードバイト及びメイン
ＩＤデータに基づいて動作を切り換え、これにより再生
信号Ｓ０をディジタルオーディオ信号ＤＡｔ＋に変換し
てオーディオ信号変換回路３０に出力する。

これにより磁気ヘッド２８Ａ及び２８Ｂから出力される
再生信号５ＩＩＦを復調して、オーディオ信号Ｓ。ｕｔ
を再生し得るようになされている。

第３図に示すように、ディジタル信号処理回路８におい
て、データ入出力回路４０は、システム制御回路６から
出力される制御データＤｃｏＮＴをメモリインターフェ
ース回路４２を介してメモリ回路４４の所定領域に格納
する。

これに対して再生時、データ入出力回路４ｏは、復調さ
れてメモリ回路４４に格納されたサブコードのデータを
システム制御回路６に出力し、これにより磁気テープ１
５の記録フォーマット等の情報（すなわちメインＩＤデ
ータ等でなる）をシステム制御回路６に送出する。

入出力回路４６は、当該ディジタルオーディオテープレ
コーダｌに入力されるＡＥＳ／ＥＢＵ７オーマツトのデ
ィジタルオーディオ信号ＲＸからクロック信号を抽出し
、当該クロック信号を基準にしてディジタルオーディオ
信号ＲＸを所定フォーマットのディジタルオーディオ信
号に変換する。

これにより当該ディジタルオーディオテープレコーダｌ
においては、アナログ信号でなるオーディオ信号Ｓ工に
代えてＡＥＳ／ＥＢＵフォーマットのディジタルオーデ
ィオ信号ＲＸを記録し得るようになされている。

さらに入出力回路４６は、ディジタル信号入出力回路５
２から出力されるディジタルオーディオ信号をＡＥＳ／
ＥＢＵフォーマットのディジタルオーディオ信号ＴＸに
変換するようになされ、これによりアナログ信号でなる
オーディオ信号ｓ　ｏｕｒの他にＡＥＳ／ＥＢＵフォー
マットのディジタルオーディオ信号ＴＸを送出し得るよ
うになされている。

ディジタル信号入出力回路５２は、メモリ回路４４から
メモリインターフェース回路４２を介してデータバスＤ
Ｔｍｕｓに出力されるマスタモードバイトを入力し、こ
れにより制御データＤＣ０，４７に基づいて所定のタイ
ミングで動作を切り換える。

さらにディジタル信号入出力回路５２は、内蔵のカウン
タ回路で所定のクロック信号を順次カウントすることに
より、それぞれＬＰ及びＳＰモードで、１インタ一リー
ブ周期６０　（ｍｓｅｃ）及び３０（ｍｓｅｃ　）の回
転ドラム基準信号ＤＲＥＦを作成する。

さらにディジタル信号入出力回路５２は、記録時、入出
力回路４６又はオーディオ信号変換回路３０から出力さ
れるディジタルオーディオ信号Ｄ０を選択入力し、カウ
ンタ回路のカウント値を基準にして、当該ディジタルオ
ーディオ信号をインターリーブ周期でブロック化する。

このときディジタル信号入出力回路５２は、当該カウン
タ回路のカウント値を基準にして順次ディジタルオーデ
ィオ信号をメモリインターフェース回路４２に出力する
ことにより、ブロック化したディジタルオーディオ信号
を、各ブロック毎にインターリーブ処理して入力オーデ
ィオデータを生成する。

これに対して再生時、ディジタル信号入出力回路５２は
、メモリインターフェース回路４２を介して、メモリ回
路４４に格納された再生オーディオデータを順次入力し
、このときカウンタ回路のカウント値を基準にして当該
再生オーディオデータを入力することにより、再生オー
ディオデータを逆インターリーブ処理してディジタルオ
ーディオ信号に変換した後、入出力回路４６及びオーデ
ィオ信号変換回路３０に出力する。

このときディジタル信号入出力回路５２は、メモリ回路
４４に格納された誤り訂正結果に基づいて、誤り訂正し
得なかった再生オーディオデータについては、補間演算
して出力する。

さらにディジタル信号入出力回路５２は、再生時、メモ
リインターフェース回路４４に所定のセットデータを出
力し、これによりＣ１符号の誤り検出結果格納用に割り
当てられたメモリ回路４４の所定領域に再生データＤ□
に誤りがあることを表すフラグをセットし、当該領域を
初期状態にセットする。

誤り検出訂正回路（ＥＣＣ）５６は、ディジタル信号入
出力回路５２と同様に、メモリ回路４４からデータバス
ＤＴ、Ｕｓに出力されるマスクモードバイトを入力し、
これにより当８亥マスタモードバイトに応じて所定のタ
イミングで動作を切り換える。

このとき誤り検出訂正回路５６は、記録時、メモリイン
ターフェース回路４２を介して、メモリ回路４４に格納
された入力オーディオデータを順次ロードし、ブロック
単位で誤り訂正用の内符号及び外符号でなるパリティ符
号（すなわちＣ１符号及びＣ２符号でなる）を生成した
後、当該パリティ符号をメモリ回路４４に格納する。

同時に誤り検出訂正回路５６は、メモリ回路４４からサ
ブデータエリアに記録するサブコードのデータをロード
し、パリティ符号（すなわちＣ１符号でなる）を生成し
てメモリ回路４４に格納する。

これに対して再生時、メモリインターフェース回路４２
を介して、メモリ回路４４に格納された再生データＤＰ
Ｉを順次ロードし、当該再生データＤ、■の誤り検出及
び誤り訂正を実行してメモリ回路４４に格納する。

すなわち誤り検出訂正回路５６は、再生データＤＰＩの
内、再生オーディオデータについては、予めメモリ回路
４４に格納されたＣ１符号を用いた誤り検出結果に基づ
いて、Ｃ２符号で誤り訂正した後、Ｃ１符号及びＣ２符
号を用いた誤り検出及び訂正処理を順次繰り返すように
なされ、これにより誤り訂正処理を全体で２回繰り返し
てビット誤りを低減するようになされている。

このとき誤り検出訂正回路５６は、Ｃ１符号及びＣ２符
号毎に誤り訂正結果（以下ｃ１及びＣ２フラグと呼ぶ）
をメモリ回路４４に格納する。

かくしてディジタル信号入出力回路５２において、当該
Ｃ１及びＣ２フラグに基づいてメモリ回路４４に格納さ
れた所定領域の再生データＤＰＩを補間演算して出力す
ることにより、確実に再生オーディオデータを再生し得
るようになされている。

これに対して、再生データＤ□のうち、サブデータエリ
アに記録されたサブコードのデータにおいては、Ｃ１符
号による誤り訂正を実行し、当該訂正結果（以下再生オ
ーディオデータの場合と同様にＣＩフラグと呼ぶ）をメ
モリ回路４４の所定領域に格納する。

従ってデータ入出力回路４０においては、当該ＣＩフラ
グに基づいて、サブデータエリアに記録されたサブコー
ドのデータについて、誤りのないデータだけを確実に検
出することができる。

記録信号生成回路６０は、ディジタル信号入出力回路５
２と同様に、メモリ回路４４から出力されるマスクモー
ドバイトを入力し、これにより当該マスクモードバイト
に応じて所定のタイミングで動作を切り換える。

すなわち記録時、メモリ回路４４に格納された入力オー
ディオデータ、サブコードのデータ及びそのＣ１、Ｃ２
符号を順次ロードして８−１０変調する。

さらに記録信号生成回路６０は、変調信号をシリアルデ
ータに変換した後、ＡＴＦ）ラッキング制御用のパイロ
ット信号、同期信号等を付加して記録信号Ｓ。Ｃを生成
し、当該記録信号５Ｒ１Ｃを記録／再生増幅回路３２を
介して磁気ヘッド２８Ａ、２８Ｂに出力する。

これにより当該記録信号生成回路６０を介して、ブロッ
ク単位でインターリーブ処理された後、パリティ符号等
と共に変調された記録信号Ｓ□０を得ることができ、当
該記録信号Ｓ□０を磁気ヘッド２８Ａ、２８Ｂに出力す
ることにより、ディジタルオーディオ信号を磁気テープ
１５上に順次記録し得るようになされている。

このとき記録信号生成回路６０は、所定のクロック信号
を用いて基準にして、ＬＰ及びＳＰモードで伝送速度４
．７０４　（Ｍｂｐｓ　）及び９．４Ｑ８　（ＭｂｐＳ
〕の変調信号Ｓ■ｃを出力し、これにより回転ドラム２
０及び磁気テープ１５の走行速度に応じて、ＬＰ及びＳ
Ｐモードで規格化されたフォーマットで順次ディジタル
オーディオ信号を記録する。

これに対して再生時、記録信号生成回路６０は、マスタ
モードバイトに基づいて記録信号Ｓ−６の生成を停止す
る。

クロック信号抽出回路６２は、再生モードにおいて、記
録／再生増幅回路３２を介して得られる再生信号５ＩＩ
Ｆから再生クロック信号を抽出し、当該再生クロック信
号を再生信号５ＩＩＦと共に再生信号処理回路５８に出
力する。

再生信号処理回路５８は、マスクモードバイトに基づい
て、記録時動作を停止するのに対し、再生時、再生クロ
ック信号を基準にして再生信号Ｓ□を１０−８復調した
後、その結果得られる再生データＤＰＩをメモリ回路４
４に出力する。

さらに再生信号処理回路５８は、再往データＤ□をメモ
リ回路４４に出力する際、再生オーディオデータ及びパ
ックデータについて、Ｃ１符号を用いて誤りを検出し、
その検出結果をメモリ回路４４に格納する。

このさき再往信号処理回！５８は、誤り検出結果に基づ
いて、ディジタル信号入力回路５２で初期状態にセット
された所定領域を順次セットし直し、これによりメモリ
回路４４に０１フラグを格納する。

かくして？ｊｌ調された再生データＤ□のうち、再生オ
ーディオデータは、−旦メモリ回路４４に格納された後
、誤り検出訂正回路５６で誤り訂正されて、順次ディジ
タル信号入出力回路５２を介して必要に応じて補間演算
処理されて出力され、これによりディジタルオーディオ
信号を再生することができる。

これに対して復調された再生データＤ□のうち、サブコ
ードのデータは、−旦メモリ回路４４に格納された後、
誤り検出訂正回路５６で誤り訂正されてデータ入出六回
ｌＲ４０を介してシステム制御回路６に出力され、これ
により必要に応じて所望の情報を検出することができ、
かくして当該磁気テープ１５を記録時のフォーマットに
応じて再生し得るようになされている。

（Ｇｌ−２）メモリ回路及びメモリインターフェース回
路 ここで第４図に示すように、メモリ回路４４は、リード
オンリメモリ回路で構成され、そのうち所定のメモリ領
域を３つのメモリ領域（以下バンクと呼ぶ）　Ｂ　ｌｐ
ｃＭ、８２ＰＣＭ　、Ｂ３ｐｃｓに分割し、それぞれブ
ロック単位で入力オーディオデータ、そのＣ１及びＣ２
符号を、又はメインデータエリアから再生した再生デー
タＤ□を格納するようになされている。

さらにメモリ回路４４は、残りのメモリ領域をそれぞれ
バンクに分割し、このうち３つのバンクＢｌ□、８２Ｐ
Ｋ、Ｂ３□にサブデータエリアのパックデータ及びその
Ｃ１符号を又はサブデータエリアから再生された再生デ
ータＤ□をそれぞれブロック単位で格納するようになさ
れている。

これに対して４つのバンクＢＩＰ、Ｂ２．、Ｂ３Ｐ、Ｂ
４Ｆは、それぞれブロック単位で、再生時、Ｃ１及びＣ
２フラグを格納するようになされている。

さらに３つのバンクＢ１゜ｍ、Ｂ２ｓ□、Ｂ３ｓｕｍは
、メインデータエリア及びサブデータエリアのサブコー
ドのデータをブロック単位で格納する領域に割り割り当
てられ、残りの一部領域Ｂ、。Ｎ？に制御データＤＣＯ
Ｎ？のマスタモードバイトのデータを格納するようにな
されている。

メモリインターフェース回路４２は、アドレスバスＡＤ
ｍｕｓ及びデータバスＤＴ、υ３を介して、当該ディジ
タル信号処理回路８の主要な処理回路でなるディジタル
信号入出力回路５２、データ入出力回路４０、誤り検出
訂正回路５６、再生信号処理回路５８及び記録信号生成
回路６０に接続され、専用のバスＢＵＳを介してメモリ
回路４４と接続されるようになされている。

これによりメモリインターフェース回路４２は、データ
バスＤＴ□、に出力されたデータを、メモリ回路４４の
所定のバンク又は記録領域に格納すると共に、メモリ回
路４４に格納されたデータをデータバスＤＴ□、に出力
するようになされている。

このときメモリインターフェース回路４２は、制御デー
タＤ、。Ｎ７をそれぞれ所定領域に格納してサブコード
データエリア及びメインデータエリアのサブコードデー
タを生成するのに対し、制御データＤ、。Ｎ７のうちマ
スタモードバイトのデータをメモリ回路４４の制御デー
タ格納領域Ｂ、。８Ｔに格納する。

さらにメモリインターフェース回路４２は、制御データ
Ｄｃｏｓｔのマスタモードバイトに基づいて動作を切り
換えると共に、所定のタイミングでマスクモードバイト
のデータをデータバスＤＴＩＵ３に出力し、これにより
当該ディジタル信号処理回路８の動作を切り換えるよう
になされている。

すなわち第５図に示すように、再生時、メモリインター
フェース回路４２は、インターリーブ周期で、順次バン
クを循環的に切り換えてデータを入出力するようになさ
れ、これにより回転ドラム基準信号ＤＲＥＦ　（第５図
（Ａ））に同期して再生信号Ｓ□（第５図（Ｂ））を処
理するようになされている。

なおここで記号Ａ及びＢは、それぞれ磁気ヘッド２８Ａ
及び２８Ｂから出力される再生信号５ＩＩＦを表し、こ
の実施例においては、９０度の巻き付は角度で磁気テー
プ１５を巻き付けた直径３０　（＋ｕ＋）の回転ドラム
２０上にアジマス角の異なる磁気ヘッド２８Ａ及び２８
Ｂを１８０度の角間隔で配置したことから、回転ドラム
基準信号ＤＲＥＦの１７４周期の期間の間、信号レベル
が立ち上る再生信号ＳＩＦを得ることができる。

メモリインターフェース回路４２は、第１のインターリ
ーブ周期Ｔ１で第１のバンクＢＩＰＣに、Ｂ　ｌｓｕｍ
　、　Ｂ　ｌｒｒ及びＢＩＦを再生信号処理回路５８の
処理（記号ＲＦ０で表す）に割り当て、第２のバンクＢ
２．をディジタル信号入出力回路５２の初期化処理（記
号ＮＯＷで表す）に割り当る。

すなわちメモリインターフェース回路４２は、再生信号
処理回路５８から出力される再生データＤ□のうち、再
生オーディオデータ及び当該再生オーディオデータのＣ
１及びＣ２符号ＤＰＣＭを第１のバンクＢＩＰＣＭに格
納するのに対しく第５図（Ｃ））、サブデータエリアの
パックデータ及びそのＣ１符号Ｄ□をバンクＢｌｐｘに
（第５図（Ｄ））、メインデータエリア及びサブデータ
エリアのサブコードデータＤ。、Ｎ及びＤ　！ＤＩをバ
ンクＢ１３□に格納する（第５図（Ｅ）及び（Ｆ））。

さらに１インタリ一ブ周期前にディジタル信号入出力回
路５２で初期化されたバンクＢＩＦに、再生信号処理回
路５８で検出されたＣＩフラグＦ　Ｓｕｍ及びＦＣ，（
それぞれパックデータ及び再生オーディオデータに対応
する）を格納しく第５図（Ｇ）及び（Ｈ））、第２のバ
ンクＢ２．をディジタル信号入出力回路５２で初期化す
る。

これに対して続くインターリーブ周期Ｔ２において、第
２のバンク８２ＦＣＭ　、　Ｂ　２３Ｕｌ　、Ｂ　２Ｆ
ｗ及びＢ２．を再生信号処理回路５８の処理に、第３の
バンク８３Ｆをディジタル信号入出力回路５２の初期化
処理に割り当て、第１のバンクＢｌｒ。、Ｂｌ□及びＢ
ＩＦを誤り検出訂正回路５６の処理（記号ＥＣＣで表す
）に割り当てる。

すなわち第２のバンクＢ　２ｐｃｇ　、Ｂ　２ｓｕｓ　
、　Ｂ２□、Ｂ２．及び第３のバンクＢ３．においては
、インターリーブ周期Ｔ１における第１のバンクＢｌｐ
ｃ−、Ｂ　１ｓｕｓ　、　Ｂ　ｌｐｘ、　Ｂ　ｌｒ及び
第２のバンクＢ２．と同様にデータを入力する。

これに対し第１のバンクＢ　ｌＰＣＭ　、Ｂ　ｌｒｘに
おいては、バンクＢＩＰのＣ１フラグと共に順次再生デ
ータＤ□を誤り検出訂正回路５６に出力し、これにより
再生データＤ□の誤り検出及び訂正を繰り返す。

さらに第１のバンクＢ　ｌＰＣＭ　、Ｂ　ＩＰＫの再生
データＤ０を誤り訂正された再生データＩ）ｐｍで更新
すると共に、その結果得られるパックデータ及び再生オ
ーディオデータのＣ１フラグＦ　ＳＵＭ及びＦｃ＋でバ
ンクＢＩＦの初期化された領域を更新し、バンクＢｌ、
の残りの未初期化の領域に再生オーディオデータのＣ２
フラグＦｃｚを格納する（第４図（Ｉ））。

これに対して続くインターリーブ周期Ｔ３においては、
第４のバンク８４Ｆをディジタル信号入出力回路５２の
初期化処理に割り当て、第３のノくンクＢ　３ＰＣＭ　
、Ｂ　３ｓｕｗａ　、　Ｂ　３ｒｘ及びＢ　３　Ｆを再
生信号処理回路５８の処理に割り当てる。

さらに第２のバンク８２ＰＣＭ　、Ｂ　２ｒｒ、　８２
Ｆを誤り検出訂正回路５６の処理に割り当て、第１のバ
ンクＢ　ＩＦＣＭ　、　Ｂ　ｌｓｕｍ　、　Ｂ　１ｐ＊
、　Ｂ　ｌｒをディジタル信号入出力回路５２及びデー
タ入出力回路４０の出力処理（記号ＤＡＯＵ？及びＯＵ
Ｔで表す）に割り当てる。

かくして再生データＤｒｍのうち再生オーディオデータ
においては、１インタ一リーブ周期で順次３つのバンク
Ｂ　ｌＰＣＭ　、　８２ＦＣＭ　、Ｂ３ｒｃ、に循環的
に格納され、誤り訂正された後、ディジタル信号入出力
回路５２でディジタルオーディオ信号ＤＡＵに変換され
、このとき対応するバンクＢｌｒ、Ｂ２ｐ　、Ｂ３ｒ　
、８４Ｆに格納された誤り検出訂正結果に基づいて補間
演算処理される。

従って、入力処理する再生信号処理回路５８、誤り訂正
処理する誤り検出訂正回路５６、出力処理するディジタ
ル信号入出力回路５２においては、当該再生オーディオ
データを各回路ブロック毎に独立して順次時系列的に処
理することができる。

これに対してサブデータエリアのパックデータ、メイン
データエリア及びサブデータエリアのサブコードデータ
Ｄ　！ｔ’ｓにおいては、同様に１インタ一リーブ周期
で順次３つのバンクＢ１□及びＢ　ｌｓｏｍ　、Ｂ２ｒ
ｘ及びＢ　２　ｓｕｍ　、Ｂ　３　ｖｔ及びＢ３゜、に
循環的に格納されることにより、入力処理する再生信号
処理回路５８、誤り訂正処理する誤り検出訂正回路５６
、出力処理するデータ入出力回路４０毎に独立してブロ
ック単位で時系列的に処理し得、これにより全体として
簡易な構成で記録情報等を検出することができる。

同様にフラグＦ　ｓｕｍ　、Ｆ　Ｃ１及びＦ’ｃｚにお
いては、１インタ一リーブ周期で順次４つのバンクＢｌ
ｒ。

Ｂ２ｒ　、Ｂ３Ｆ　、Ｂ４ｐに循環的に格納され、これ
により入力処理する再生信号処理回路５８、誤り訂正処
理する誤り検出訂正回路５６、初期化処理及び出力処理
するディジタル信号入出力回路５２においては、各回路
ブロック毎に独立して処理するとかできる。

これに対してメモリインターフェース回路４２は、記録
時、再生時と同様にインターリーブ周期でバンクを順次
循環的に切り換えてデータを処理する。

すなわちメモリインターフェース回路４２は、ディジタ
ル信号入出力口１１５２から出力される入力オーディオ
データを順次第１のバンクＢＩＰＣや、第２のバンクＢ
２Ｐｃ、、第３のバンク８３　ＰＣＭ、第１のバンクＢ
ＩＦＣＭ・・・・・・に格納するのに対し、データ入出
力回路４０から出力されるデータを対応する第１のバン
クＢ１□及びＢ１．□、第２のバンクＢ２□及びＢ２５
ＩＪ、、第３のバンク８３ＰＫ及び８３ｓｕｗ＋、第１
のバンクＢ１□及びＢ　１　ｓｕｍ、・・・・・・に循
環的に格納する。

さらにメモリインターフェース回路４２は、各バンクに
格納されたデータを誤り検出訂正回路５６に出力し、こ
のとき順次第１のバンクＢＩＰＣＭ、Ｂｌｐｘ及びＢ　
１　ｓｕｍ　、第２のバンクＢ２ＦＣ工、Ｂ２□及びＢ
２５Ｕｌ、第３のバンクＢ５ＰＣＭ、Ｂ３ｐｘ及びＢ３
．ＩＪｌ、第１のバンクＢＩＰＣＭ、Ｂｌｒｘ及びＢ１
．ｔｌｌ、・・・・・・に循環的に誤り検出訂正用Ｃ１
及びＣ２の符号を格納する。

続いてメモリインターフェース回路４２は、各バンクに
格納されたデータを誤り検出訂正用のＣＩ、Ｃ２符号と
共に記録信号生成回路６０に出力し、このとき順次第１
のバンクＢ　ｌＰＣＭ　、　Ｂ　ＩＰＫ及びＢ１５ｕ＋
＋、第２のバンク８２ＦＣＭ　、Ｂ　２ｐ＊及びＢ２．
Ｕｌ、第３のバンク８３ＰＣＭ　、８３ＰＫ及びＢ５５
ｕｎ、第１のバンクＢ　ｌＰＣＭ　、Ｂ　ｌｒｘ及びＢ
ＩＳＬｌｌ、・・・・・・に格納されたデータを出力す
る。

かくして記録時においても、順次バンクを切り換えて処
理することから、入力処理するディジタル信号入出力回
路５２及びデータ入出力回路４０、誤り訂正処理する誤
り検出訂正回路５６、出力処理する記録信号生成回路６
０においては、各回路ブロック毎に独立して時系列的に
データ処理し得、これにより全体として簡易な構成で記
録信号５ＩＩｔＣを生成することができる。

これに対して第６図に示すように、つなぎ録り記録にお
いては、バンクの循環順序を記録及び再生時と同一に保
持し、各バンクの処理対象でなる回路ブロックを各回路
ブロックの動作と共に時点ｔ１から順次切り換えること
により、滑らかにつなぎ録り記録し得るようになされて
いる。

ここでつなぎ録り記録は、動作モードが再生モードから
記録モードに切り換わる場合でなることから、当該ディ
ジタルオーディオテープレコーダ１においては、始めに
再生モードで動作し、回転ドラム基準信号ＤＲＥＦ　（
第６図（Ａ））に同期して１インタ一リーブ周期毎に再
生信号Ｓ、２（第６図（Ｂ））を得るように設定される
。

従ってシステム制御回路６から出力される制御データＤ
ｃｏｗｔ（第６図（Ｃ））のマスタモードバイトが再生
モードに設定され、これに対応してメモリインターフェ
ース回路４２の動作モード（第６図（Ｄ））、ディジタ
ル信号入出力回路５２の動作モード（第６図（Ｅ））、
データ入出力回路４０の動作モード（第６図（Ｆ））、
誤り検出訂正回路５６の動作モード（第６図（Ｇ））、
記録信号生成回路６０及び再生信号処理回路５８の動作
モード（第６図（Ｈ））は、いずれも再生モードに保持
される。

これにより数字１．２、・・・・・・で順次示すフレー
ムアドレスの再生信号５ＩＩＦにおいては、メモリ回路
４４のバンクＢ１．。、Ｂ２ＰｃＭ及びＢ５Ｐｃ。

（第６図（Ｉ））に順次循環的に格納され、２インタ一
リーブ周期だけ遅延してディジタルオーディオ信号に変
換出力され、これに対応してデータ入出力回路４０を介
してサブコードデータ（ＤＡＤＴ）の１つとしてフレー
ムアドレスデータ（第６図（Ｊ））を得ることができる
。

この状態でシステム制御回路６から出力される制御デー
タＤ　ＣｏＮ？が、時点ｔ１で記録モードに切り換わる
と、メモリインターフェース回路４２、ディジタル信号
入出力回路５２及びデータ入出力回路４０が、続くイン
ターリーブ周期の立ち上がりの時点ｔ２で記録モードに
切り換わる。

さらに続くインターリーブ周期の立ち上がりの時点ｔ３
で、誤り検出訂正回路５６が記録モードに切り換わる。

従って時点ｔ２から時点ｔ３のインターリーブ周期Ｔ７
においては、記録信号生成回路６ｏ、再生信号処理回路
５８及び誤り検出訂正回路５６が再生モードに保持され
、メモリインターフェース回路４２、ディジタル信号入
出力回路５２及びデータ入出力回路４０が記録モードに
保持される。

このときメモリインターフェース回路４２は、１周期前
のインターリーブ周期Ｔ６で再生オーディオデータを送
出して当該インターリーブ周期Ｔ７で再生オーディオデ
ータを格納する順番のバンクＢＩＰＣＭに、ディジタル
信号入出力回路５２から出力される入力オーディオデー
タを格納する。

同様にメモリインターフェース回路４２は、当該インタ
ーリーブ周期Ｔ７でサブコードデータを格納する順番の
バンクに、データ入出力回路４０から出力される制御デ
ータを格納する。

このときシステム制御回路６は、インターリーブ周期Ｔ
６で得られたフレームアドレスデータ（ＤＡＤＴ）に値
５を加算したフレームデータ（ＡＤＤＴ）（第６図（Ｋ
））を、当該インターリーブ周期Ｔ７でデータ入出力回
路４０に出力する。

従ってサブコードのバンクにおいては、当該インターリ
ーブ周期Ｔ７で、値６のフレームアドレスデータが格納
される。

さらにメモリインターフェース回路４２は、１周期前の
インターリーブ周期Ｔ６で誤り訂正処理されて当該イン
ターリーブ周期Ｔ７で再生オーディオデータを出力する
順番のバンクＢ２ｐｃｍを、再生信号処理回路５８の処
理対象に設定する。

同様にメモリインターフェース回路４２は、他のバンク
についても、オーディオデータ処理用のバンクＢ　ｌＰ
ＣＭ　、Ｂ２ＰｃＭ　、Ｂ３ｒｃｍと同様に処理対象を
切り換え、それぞれデータを入出力する。

これに対してメモリインターフェース回路４２は、バン
クＢ５ＰＣＭにおいては、本来の順番でなる誤り検出訂
正回路５６を処理対象に保持し、これによりインターリ
ーブ周期Ｔ６で格納した再生オーディオデータＤ□を誤
り検出訂正処理するようになされている。

これに対して１インタ一リーブ周期経過して時点ｔ４に
なると、誤り検出訂正回路５６が記録モードに切り換わ
ることから、メモリインターフェース回路４２は、時点
ｔ３から時点ｔ４までのインターリーブ周期Ｔ８で、バ
ンクＢＩＰＣＭに格納された入力オーディオデータを誤
り検出訂正回路５６に順次出力してメモリ回路４４にＣ
１及びＣ２符号を格納するのに対しく記号Ｐで表す）、
ディジタル信号入出力回路５２から出力される入力オー
ディオデータをバンク８２ＰＣＭに、再生信号処理回路
５８から出力される再生オーディオデータをバンク８３
ＦＣＭに格納する。

さらにメモリインターフェース回路４２は、他のバンク
についてもオーディオデータ処理用のバンクＢ１ｒｃ＊
　、Ｂ２ＰＣＭ　、Ｂ３゜７と同様に、処理対象及びデ
ータの入出力動作を切り換える。

これに対して１インタ一リーブ周期経過して時点ｔ５に
なると、記録信号処理回路６０及び再生信号処理回路５
８が記録モードに切り換わり、これにより当該ディジタ
ル信号処理回路８全体の動作モードが記録モードに切り
換わる。

これによりメモリインターフェース回路４２は、インタ
ーリーブ周期Ｔ９で、バンクＢＩＰＣＭに格納された人
力オーディオデータをＣＩ及びＣ２符号等と共に記録信
号生成回路６０に出力する。

さらにメモリインターフェース回路４２は、入力オーデ
ィオデータのバンクＢｌｒｃｘ、Ｂ２ｐｃｘ、８３ＰＣ
や以外のバンクについても同様に切り換え、かくして値
５のフレームデータを記録してなる記録トラックに続い
て、値６のフレームデータを備えた記録信号Ｓ＊ｔｃ　
　（第６図（Ａ）において斜線で示す）を記録すること
ができる。

さらにメモリインターフェース回路４２は、インターリ
ーブ周期Ｔ９で、バンク８２ＰＣＭに格納されたオーデ
ィオデータを順次誤り検出訂正回路５６に出力してＣ１
及びＣ２符号を格納するのに対し、バンクＢ３ｐｃｘに
ディジタル信号入出力回路５２から出力される入力オー
ディオデータを格納する。

かくして続くフレーム周期で順次記録モードの処理を繰
り返すことにより、回転ドラム基準信号ＤＲＥＦ等の基
準信号を切り換えることなく、オーディオ信号をつなぎ
録り記録することができる。

実際上、この種のディジタルオーディオテープレコーダ
において、再生時、再生信号処理回路５８から誤り検出
訂正回路５６の順でデータを処理するのに対し、記録時
、誤り検出訂正回路５６から記録信号処理回路６０の順
でデータの流れが逆転することから、メモリ回路４４を
バンクに分けないで使用すると、再生から記録に切り換
わった直後においては、一定回転速度で回転ドラムを回
転させた状態では、記録信号の生成が間に合わなくなる
状態が発生する。

従ってつなぎ録り記録する場合においては、再生から記
録に切り換わった直後、磁気ヘッドの走査のタイミング
を切り換える必要があり、結局滑らかにつなぎ録り記録
することが困難だった。

ところがこのように、メモリ回路４４をバンクに分け、
誤り検出訂正回路５６で１インタ一リーブ周期前にすで
に記録するデータを処理しておきさえすれば、再生から
記録に切り換わった直後、速やかに記録信号を出力し得
、かくして滑らかにつなぎ録り記録することができる。

さらにこの実施例においては、システム制御回路６にお
いて制御データＤ　ＣＯＮ？を再生モードから記録モー
ドに切り換えると同時に、再生されたフレームアドレス
データに値５を加算したフレームアドレスデータを出力
することにより、磁気テープ１５に記録するフレームア
ドレスデータＤＦ！ｌ（第６図（Ｌ））においては、つ
なぎ録り部分でも連続するように設定することができる
。

すなわちデータ入出力回路４０を介して出力されるフレ
ームアドレスデータにおいては、再生信号Ｓ□が得られ
た後、順次誤り検出訂正回路５６、データ入出力回路４
０を介して出力されることから、２インタ一リーブ周期
だけ遅延してシステム制御回路６に出力される。

これに対して記録時においては、システム制御回路６で
生成されたフレームアドレスデータが順次データ入出力
回路４０、誤り検出訂正回路５６及び記録信号生成回路
６０を介して記録されることから、３インタ一リーブ周
期だけ遅延して磁気テープ１５に記録される。

従ってこの実施例のように、再生されたフレームアドレ
スデータに値５を加算してフレームアドレスデータを生
成すれば、つなぎ録り部分でもフレームアドレスデータ
Ｉ）ｒｅが連続するように設定することができる。

従って、当該ディジタルオーディオテープレコーダにつ
いて規格化されたフォーマットに反することなく、つな
ぎ録り記録することができ、その分編集作業等を繰り返
し実行して誤動作を有効に回避することができる。

かくしてこの実施例において、システム制御回路６及び
データ入出力回路４０は、インターリープ周期で歩進す
る入力フレームアドレスデータを生成するフレームアド
レスデータ生成回路を構成するのに対し、データ入出力
回路４０及びディジタル信号入出力回路５２は、制御デ
ータに基づいて動作を切り換え、記録時、所定の入力デ
ータをインターリーブ周期でブロック化して入力フレー
ムアドレスデータと共にメモリ回路に出力し、再生時、
メモリ回路に格納された再生フレームアドレスデータ及
び再生データを読み出して出力する入出力回路を構成す
る。

（Ｇ２）実施例の動作 以上の構成において、ディジタル信号処理回路８におい
て、メモリインターフェース回路４２、データ入出力回
路４０、ディジタル信号入出力回路５２、再生信号処理
回路５８、記録信号生成回路６０及び誤り検出訂正回路
５６は、所定のタイミングでメモリ回路４４に格納され
た制御データＤ、。１を入力し、これにより制御データ
ＤｃｏＮＴに基づいて動作を切り換える。

すなわち記録時においては、オーディオ信号変換回路３
０を介して入力されるディジタルオーディオ信号Ｄ０が
インターリーブ周期でブロック化された後、インターリ
ーブ処理されて入力オーディオデータに変換される。

当該入力オーディオデータは、メモリ回路４４の所定の
バンクに一旦格納された後、誤り検出訂正回路５６でパ
リティ符号が作成される。

入力オーディオデータは、パリティ符号が生成されると
、続くインターリーブ周期で記録信号生成回路６０に出
力され、これにより記録信号Ｓ　＊ｔＣに変換されて順
次磁気ヘッド２８Ａ及び２８Ｂに出力され、かくして磁
気テープ１５上にディジタルオーディオ信号を記録する
ことができる。

これに対して再生時においては、記録信号生成回路６０
が動作を停止し、再生信号処理回路５８が動作を開始す
る。

すなわち磁気ヘッド２８Ａ及び２８Ｂを介して得られる
再生信号５ＩＩＦは、クロック信号抽出回路６２で再生
クロック信号が抽出された後、再生信号処理回路５８で
復調される。

復調された再生データＤＰｍは、メモリ回路４４に一旦
格納され、このとき順次バンクを切り換えて再生データ
ＤＰ、をブロック単位で順次時系列的に格納する。

メモリ回路４４に格納された再生データは、順次誤り検
出訂正回路５６に出力され、ここで誤り検出訂正されて
再びメモリ回路４４に格納され、この場合も同様に順次
バンクが切り換わってブロック単位で格納される。

かくして誤り検出訂正された再生データは、続くインタ
ーリーブ周期で、ディジタル信号入出力回路５２を介し
て出力され、これによりディジタルオーディオ信号を再
生することができる。

このとき、所定のタイミングで制御データＤ、。１が記
録モードに切り換わると、メモリインターフェース回路
４２が直後のインターリーブ周期から記録モードに切り
換わり、メモリ回路４４の各バンクの切り換え順序を再
生時と同一に保持した状態で各バンクの処理対象を切り
換える。

同時にディジタル信号入出力回路５２、データ入出力回
路４０が記録モードに切り換わり、つなぎ録り記録の入
力オーディオデータの処理を開始する。

続いて１インタ一リーブ周期だけ遅延して、誤り検出訂
正回路５６が記録モードに切り換わり、ディジタル信号
入出力回路５２、データ入出力回路４０を介して入力さ
れたデータについてパリティ符号が生成される。

さらに１インタ一リーブ周期、たけ遅延して、記録信号
生成回路６０及び再生信号処理回路５８が記録モードに
切り換わり、これによりに誤り検出訂正回路５６で予め
処理された記録データが記録信号Ｓ□。に変換されて記
録される。

このときシステム制御回路６においては、記録モードに
切り換わる直前のインターリーブ周期でデータ入出力回
路４０から出力されるフレームアドレスデータに（！５
を加算して記録用のフレームアドレスデータを生成し、
当該フレームアドレスデータが順次データ入出力回路５
２、誤り検出訂正回路５６及び記録信号生成回路６０を
介して記録され、これによりつなぎ録り部分でもフレー
ムアドレスデータＤ０が連続するようにディジタルオー
ディオ信号を記録することができる。

（Ｇ３）実施例の効果 以上の構成によれば、各回路ブロック毎にバンクを割り
当ててインターリーブ周期で順次切り換えと共に各回路
ブロックの動作を再生動作から記録動作にそれぞれ所定
のタイミングで順次切り換え、このとき再生されたフレ
ームアドレスデータに値５を加算して記録用のフレーム
アドレスデータを生成することにより、滑らかに、かつ
フレームアドレスデータが連続するようにつなぎ録り記
録することができる。

（Ｇ４）他の実施例 なお上述の実施例においては、バンクを３つ設ける場合
について述べたが、本発明はこれに限らず、必要に応じ
て３つ以上バンクを設けるようにしてもよい。

さらに上述の実施例においては、再生されたフレームア
ドレスデータに値５を加算して記録用のフレームアドレ
スデータを生成する場合について述べたが、本発明はこ
れに限らず、要はバンクの切り換えに応じて加算値を選
定することにより、フレームアドレスデータが連続する
ように設定することができる。

さらに上述の実施例においては、システム制御回路でフ
レームアドレスデータを設定する場合について述べたが
、本発明はこれに限らず、当該ディジタルオーディオテ
ープレコーダｌの外部機器から設定し得るようにしても
よい。

さらに上述の実施例においては、ドラム径３０〔Ｉ〕の
回転ドラム２０上に磁気ヘッド２８Ａ、２８Ｂを１８０
度の角間隔で配置する場合について述べたが、本発明は
これに限らず、例えばドラム径１０（論−）　、１５　
（ｍｍ）又は２０　（ａｍ）の回転ドラムを用いる場合
に広く適用す条ことができる。

さらに上述の実施例においては、オーディオ信号を記録
再生する場合について述べたが、本発明はこれに限らず
、演算処理装置の外部記憶装置に適用して当該演算処理
装置との間で入出力されるデータを記録再生する場合、
種々の記録媒体にデータを記録再生する場合、等広（適
用することができる。

Ｈ発明の効果 上述のように本発明によれば、各回路ブロック毎に割り
当てたバンクをインターリーブ周期で順次切り換えると
共に、各回路ブロックの動作を再生動作から記録動作に
それぞれ所定のタイミングで順次切り換え、このとき再
生されたフレームアドレスデータに所定値を加算して記
録用のフレームアドレスデータを生成することにより、
滑らかに、かつフレームアドレスデータが連続するよう
につなぎ録り記録し得る磁気記録再生装置を得ることが
できる。

【図面の簡単な説明】

第１図は本発明の一実施例によるディジタルオーディオ
テープレコーダを示すブロック図、第２図はその制御デ
ータを示す路線図、第３図はディジタル信号処理回路を
示すブロック図、第４図はメモリ回路の構成を示す路線
図、第５図はバンクの切り換えの説明に供するタイミン
グチャート、第６図はつなぎ録り録音の説明に供するタ
イミングチャートである。 １・・・・・・ディジタルオーディオチーブレコーダ、
６・・・・・・システム制御回路、８・・・・・・ディ
ジタル信号処理回路、４０・・・・・・データ入出力回
路、４２・・・・・・メモリインターフェース回路、４
４・・・・・・メモリ回路、５２・・・・・・ディジタ
ル信号入出力回路、５６・・・・・・誤り検出訂正回路
、５８・・・・・・再生信号処理回路、６０・・・・・
・記録信号生成回路。

Claims (1)

1. 【特許請求の範囲】 インターリーブ周期で歩進する入力フレームアドレスデ
   ータを生成するフレームアドレスデータ生成回路と、 メモリ回路と、 制御データに基づいて動作を切り換え、記録時、所定の
   入力データをインターリーブ周期でブロック化して上記
   入力フレームアドレスデータと共に上記メモリ回路に出
   力し、再生時、上記メモリ回路に格納された再生フレー
   ムアドレスデータ及び再生データを読み出して出力する
   入出力回路と、制御データに基づいて動作を切り換え、
   記録時、上記メモリ回路に格納された入力データの誤り
   検出訂正用符号を上記メモリ回路に出力し、再生時、上
   記メモリ回路に格納された再生データを誤り検出訂正す
   る誤り検出訂正回路と、 制御データに基づいて動作を切り換え、記録時、上記メ
   モリ回路に格納された上記入力フレームアドレスデータ
   、上記入力データ及び上記誤り検出訂正用符号を記録信
   号に変換する記録信号生成回路と、 制御データに基づいて動作を切り換え、再生時、再生信
   号を復調して上記再生フレームアドレスデータ及び上記
   再生データを上記メモリ回路に出力する再生信号処理回
   路と を具え、上記メモリ回路は、 記憶領域を少なくとも３領域以上に分割し、記録時、上
   記入出力回路、上記誤り検出訂正回路、上記記録信号生
   成回路に、上記分割した各領域を上記インターリーブ周
   期で順次循環的に割り当て、再生時、上記再生信号処理
   回路、上記誤り検出訂正回路、上記入出力回路に、上記
   分割した各領域を上記インターリーブ周期で順次循環的
   に割り当て、 上記メモリ回路、上記入出力回路、上記誤り検出訂正回
   路、上記記録信号生成回路、上記再生信号処理回路は、 上記制御データが再生モードから記録モードに切り換わ
   ると、所定のインターリーブ周期だけ経過して再生時の
   動作から記録時の動作に切り換わり、 上記フレームアドレスデータ生成回路は、 上記制御データが上記再生モードから上記記録モードに
   切り換わると、上記記録モードに切り換わる直前のイン
   ターリーブ周期で上記入出力回路から出力される再生フ
   レームアドレスデータに、所定値を加算して上記入力フ
   レームアドレスデータを生成する ことを特徴とする磁気記録再生装置。