JPH0319279A - プログラマブル素子 - Google Patents
プログラマブル素子Info
- Publication number
- JPH0319279A JPH0319279A JP1153468A JP15346889A JPH0319279A JP H0319279 A JPH0319279 A JP H0319279A JP 1153468 A JP1153468 A JP 1153468A JP 15346889 A JP15346889 A JP 15346889A JP H0319279 A JPH0319279 A JP H0319279A
- Authority
- JP
- Japan
- Prior art keywords
- film
- layer
- insulating film
- thickness
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 claims abstract description 9
- 238000009792 diffusion process Methods 0.000 claims description 15
- 239000012535 impurity Substances 0.000 claims description 7
- 238000009413 insulation Methods 0.000 claims description 6
- 239000004065 semiconductor Substances 0.000 claims description 6
- 238000002955 isolation Methods 0.000 claims description 5
- 238000000034 method Methods 0.000 claims 1
- 239000012212 insulator Substances 0.000 abstract 1
- 230000015556 catabolic process Effects 0.000 description 3
- 238000005530 etching Methods 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229920000379 polypropylene carbonate Polymers 0.000 description 1
- 238000002300 pressure perturbation calorimetry Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、集積回路に組み込ｉれた電気的にデログラム
可能なプログラマプル素子に関するものである。
可能なプログラマプル素子に関するものである。
従来の技術
半導体集積回路のうち、使用者が購入した後に内容を電
気的に書き込むことのできるいわゆるＰＲＯＭ（Ｐｒｏ
ｇｒａｍｍａｂｌｅＲＯＭ）は望む内容のＲＯＭ（Ｒｅ
ａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）がただちに得られるた
めに広く用いられている。
気的に書き込むことのできるいわゆるＰＲＯＭ（Ｐｒｏ
ｇｒａｍｍａｂｌｅＲＯＭ）は望む内容のＲＯＭ（Ｒｅ
ａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）がただちに得られるた
めに広く用いられている。
また論理回路の分野に釦いても、やは９使用者が購入し
た後に内容を電気的に書き込むことのできるいわゆるＰ
ＬＤ（Ｐｒｏｇｒａｍｍａｂｌｅ ＬｏｇｉｃＤｅｖ
ｉｃｅ）が類似の目的のため用いられている。
た後に内容を電気的に書き込むことのできるいわゆるＰ
ＬＤ（Ｐｒｏｇｒａｍｍａｂｌｅ ＬｏｇｉｃＤｅｖ
ｉｃｅ）が類似の目的のため用いられている。
ＦＲＯＭやＰＩ，Ｄを構或するためには外部から記憶内
容が電気的に書き込め，かつ電源を切ってもその記憶内
容が保持されるようなプログラマブル素子を用いる必要
が有る。
容が電気的に書き込め，かつ電源を切ってもその記憶内
容が保持されるようなプログラマブル素子を用いる必要
が有る。
従来このようなプログラマブル素子に好適な構造は例え
ば以下に示すようなものであった。
ば以下に示すようなものであった。
第２図は従来例のプログラマプル素子の構造を示す断面
図であう，これを参照して説明する。
図であう，これを参照して説明する。
図示するように、Ｐ型半導体基板１がフィールド酸化膜
２によう分離されて釦９、分離されたー領域中に下部電
極となる高不純物濃度の拡散層３が形威されている。
２によう分離されて釦９、分離されたー領域中に下部電
極となる高不純物濃度の拡散層３が形威されている。
拡散層ａ上には酸化物層４と上部電極６とが順次積層さ
れて形成されておシ，プログラミングは上部電圧５と拡
散層ａとの間に適当な電圧を印加し，酸化物層４の絶縁
を破壊することにより行われる。
れて形成されておシ，プログラミングは上部電圧５と拡
散層ａとの間に適当な電圧を印加し，酸化物層４の絶縁
を破壊することにより行われる。
発明が解決しようとする課題
上記のような従来例のプログラマブル素子では、酸化物
層４を高品質，すなわちピンホールと呼ばれる穴が少な
く、かつ耐圧が高い状態にするには下地である拡散層３
を熱的に酸化して形威しなければならない。一般に高濃
度の不純物を含む拡散層を熱的に酸化すると、不純物濃
度に応じて形成される酸化膜厚は異なシ，不純物濃度が
高いほど厚い酸化膜が形成される。
層４を高品質，すなわちピンホールと呼ばれる穴が少な
く、かつ耐圧が高い状態にするには下地である拡散層３
を熱的に酸化して形威しなければならない。一般に高濃
度の不純物を含む拡散層を熱的に酸化すると、不純物濃
度に応じて形成される酸化膜厚は異なシ，不純物濃度が
高いほど厚い酸化膜が形成される。
第２図に示したような構造にかいては，酸化物層４がフ
ィールド酸化膜２に接している。一般に拡散層３はフィ
ールド酸化膜２をマスクとして形成されるため、フィー
ルド酸化膜２の端部６にかいては横方向拡散やフィール
ド酸化膜２のエッチングによる後退などにようやや不純
物濃度の低い領域７が露出している。前述したような理
由によりこの領域上では酸化物層４の厚さが他の部分に
比して薄くな，ｂｔた膜厚の制御も難しい。そのためプ
ログラマプル素子としての耐圧が低くな９筐たそのばら
つきも大きくなって書き込み特性が安定しないという課
題が有る。
ィールド酸化膜２に接している。一般に拡散層３はフィ
ールド酸化膜２をマスクとして形成されるため、フィー
ルド酸化膜２の端部６にかいては横方向拡散やフィール
ド酸化膜２のエッチングによる後退などにようやや不純
物濃度の低い領域７が露出している。前述したような理
由によりこの領域上では酸化物層４の厚さが他の部分に
比して薄くな，ｂｔた膜厚の制御も難しい。そのためプ
ログラマプル素子としての耐圧が低くな９筐たそのばら
つきも大きくなって書き込み特性が安定しないという課
題が有る。
さらに、第２図に示すように上部電極６が酸化物層４の
全体を覆っていない構造では、上部電極５をドライ・エ
ッチングにより加工する際に露出した酸化物層４、さら
には拡散層３が損傷を受けて結果としてｈ接合の漏れ電
流が発生しやすいという課題も有る。
全体を覆っていない構造では、上部電極５をドライ・エ
ッチングにより加工する際に露出した酸化物層４、さら
には拡散層３が損傷を受けて結果としてｈ接合の漏れ電
流が発生しやすいという課題も有る。
課題を解決するための手段
上記のような課題を解決するための本発明のプログラマ
ブル素子は、厚い分離酸化物層により複数の領域に分割
された１導電型半導体基板中に形成された反対導電型で
かつ前記基板よｂも高不純物濃度の拡散層からなる下部
電極と、該下部電極え、前記絶縁膜のうち前記下部電＠
かよび前記上部電極に比して十分小さくかつ前記分離酸
化物層に接しない一部分がプログラム電圧を印加された
時に絶縁が破壊されるのに適当な厚さを有し、前記絶縁
膜の他の部分は前記分離酸化物層よりは薄くかつ前記プ
ログラム電圧に十分耐えうる厚さを有している構造のも
のである。
ブル素子は、厚い分離酸化物層により複数の領域に分割
された１導電型半導体基板中に形成された反対導電型で
かつ前記基板よｂも高不純物濃度の拡散層からなる下部
電極と、該下部電極え、前記絶縁膜のうち前記下部電＠
かよび前記上部電極に比して十分小さくかつ前記分離酸
化物層に接しない一部分がプログラム電圧を印加された
時に絶縁が破壊されるのに適当な厚さを有し、前記絶縁
膜の他の部分は前記分離酸化物層よりは薄くかつ前記プ
ログラム電圧に十分耐えうる厚さを有している構造のも
のである。
作 用
本発明のプログラマプル素子では，プログラムされる絶
縁膜の膜厚がほぼ一定であるため絶縁破壊に要する電圧
も一定となう安定した書き込み特性が得られる。また局
所的に耐圧の低い領域が存在しないので未書き込み素子
の信頼性も高い。
縁膜の膜厚がほぼ一定であるため絶縁破壊に要する電圧
も一定となう安定した書き込み特性が得られる。また局
所的に耐圧の低い領域が存在しないので未書き込み素子
の信頼性も高い。
夾施例
本発明のプログラマプル素子の寮施例を第１図江示し，
これを参照して説明する。
これを参照して説明する。
図示するように，Ｐ型シリコン基板１１がフイー／Ｌ／
ド酸化膜１２により複数の領域に分離されておｂ，一領
域中に下部電極となるＮ＋型拡散層１３が形戊されてい
る。
ド酸化膜１２により複数の領域に分離されておｂ，一領
域中に下部電極となるＮ＋型拡散層１３が形戊されてい
る。
Ｎ１型拡散層１３はその上部が熱的に形成された酸化膜
１４により覆われている。この酸化膜１４の膜厚はフィ
ールド酸化膜１２の膜厚に比して１／３〜１／１０程度
で、かつ通常プログラミング電圧として用いられる１０
〜２０Ｖの電圧に十分耐える厚さ、すなわち６０〜１５
０ｎｍであればよい。
１４により覆われている。この酸化膜１４の膜厚はフィ
ールド酸化膜１２の膜厚に比して１／３〜１／１０程度
で、かつ通常プログラミング電圧として用いられる１０
〜２０Ｖの電圧に十分耐える厚さ、すなわち６０〜１５
０ｎｍであればよい。
酸化膜１４の一部分は選択的に除去されてかり、除去さ
れた領域の拡散層１３上にプログラム用絶縁膜１５が形
成されている。この絶縁膜１６は、例えば下層をシリコ
ン酸化膜、上層をシリコン窒化膜として全体で厚さを８
〜９ｎｍとすれば，２０Ｖ程度の電圧で１ ｍ ８程度
で絶縁を破壊させることができる。
れた領域の拡散層１３上にプログラム用絶縁膜１５が形
成されている。この絶縁膜１６は、例えば下層をシリコ
ン酸化膜、上層をシリコン窒化膜として全体で厚さを８
〜９ｎｍとすれば，２０Ｖ程度の電圧で１ ｍ ８程度
で絶縁を破壊させることができる。
絶縁膜１５の有る領域はフィールド酸化膜１２と接して
おらず１た拡散層１３の不純物濃度がほぼ一定な領域で
あるため絶縁膜１６の膜厚もほぼ一定である。これによ
う安定した書き込み特性が得られる。
おらず１た拡散層１３の不純物濃度がほぼ一定な領域で
あるため絶縁膜１６の膜厚もほぼ一定である。これによ
う安定した書き込み特性が得られる。
絶縁膜１５の上には上部電極１６が形成されてカシ、上
部電極１６の端は酸化膜１４上に有る。
部電極１６の端は酸化膜１４上に有る。
このため上部電極１６の加工時に多少の過剰なエッチン
グを行っても絶縁膜１６や拡散層１３が損傷を受けるこ
とは無い。
グを行っても絶縁膜１６や拡散層１３が損傷を受けるこ
とは無い。
なか上記の実施例では説明の都合上プログラム用絶縁膜
１６を多層膜としたが、これは実施例の構或に従う必要
はなく、拡散層１３を熱的に酸化した単層膜であっても
よい。
１６を多層膜としたが、これは実施例の構或に従う必要
はなく、拡散層１３を熱的に酸化した単層膜であっても
よい。
発明の効果
本発明のプログラマブμ素子では、プログラムされる絶
縁膜の厚さが一定であう局所的に薄いということが無い
ため書き込み特性および信頼性が安定している。その結
果として高性能、高信頼性のプログラマプル集積回路が
得られる。
縁膜の厚さが一定であう局所的に薄いということが無い
ため書き込み特性および信頼性が安定している。その結
果として高性能、高信頼性のプログラマプル集積回路が
得られる。
第１図は本発明のプログラマプ〃素子の実施例を示す断
面図、第２図は従来例のプログラマプル素子の構造を示
す断面図である。 １１・・・・・・基板、１２・・・・・・フィールド酸
化膜、１３・・・・・・Ｎ＋型拡散層，１４・・・・・
・酸化膜、１６・・・・・・プログラム用絶縁膜、１６
・・・・・・上部電極。
面図、第２図は従来例のプログラマプル素子の構造を示
す断面図である。 １１・・・・・・基板、１２・・・・・・フィールド酸
化膜、１３・・・・・・Ｎ＋型拡散層，１４・・・・・
・酸化膜、１６・・・・・・プログラム用絶縁膜、１６
・・・・・・上部電極。
Claims (1)
- 厚い分離酸化物層により複数の領域に分割された１導
電型半導体基板中に形成された反対導電型でかつ前記基
板よりも高不純物濃度の拡散層からなる下部電極と、該
下部電極を熱酸化することにより形成された酸化膜を少
なくとも含む絶縁膜と、該絶縁膜上に形成された上部電
極とを備え、前記絶縁膜のうち前記下部電極および前記
上部電極に比して十分小さくかつ前記分離酸化物層に接
しない一部分がプログラム電圧を印加された時に絶縁が
破壊されるのに適当な厚さを有し、前記絶縁膜の他の部
分は前記分離酸化物層よりは薄くかつ前記プログラム電
圧に十分耐えうる厚さを有していることを特徴とするプ
ログラマブル素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1153468A JP2899313B2 (ja) | 1989-06-15 | 1989-06-15 | プログラマブル素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1153468A JP2899313B2 (ja) | 1989-06-15 | 1989-06-15 | プログラマブル素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0319279A true JPH0319279A (ja) | 1991-01-28 |
| JP2899313B2 JP2899313B2 (ja) | 1999-06-02 |
Family
ID=15563227
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1153468A Expired - Fee Related JP2899313B2 (ja) | 1989-06-15 | 1989-06-15 | プログラマブル素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2899313B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7137838B2 (en) | 2002-11-01 | 2006-11-21 | Fci | Electric connector having contact for connection to a flat, flexible cable |
| JP2007027066A (ja) * | 2005-07-21 | 2007-02-01 | I-Pex Co Ltd | 電気コネクタ |
| JP2010514168A (ja) * | 2006-12-22 | 2010-04-30 | シデンス・コーポレーション | マスクプログラム可能なアンチヒューズ構造 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60158661A (ja) * | 1984-01-28 | 1985-08-20 | Seiko Epson Corp | 半導体記憶装置 |
-
1989
- 1989-06-15 JP JP1153468A patent/JP2899313B2/ja not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60158661A (ja) * | 1984-01-28 | 1985-08-20 | Seiko Epson Corp | 半導体記憶装置 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7137838B2 (en) | 2002-11-01 | 2006-11-21 | Fci | Electric connector having contact for connection to a flat, flexible cable |
| JP2007027066A (ja) * | 2005-07-21 | 2007-02-01 | I-Pex Co Ltd | 電気コネクタ |
| JP2010514168A (ja) * | 2006-12-22 | 2010-04-30 | シデンス・コーポレーション | マスクプログラム可能なアンチヒューズ構造 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2899313B2 (ja) | 1999-06-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100243497B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| US6841793B2 (en) | Phase-changeable devices having an insulating buffer layer and methods of fabricating the same | |
| US5721700A (en) | Non-volatile semiconductor memory device in which applied voltage to ferroelectric capacitor is adjusted | |
| JPH0439232B2 (ja) | ||
| KR100488186B1 (ko) | 퓨즈 및 안티퓨즈와, 이들의 형성 방법 | |
| KR900002084B1 (ko) | 반도체장치 | |
| JPS63120442A (ja) | 半導体にドープして接続部に導電性スルーホールを形成する方法 | |
| JPH02153566A (ja) | 半導体装置及びその製造方法 | |
| JPH0319279A (ja) | プログラマブル素子 | |
| JP2001210834A (ja) | 半導体素子のゲート絶縁膜形成方法 | |
| JP4224149B2 (ja) | 非揮発性半導体素子の製造方法 | |
| KR20000048750A (ko) | 배리어 없는 반도체 메모리 장치의 제조 방법 | |
| US6087687A (en) | MISFET device with ferroelectric gate insulator | |
| JPH06163846A (ja) | 強誘電体メモリ | |
| JP2715459B2 (ja) | 半導体装置 | |
| JPH0831563B2 (ja) | プログラマブル素子の製造方法 | |
| JPH03250669A (ja) | Ｍｏｓ型半導体装置およびその製造方法 | |
| JPH0563197A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPH08306806A (ja) | 半導体装置及びその製造方法 | |
| JPH10242407A (ja) | 容量素子及びその製造方法 | |
| JPH04179273A (ja) | 不揮発性半導体メモリ | |
| JP3371169B2 (ja) | 半導体装置の製造方法 | |
| JPH0883891A (ja) | 半導体装置の製造方法 | |
| JPH0629397A (ja) | 半導体装置の製造方法 | |
| JPS63246875A (ja) | 半導体記憶装置とその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |