JPH03191330A - ２端子型スイッチングアレーの製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、平板デイスプレィに使用される２端子型スイ
ッチングアレーの製造過程に検査工程を取り入れた製造
方法に関するものである。

従来の技術 液晶テレビに代表される平板デイスプレィのスイッチン
グアレーには、ＴＰＴを用いた３端子型のものと、２端
子型素子を用いたものがある。ＴＰＴを用いた３端子型
スイッチングアレーの検査は、ゲートに走査信号を与え
てＴＰＴをオンの状態にしたときの電圧と電流を測定す
ることによって実施できるため、スイッチングアレー単
体で検査が可能である。

ところが、２端子型スイッチングアレーは、１つの素子
に対して、ゲート配線とソース、ドレイン配線の２本の
配線を持つＴＰＴとは異なり、いわばゲート配線のみの
構造であるので、スイッチングアレー単体では検査でき
ず、液晶パネルに組み付けた後、テストパターンを入力
して、その画像を検査することで良否を判定していた。

発明が解決しようとする課題 上記した従来の検査方法では、液晶パネルに組み立てた
後にスイッチングアレーの良否を判定することになるた
め、不良のスイッチングアレーも含めて全てのスイッチ
ングアレーをパネルに組み立ててしまうことになる結果
、液晶パネルのコスト増、量産性の低下の原因になって
いた。

本発明は上記のような課題を解決するため、２端子型ス
イッチングアレーを液晶パネルに組み立てる以前にスイ
ッチングアレー単体で検査を行うことを可能とし、検査
合格品に検査データを付与して製造の後工程に移行させ
るものである。

課題を解決するための手段 上記課題を解決するための本発明は、基板上に平行に列
設した走査線上に２端子型スイッチング素子を等間隔に
整列形成し、前記２端子型スイッチング素子の出力端を
走査線と直交する方向で接続する垂直接続線を列設して
、水平、垂直の列設線をマトリクス状に配置した基板状
態において前記２端子型スイッチング素子の検査を行い
、検査終了後において前記垂直接続線の不要部分を削除
して残部を前記２端子型スイッチング素子の出力端子と
するようにしたものである。

また上記発明において、検査時に走査線各個に順次入力
する検査信号と前記垂直接続線の各個から順次取出す出
力信号を同期させて、各出力信号から各２端子型スイッ
チング素子の良否を判定し、総合的検査結果を算定し個
別にデータ付与することを特徴とするものである。

作用 本発明によれば、基板上に接続線、絶縁層、素子等を順
次積層してスイッチングアレーを製造するにあたり、２
端子型スイッチング素子の出力端子を形成する工程にお
いて、出力接続端子を形成する導体を延長して走査線と
直交する方向で接続し垂直接続線として仮設形成するこ
とで、走査線と垂直接続線とが基板上にマトリクス状に
形成されるので、この段階において検査工程を実施する
と２端子型スインチング素子の良否を個別に判定するこ
とができる。

このように本発明では製造工程中に２端子型スイッチン
グ素子の良否を個別に検査できるという利点を有し、し
かも検査に用いた垂直接続線は不要部分を削除すること
により出力端子として用いることができ無駄とはならな
い。

検査工程において、各走査線から順次検査信号を入力し
、それに同期させて各垂直接続線から順次出力信号を取
り出すと、各走査線と各垂直接続線の交点に在る２端子
型スイッチング素子の良否を個別に検出することができ
、またスイッチングアレー全体としてのデータを得るこ
ともできるので、検査結果における合格品のみを次製造
工程に移行し、検査データは完成品の駆動回路の作動特
性としてメモリさせることができる。

実施例 以下、本発明の実施例を図面にもとづき説明すると、第
１図は実施例による検査方法の構成図で、２端子型スイ
ッチングアレー７（以下、２端子型スイッチング素子と
の混同を避けるため、スイッチングアレーと略記する）
は検査状態にまで製作されたものであり、詳細は第３図
、第４図に示す状態のものである。まず、この状態に至
るスイッチングアレー７の製造工程から説明する。

スイッチングアレー７の同一部分を抽出した拡大平面図
および拡大断面図として、製作順に第２図〜第５図およ
び第７図〜第１０図に示すが、いずれも要部の拡大平面
図およびその断面図であるため接続線、素子等を表現に
必要な数にとどめているが、実際は基ｖｉ１の上に多数
が形成されるものである。

第２図および第３図の製造第１工程において、基板１の
上に平行して走査線２．２′を形成し、この走査線２．
２′に接続して２端子型スイッチング素子３．３′　（
以下、２端子型素子と略記する）が形成され、全面を絶
線膜４で被覆するが、２端子型素子３．３′の出力端を
電気的に接合するためのコンタクト窓５．５′を開口さ
せる。次いで、第４図および第５図に示す第２工程にお
いて、走査線２．２′に直交して垂直接続線６を２端子
素子３．３′の出力端を接続しながら基板１の全面に列
設形成し、走査線２、垂直接続線６とによってマトリク
ス状に交差網を形成して検査状態のスイッチングアレー
として第１図に示す検査工程にｆバする。

第１図に示す検査工程において、スイッチングアレー７
に列設させた走査線２に信号入力端子８を接続し、ドラ
イバ９から検査用信号を入力するドライバ９は信号制御
装置１０で制御され、多数列設された走査線２に順次検
査信号を入力するようプロゲラＪ、されている。また、
走査線２に交差して列設させた垂直接続線６には信号出
力端子１１を接続しスキャナ１２につなぐと、走査線２
と垂直接続線６の交点にある２端子型素子３（第１図に
は図示せず）の出力信号が個別に検出されるので、デー
タ処理装置１３にその出力信号を入力する。

ドライバ９およびスキャナ１２の作動は信号制御装置１
０で同期しており、列設する走査線２に順次検査信号を
入力し、列設する垂直走査線６から順次出力信号を取り
出すことで、２端子型素子３のアドレス番地と、入力信
号データおよび出力信号データの対比がデータ処理装置
１３で可能な検査構成となっている。

上記構成により、データ処理装置１３には、第６図に示
すような２端子型素子３の電圧−電流特性が得られるの
で、これによって２端子型素子３の良否が判断できる。

良否を判断する際の基準は次の通りである。

（１）第６図において示した闇値電圧ｖｔｈの誤差が±
５％であること。

（２）闇値電圧以上の所定の電圧（例えば、第６図にお
いてＶｌ　、Ｖ２　）を印加したときの電流値（第６図
においてＩ＋、Ｉｚ）の誤差が±１０％であること。

２端子型素子３がこれらの基準を満たした場合に、測定
した２端子型素子３は良品とする。スイッチングアレー
７を構成する全ての２端子型素子３に関して順次この検
査を行い、その結果、２端子型素子３に異常のある場合
、次のような処理を施す。

（１）２端子型素子３の異常個数が所定の個数以上存在
する場合は、スイッチングアレー７を不良品と見なす。

（２）異常個数が所定の値以下の場合は良品とみなすが
、異常のあった２端子型素子３のアドレスおよびその電
流−電圧特性をデータ処理装置１３で整理して、それら
のデータを検査表に出力する。

この検査データは、液晶パネルに組み立てたとき、その
パネルを駆動する回路に上記の電流−電圧特性をメモリ
させ、画像むら等がでないようにする。

以上のようにして得られた検査結果は単にスイッチング
アレ−７の良否を判断するのみならず、不良場所のアド
レスを統計処理することによって、スイッチングアレー
製造プロセスの安定性をモニタすることもでき、製造プ
ロセスの微調整およびメンテナンス管理等にも利用でき
る。

検査により良品と判明したスイッチングアレー７は、第
７図および第８図に示す第３工程により、垂直接続線６
をエツチングして不要となる部分を取り去り、接続端子
１５．１５′に変化させ、次いで第９図および第１０図
に示す第４工程で画素電極１４．１４′を形成すること
により、スイッチングアレー１が完成する。

従って、スイッチングアレー１を液晶パネルに組み立て
ることなくスイッチングアレー単体で検査を行うことが
できるので、不良のスイッチングアレーも含めて液晶パ
ネルに組み立ててしまうことがなくコスト増、量産性の
低下を低減させることができる。

尚、本実施例においては垂直接続線６を形成し、スイッ
チングアレー１の検査を行った後、エツチングして不要
部分を取り去り、接続端子１５．１５′を形成し、画素
電極１４．１４′を形成する製造工程順序について説明
したが、第１１図に示すように画素電極１４を形成した
後、垂直接続線６を形成して、スイッチングアレー７の
検査を行い、その後、垂直接続線６を第１２図のように
エツチングし、スイッチングアレー７を形成する方法も
あり、本実施例において述べたスイッチングアレーの製
造工程順序に限定されるものではない。

発明の効果 本発明の２端子型スイッチングアレーの製造方法によれ
ば、２端子型スイッチングアレーを液晶パネル等に組み
立てることなく、スイッチングアレー単体で評価できる
ので、不良のスイッチングアレーを組み立てる工数を削
除できるとともに、良品の製造歩留りを高めることがで
きる結果、製品の低コスト化が実現でき、量産性が向上
する。

【図面の簡単な説明】

図面は本発明の実施例を示し、第１図は本発明における
検査工程を実施するための装置の一例を示す概略構成図
、第２図は２端子型スイッチングアレー製造の第１工程
の部分拡大平面、第３図は第２図のｎ−ｎ’断面図、第
４図は第２工程の部分拡大平面図、第５図は第４図のＩ
Ｖ−ＩＶ’断面図、第６図は検査判断を示す電圧−電流
の説明図、第７図は第３工程の部分拡大平面図、第８図
は第７図の■−■′断面図、第９図は完成工程における
部分拡大平面図、第１Ｏ図は第９図のＩＸ−ＩＸ’断面
図、第１１図および第１２図は他の実施例の製作順序を
説明する断面図である。

Claims (2)

【特許請求の範囲】
1. （１）基板上に平行に列設形成した走査線上に２端子型
   スイッチング素子を等間隔に整列形成し、前記２端子型
   スイッチング素子の出力端を前記走査線と直交する方向
   で仮設接続する垂直接続線を列設して、水平、垂直の列
   設線をマトリクス状に配置した基板状態において前記２
   端子型スイッチング素子の検査を行い、検査終了後にお
   いて前記垂直接続線の不要部分を削除して残部を前記２
   端子型スイッチング素子の出力端子とすることを特徴と
   する２端子型スイッチングアレーの製造方法。
2. （２）検査時に走査線各個に順次入力する検査信号と垂
   直接続線の各個から順次取出す出力信号を同期させて、
   各出力信号から走査線と垂直接続線の交点に在る各２端
   子型スイッチング素子の良否を判定し、基板個別に総合
   的検査結果を算定し個別にデータ付与することを特徴と
   する請求項１記載の２端子型スイッチングアレーの製造
   方法。