JPH0319062A

JPH0319062A - 制御装置識別方式

Info

Publication number: JPH0319062A
Application number: JP15375289A
Authority: JP
Inventors: Mikio Sato; 佐藤　幹雄; Yoshiro Yoshioka; 吉岡　義郎; Nobuyuki Kikuchi; 菊池　伸行; Masahito Hihara; 日原　正仁
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1989-06-16
Filing date: 1989-06-16
Publication date: 1991-01-28

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔Ｉ！要〕複数のＩＪＩＢ装置で複数の入出力装置を共通に使用す
るシステムで各入出力装置がどの制御装置による糾部か
を識別するｉＩｌ′ｍ装置識別方式に関し、訓ｍ線の数
を削減し、制御装置の汎用性、管理性、高速性を高める
ことを目的とし、複数のａｉｑｍ＋装置に共用される複数の入出力装置で
該複数の！、１Ｊｌｊ装茸を識別するｉ、ｌＪ卯装Ｎ識
別方式において、該複数の１ｌｌｔｌｌ装置夫々が上位
ポートに各別に接続され、かつ該複数の入出力装置夫々
が下位ポートに各別に接続され、該複数の制御装置より
下位ポートを指定して供給される＆ｌ１ｌｌｌコマンド
にＷＡＩｌｌＩＩｌコマンドが入来した上位ポートを指
示する識別子を付加し、指定された下位ポートに接続さ
れた入出力装置に供給する中間装置を有し、該複数の入
出力装置夫々は該中間装置から供給された１１１１１：
コマンドの識別子によりυｓｍ装置を識別するよう構成
する。

（産業上の利用分野〕本発明は制ｔＩｌ装置識別方式に関し、複数の制御装置
で複数の入出力装置を共通に使用するシステムで各入出
力装置がどの制Ｗ装置による制御かを識別するｔ）１　
＠　Ｈｆｆｉ識別方式に関する。

コンピュータシステムには複数の中央処理装Ｕ（ＣＰＵ
）でプリンタ、磁気ディスク装置等の複数の入出力（Ｉ
ｌｏ）装置を共通に使用するシステムがあり、このよう
なシステムではｔＩＩＩｌを受ける各！１０装置でとの
ＣＰＵからの制御であるかを識別する必要がある。

〔従来の技術〕

第５図は従来システムの構成図を示す。同図中、ＣＰＵ
１０ａ〜１０ｄには夫々訓−装置としてのサービスプロ
セッサ（ＳＶＰ）１１ａ　〜１１ｄが併設され、この５
ＶＰ１１ａ　〜１１ｄ　ｒＩ１０装置ｆ１２ａ〜１２ｃ
を制御することにより、ＣＰｕ１０ａ〜１０ｄ夫々をＩ
１０装Ｍ１２ａ〜１２ｃを共通に使用する。このために
、各ＣＰＵ　１０ａ〜１０ｄは全てのＩ１０装ｒｉ１２
８〜１２ｄと情報線（実線で示す）で個別に接続され、
各５ＶＰ１１ａ〜１１ｄは全てのＩ１０装置１２ａ〜１
２ｄと制ｔｌｌａ（破線で示す）で個別に接続されてい
る。

〔発明が解決しようとする課題〕

従来システムでは５ＶＰ１１ａ　〜１１ｄと１１０装置
１２ａ〜１２ｃとを１対１に接続しているため各１１０
装Ｎ１２ａ〜１２ｃではどのＳＶＰからのＭｉｌｌコマ
ンドにより＆ｌＪｗされたのかを識別できる。

しかし、ＣＰＵに対応するＳＶＰの数が増加し、［１０
装置の数が増加するに従ってｔｉＩｌｗＪＩｉＩの数が
大幅に増加してしまうという問題があった。

本発明は上記の点に鑑みなされたもので、ｖ４ｗ線の数
を削減し、ｔｉｌＩＩＩｌ装置の汎用性、管理性、高速
性を轟めるＭｉｌｌ装置識別方式を提供することを目的
とする。

（課題を解決するための手段）第１図は本発明方式の原狸図を丞す。

複数の入出力５Ａｆｆｉ２ａ〜２ｃは複数のｌ１ｍ装置
１８〜１ｄに共用される。

中間袋Ｍ３は上位ポート３８〜３ｄの各別に複数の制御
装置１ｔｌａ〜１ｄ夫々が接続され、かつ複下位ポート
３０〜３ｇの各別に数の入出力装置２ａ〜２ｃ夫々が接
続されており、複数の訓−装置１１１ａ〜１ｄより下位
ポートを指定して供給される制御コマンドにｌｉｌ制御
コマンドが入来した上位ポートを指示する識別子を付加
し、指定された下位ポートに接続された入出力装置に供
給する。

複数の入出力装置２ａ〜２ｃ夫々は中間装置ｅｆ３から
供給されたＩＩＩｗＪコマンドの識別子により制御装置
を識別する。

〔作用〕

本発明においては、＆１ＪＩｌｔ装置１ａ〜１ｂ及び入
出力装置ｅｔ２ａ〜２ｃ夫々は各１本の制御線で中間１
１ｔ！３と接続されるので、従来に比して制ｗ線の数が
大幅に削減できる。また制御装置１１ａ〜１ｂは！１１
１１コマンドに下位ポートの指定するだけで上位ポート
を指定する必要がないため、訓１１￥Ａ１１ａ〜１ｂの
負荷が軽く汎用性、管理性、高速性が高くなる。

〔実施例〕

第２図は本発明方式のシステムの一実施例の構成図を示
す。同図中、第５図と同一部分には同一符号を付しその
説明を省略する。

第２図において、ＣＰＬＪｌｏａ　〜１０ｄ夫々は実線
で示す情報線によって全てのＩ１０装置１２ａ〜１２ｃ
と接続されている。これに対して５ＶＰ１１ａ　、１　
ｌｂ夫々は破線で示すＩＩ　ＩＩ　１ｉｔ１４ａ、１４
ｂにより第１段の中間袋！！１５の上位ポート１５ａ、
１５ｂに接続され、ｓｖｐ１１ｃ、１１ｄ夫々は＄１１
１１１１ｉ！１４ｃ　、　１４ｄにより第１段の中間装
置１６の上位ポート１６ａ。

１６ｂ夫々に接続されている。中間装置１５゜１６夫々
の下位ポート１５Ｃ，１６Ｃ夫々は制御１１１７ａ、１
７ｂにより第２段の中間装Ｗ１１８の上位ポート１８ａ
、１８ｂに接続され、中間装置１８の下位にポートには
！１ＩＩＩＩ１１９ａ　、　１９ｂ　。

１９Ｃ夫々によりＩ１０装置１２ａ、１２ｂ。

１２ｃ夫々が接続されている。

ここで、５ＶＰ１１ａ〜１１ｄ夫々は第３図に示すフォ
ーマットの祠−コマンドを出力する。このＩｌｌ！ｌコ
マンドは第３図＜Ａ）に示す如きハイレベルデータリン
ク１４１１１（ＨＤＬＣ）形式であり、開始フラグ（Ｆ
ＬＡＧ）２０ａ　、アドレス（ＡＤＲ）２０ｂ、コント
ロール（ＣＮ’ｒ）２０ｃ、情報フレーム（Ｉ）２０ｄ
、フレームチエツクシーケンス（ＦＣ８）２０ｅ　、終
結フラグ（ＦＬＡＧ）２０１より構成されている。なお
、アドレス２０ｂは未使用である。

情報フレーム２０ｄは第３図＜８）に示す如く、第１段
の中間％Ａｌｔ１５．１６の下位ポートを指定する１バ
イトのしアドレス（ＬＡＤＲＯ）２１ａと、第２段の中
間装置１８の１・位ポートを指定する１バイトのしアド
レス（ＬＡＤＲｌ）２１ｂと、中間装置Ｆｆ１５，１６
．１８の上位ポートを指示する１バイトの識別子（ＵＡ
ＤＲ）２１ｃと、電源オン／オフ等の１バイトのコマン
ド（ＣＭＤ）２１ｄと、コマンドに対する付加情報を示
す数バイトの付加データ（ＤＴ）２１ｄとにより構成さ
れている。

上記の情報フレーム２０ｄのうち識別子（ＵＡＤＲ）２
１ｃは、５ｖＰ１１ａ〜１１ｄから出力されるときに空
白であり、中間装置１５．１６゜１８によって生成され
る。

識別子２１ｃを上位ビットより順に番号を付した場合、
第１．第２ビツトは未使用でＶ　Ｑ　Ｗに固定されてい
る。第３．第４ビツトは中間装置ａ１５で付加され、制
御コマンドが中間装置！ｔ１５の上位ポート１５ａから
入来すると第３ビツトがｖｌｖとされ、上位ポート１５
ｂから入来すると第４ビツトが７１７とされ、制御コマ
ンドの入来がなければ第３．第４ビツトはｔ　Ｑ　？と
される。第５゜第６ビツトは中間装置１６で付加され、
制御コマンドが中間装置１６の上位ポート１６ａから入
来すると第５ビツトがｖｌｔとされ、上位ポート１６ｂ
から入来すると第６ビツトが９１７とされ、１１ｉ１１
１１］マントの入来がなければ第５．第６ビツトはｖＯ
ｖとされる。第７．第８ビツトは中間装置１８で付加さ
れ、制御コマンドが中間装置１８の上位ポート　１８ａ
から入来すると第７ビツトが１１１とされ、上位ポート
１８ｂから入来すると第８ビツトが　ｖｌｖとされる。

従って、５ＶＰ１１ａの出力した制御コマンドの識別子
２１ｃは第４図（Ａ）に示す如くセットされ、５ＶＰ１
　ｌｂ比出力識別子２１ｃは同図（Ｂ）の如くセットさ
れ、５ＶＰ１１ｃ出力の識別子２１Ｃは同図（Ｃ）の如
くセットされ、５ＶＰ１１ｄ出力の識別子２１ｃは同図
（Ｄ）の如くセットされる。つまり識別子２１ｃの値を
見れば、どのＳｖＰが出力した１４１１１コマンドであ
るかを特定できる。

５ＶＰＩ　ｌａ〜１１ｄ夫々の出力した制御コマンドは
第１段の中ｆｆ１ｌ装置１５又は１６と第２段の中間装
Ｍ１８とで識別子２１ｃをセットされ、かつしアドレス
２１ａ　、２１ｂで指定された中間装［１５，１６，１
８（７）下位ホートカらＩ１０装置１２ａ、１２ｂ、１
２ｃのいずれかに供給される。

Ｉ１０装ｒ１１２ａ〜１２ｃ夫々は例えば５ＶＰ１１Ｃ
〜１１ｄのいずれかより最初の電源オンのｖ４１１１１
コマンドが供給されると、電源を投入すると具に、その
１ＩＩＩＩｌコマンドの識別子２１ｃを登録する。その
後、他のＳｖＰより電源オンの」マントが供給されると
既に電源は投入されているのでその識別子２１ｃの登録
だけを行なう。更に電源オフの制御コマンドが供給され
ると、その識別子２１ｃの登録を抹消し、全ての識別子
の登録が抹消されたとき始めて電源を１新する。

また、Ｉ１０装置１２ａ〜１２ｃ夫々は制御コマンドを
供給されたとき、供給元のＳｖＰに対して応答を返送す
るが、その場合の応答にもｌｌ１ＩＩｌコマントの識別
？２１ｃが用いられる。中ｍ１ｎｔ１８．１６．１５は
この応答の識別子により上位ポートを選択し、応答が＆
１Ｊｔｌｌコマンドを供給した制ｍ装ａに返送される。

このように、５ＶＰ１１ａ〜１１ｄ夫々に接続される制
御線１４ａ〜１４ｄは各１本で、Ｉ１０装鱈１２ａ〜１
２ｃ夫々に接続されるｔＩＩＩＩｌ線１９ａ〜１９Ｃは
各１本であり、制ｔｍ線の数が従来に比して削減できる
。

また、識別子は中間装置１５．１６．１８で生成される
ため、各５ＶＰ１１ａ　〜１１　ｄＬｔｌＪｌｌＬｌマ
ントを出力するとき、夫々で固有の識別子をυ１−」マ
ントにセットする必要がなく、ＳｖＰの負荷が軽く汎用
性及び管理性が高く、ＳｖＰにおけるｔ、ｌＪ御コマン
ドの生成を高速化できる。

【発明の効果〕

上述の如く、本発明のｔｉ１ｗ装！２識別方式によれば
、ｉｑｍ線の数を削減でき、制御装置の負荷が軽く汎用
性、管理性、＾速性が高く、実用上きわめて有用である
。

【図面の簡単な説明】

第１図Ｕ本発明方式の原理図、第２図は本発明方式のシステムの一実施例の構成図、第３図はυｊｔｌｌＬＩマントのフレームフォーマット
、第４図は識別子を説明するための図、第５図は従来方式のシステムの一例の構成図である。図において、１８〜１ｄは制御装置、２ａ　〜２ｃ　、　１２ａ　〜ｉ　２ｃは入出力装釘、
３．１５．１６．１８は中間装置、１０ａ　〜１０ｄはＣＰＵ。１１ａ〜１１ｄはＳＶＰを示す。第図第２図會Ｐ■コマ鉾のフレーム７オーマツト第３図 “−℃１子１１ヒ哨す令ための閲

Claims

【特許請求の範囲】複数の制御装置（１ａ〜１ｄ）に共用される複数の入出
力装置（２ａ〜２ｃ）で該複数の制御装置（１ａ〜１ｄ
）を識別する制御装置識別方式において、該複数の制御装置（１ａ〜１ｄ）夫々が上位ポート（３
ａ〜３ｄ）に各別に接続され、かつ該複数の入出力装置
（２ａ〜２ｃ）夫々が下位ポート（３ｅ〜３ｇ）に各別
に接続され、該複数の制御装置（１ａ〜１ｄ）より下位
ポートを指定して供給される制御コマンドに該制御コマ
ンドが入来した上位ポートを指示する識別子を付加し、
指定された下位ポートに接続された入出力装置に供給す
る中間装置（３）を有し、該複数の入出力装置（２ａ〜２ｃ）夫々は該中間装置（
３）から供給された制御コマンドの識別子により制御装
置を識別することを特徴とする制御装置識別方式。