JPH03189829A - 情報処理装置の障害検出方法及びその装置 - Google Patents

情報処理装置の障害検出方法及びその装置

Info

Publication number
JPH03189829A
JPH03189829A JP1330152A JP33015289A JPH03189829A JP H03189829 A JPH03189829 A JP H03189829A JP 1330152 A JP1330152 A JP 1330152A JP 33015289 A JP33015289 A JP 33015289A JP H03189829 A JPH03189829 A JP H03189829A
Authority
JP
Japan
Prior art keywords
read
buffer
pointer
buffers
selecting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1330152A
Other languages
English (en)
Other versions
JP2508327B2 (ja
Inventor
Izuyuki Uehara
上原 出之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP1330152A priority Critical patent/JP2508327B2/ja
Publication of JPH03189829A publication Critical patent/JPH03189829A/ja
Application granted granted Critical
Publication of JP2508327B2 publication Critical patent/JP2508327B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は情報処理装置の障害検出方法及びその装置に関
し、特に情報処理装置に設けられたバッファの読出しを
制御する読出しポインタ及びバッファを選択するバッフ
ァ選択信号の信号線の障害を検出する情報処理装置の障
害検出方法及びその装置に関する。
〔従来の技術〕
近年、LSIの高集積化、高密度化に伴い、LSI−個
当たりの収容ゲート数は増大しているが、LSIの人出
力インタフェースの許容信号量には限度がある。しかる
に、情報処理装置に於いてはLSIの入出力ピン数を抑
えるために、データ系のパスを分離する方式が採られる
場合がある。
第2図はデータ系のバスを分離する方式を採用した従来
の情報処理装置のデータ系の一例を示すブロック図であ
り、複数のデータが格納されたバッファ1〜8と、バッ
ファ1〜8の読出しアドレスを示す読出しポインタ9〜
16と、データ選択回路17.18とを含んでいる。尚
、バッファ1〜4.読出しポインタ9〜12及びデータ
選択回路17は1つのLSI内に、バッファ5〜8.読
出しポインタ13〜16及びデータ選択回路18は他の
LSI内に設けられるものである。
バッファ1とバッファ5とは対になっており、同一アド
レスには成るデータの上位ピントと下位ビットとが格納
されている。また、バッファ2とバッファ6、バッファ
3とバッファ7、バッファ4とバッファ8も対になって
おり、同一アドレスには成るデータの上位ビットと下位
ビットとが格納されている。
読出しポインタ9〜16には初期状態に於いて同一の値
が設定されている。読出しポインタ9と読出しポインタ
13とは対になっており、共通のカウントアツプ信号C
UOによってカウントアツプされる。また、読出しポイ
ンタ1oと読出しポインタ14、読出しポインタ11と
読出しポインタ15、読出しポインタ12と読出しポイ
ンタ16も対になっており、共通のカウントアツプ信号
CU1.CU2.CU3に従ってカウントアンプされる
。従って、対になっている読出しポインタは常に同一の
値を保持することになる。
データ選択回路17.18には共通のバッファ選択信号
SELが加えられている。データ選択回路17はバッフ
ァ選択信号SELに従ってバッファ1〜4の出力の内の
1つを選択して選択結果信号BFOとして出力し、デー
タ選択回路18はバッファ5〜8の出力の内の1つを選
択して選択結果信号BF4として出力する。但し、対に
なっているバッファの出力信号が選択されるように、デ
ータ選択回路17.18は構成されている。
従って、今、例えば、バ・ノファ2とバッファ6のアド
レスA+に格納されている成るデータの上位ピントと下
位ビットとを読出すとすると、バッファ2,6対応の読
出しポインタ10.14にカウントアツプ信号CLJI
を加えてその内容をAiとし、バッファ選択信号SEL
によりバッファ2゜6を選択すれば良いことになる。
上記従来例では、対になっているバッファの読出しアド
レスを同一にするために、バッファ対応に読出しポイン
タを設け、カウントアツプ信号により読出しポインタの
内容を更新するようにしているが、その理由はLSIの
入出力ピン数を抑えるためである。即ち、対になってい
るバッファの読出しアドレスを同一にするために、各L
SI間で読出しアドレスを送受信する方式も考えられる
が、それではLSIの入出力ピン数を大幅に増大させて
しまうからである。
〔発明が解決しようとする課題〕
上述した従来例は、1つのLSIからデータの上位ビッ
トのみを、他のLSIからデータの下位ビットのみを出
力するようにしており、また、バッファの読出しアドレ
スの制御を、バッファ対応に読出しポインタを設け、更
新指示信号により読出しポインタの内容を更新させるこ
とにより行なっているので、LSIの入出力ピン数を抑
えることはできるが、次のような問題があつた。即ち、
上述した従来例は同一データの上位ビットと下位ビット
が格納されている2つのバッファに対応して設けられた
読出しポインタの不一致を検出する手段がなく、また、
2つのデータ選択回路17゜18の選択結果の不一致を
検出する手段もなく、不一致が発生しても検出が不可能
であるため、データ化けが発生し、装置に重大な損傷を
与える場合があるという問題があった。
本発明の目的は読出しポインタ、データ選択回路を制御
するバッファ選択信号の信号線の障害を検出できるよう
にすることにより、装置の信頬性を向上させることにあ
る。
〔課題を解決するための手段〕
本発明は読出しポインタ或いは選択手段を制御するバッ
ファ選択信号の内の少なくとも何れか一方で障害が発生
したことを検出するため、同一の更新指示信号により内
容が更新されるn個の読出しポインタと、該各読出しポ
インタに対応して設けられ、対応する読出しポインタの
内容を読出しアドレスとするn個のバッファとから構成
される各々独立したm個の組と、 前記各組の第1番目から第n番目のバッファに対応して
設けられ、同一のバッファ選択信号に従って第i番目の
組のバッファの出力を選択するn個の選択手段とを含む
↑r1報処理装置の障害検出方法に於いて、 前記各選択手段が前記バッファ選択信号に従って出力を
選択したバッファに対応して設けられている読出しポイ
ンタの内容を比較するようにしたものである。
また、本発明は読出しポインタ或いは選択手段を制御す
るバッファ選択信号の内の少なくとも何れか一方で障害
が発生したことを検出するため、同一の更新指示信号に
より内容が更新されるn個の読出しポインタと、該各読
出しポインタに対応して設けられ、対応する読出しポイ
ンタの内容を読出しアドレスとするn個のバッファとか
ら構成される各々独立したm個の組と、 前記各組の第1番目から第n番目のバッファに対応して
設けられ、同一のバッファ選択信号に従って第i@口の
組のバッファの出力を選択するn個の選択手段とを含む
情報処理装置の障害検出装置に於いて、 前記各組の第1番目から第n番目の読出しポインタに対
応して設けられ、前記バッファ選択信号に従って第i番
目の組の読出しポインタを選択するn個のポインタ選択
手段と、 該各ポインタ選択手段で選択された読出しポインタの内
容を比較する比較手段とを設けたものである。
また、本発明はLSIの入出力ビン数を抑えるため、 前記各組の第i番目のバッファと、前記各組の第i番目
の読出しポインタと、前記各組の第i番目のバッファに
対応して設けられた選択手段と、前記各組の第i番目の
読出しポインタに対応して設けられたポインタ選択手段
とを1つのLSI内に設けたものである。
〔作 用〕
各選択手段がバッファ選択信号に従って出力を選択した
バッファに対応して設けられている読出しポインタの内
容を比較するものであるので、読出しポインタ或いはバ
ッファ選択信号の信号線に障害があれば、比較不一致と
なり、読出しポインタ或いはバッファ選択信号の信号線
に障害が発生したことを検出することができる。
ポインタ選択手段は各組の第1番目から第n番目の読出
しポインタに対応して設けられており、バッファ選択信
号に従って第i番目の組の読出しポインタを選択し、比
較手段は各ポインタ選択手段で選択された読出しポイン
タの内容を比較する。
従って、読出しポインタ或いはバッファ選択信号の信号
線に障害があれば、比較手段の比較結果は比較不一致と
なり、読出しポインタ或いはバッファ選択信号の信号線
に障害が発生したことを検出することができる。
〔実施例〕
次に本発明の実施例について図面を参照して詳細に説明
する。
第1図は本発明の実施例のブロック図であり、第2図に
示した従来例の構成にバッファ選択信号SELに従って
読出しポインタ9〜12の内の1つを選択してその内容
を選択結果信号RPOとして出力するポインタ選択回路
19と、バッファ選択信号SELに従って読出しポイン
タ13〜16の内の1つを選択してその内容を選択結果
信号RP1として出力するポインタ選択回路20と、選
択結果信号RPO,RPIを比較する比較回路21を付
加した構成を有している。尚、同図に於いて、第2図と
同一符号は同一部分を表している。
また、ポインタ選択回路19.20は対になっている読
出しポインタを選択するように構成されている。また、
バッファ1〜4.読出しポインタ9〜12.データ選択
回路17及び選択回路19は1つのLSI内に設けられ
、バッファ5〜8.読出しポインタ13〜16.データ
選択回路18及びポインタ選択回路20は他のLSI内
に設けられるものである。
次に本実施例の動作を説明する。
読出しポインタ9〜16及びバッファ選択信号SELの
13号線に障害がない場合は、対になっている読出しポ
インタの内容は同一値になっており、また、ポインタ選
択回路19.20は対になっている読出しポインタを選
択するので、比較回路21の比較結果は比較一致となる
これに対して、読出しポインタ9〜16或いはバッファ
選択信号SELの信号線に障害が発生した場合の動作は
次のようになる。
先ず、読出しポインタに障害が発生した場合の動作を、
読出しポインタ9に障害が発生した場合を例にとって説
明する。読出しポインタ9に障害が発生すると、読出し
ポインタ9の内容と読出しポインタ13の内容とに不一
致が生じる。この時、バッファ選択信号SELによって
読出しポインタ9.13が選択されると、ポインタ選択
回路19゜20からは読出しポインタ9.13の内容が
出力され、比較回路21の比較結果は不一致となる。
次に、バッファ選択信号SELの信号線に障害が発生し
た時の動作を説明する。読出しポインタ9.13の内容
が“0”で、読出しポインタ10゜14の内容が“1”
の時に、バッファ選択信号SELの信号線に、データ選
択回路17にバッファ2を選択させ、データ選択回路1
8にバッファ5を選択させるような障害が発生したとす
ると、ポインタ選択回路19.20はバッファ2,5対
応の読出しポインタ10.’13の内容を選択出力して
しまう。この時、ポインタ選択回路19.20の出力は
各々“1”、“0”となるので、比較回路21の比較結
果は不一致になる。
従って、比較回路21の比較結果に基づいて、読出しポ
インタ9〜16或いはバッファ選択信号SELの信号線
の内の少なくとも一方に障害が発生したことを検出する
ことができる。尚、比較回路21の比較結果に基づいて
障害が発生した場合は障害表示、システム停止等の必要
な障害処理を1千なう。
〔発明の効果〕
以上説明したように、本発明の情報処理装置の障害検出
方法は、各選択手段がバッファ選択信号に従って出力を
選択したバッファ対応の読出しポインタの内容を比較す
るものであるので、比較結果に基づいて読出しポインタ
或いはバッファ選択信号の信号線に障害が発生したこと
を検出することができ、装置の信頼性を大きく高めるこ
とができる効果がある。そして、本発明では上記方法は
各組の第1番目から第n番目の読出しポインタ対応にバ
ッファ選択信号に従って第1番目の組の読出しポインタ
を選択するポインタ選択手段と、各ポインタ選択手段で
選択された読出しポインタの内容を比較する比較手段と
いう簡単な構成で実現できる。
【図面の簡単な説明】
第1[!lは本発明の実施例のブロック図及び、第2図
は従来例のブロック図である。 図に於いて、1〜8・・・バッファ、9〜16・・・読
出しポインタ、17.18・・・データ選択回路、19
.20・・・ポインタ選択回路、21・・・比較回路。

Claims (3)

    【特許請求の範囲】
  1. (1)同一の更新指示信号により内容が更新されるn個
    の読出しポインタと、該各読出しポインタに対応して設
    けられ、対応する読出しポインタの内容を読出しアドレ
    スとするn個のバッファとから構成される各々独立した
    m個の組と、 前記各組の第1番目から第n番目のバッファに対応して
    設けられ、同一のバッファ選択信号に従って第i番目の
    組のバッファの出力を選択するn個の選択手段とを含む
    情報処理装置の障害検出方法に於いて、 前記各選択手段が前記バッファ選択信号に従って出力を
    選択したバッファに対応して設けられている読出しポイ
    ンタの内容を比較することを特徴とする情報処理装置の
    障害検出方法。
  2. (2)同一の更新指示信号により内容が更新されるn個
    の読出しポインタと、該各読出しポインタに対応して設
    けられ、対応する読出しポインタの内容を読出しアドレ
    スとするn個のバッファとから構成される各々独立した
    m個の組と、 前記各組の第1番目から第n番目のバッファに対応して
    設けられ、同一のバッファ選択信号に従って第i番目の
    組のバッファの出力を選択するn個の選択手段とを含む
    情報処理装置の障害検出装置に於いて、 前記各組の第1番目から第n番目の読出しポインタに対
    応して設けられ、前記バッファ選択信号に従って第i番
    目の組の読出しポインタを選択するn個のポインタ選択
    手段と、 該各ポインタ選択手段で選択された読出しポインタの内
    容を比較する比較手段とを含むことを特徴とする情報処
    理装置の障害検出装置。
  3. (3)前記各組の第j番目のバッファと、前記各組の第
    j番目の読出しポインタと、前記各組の第j番目のバッ
    ファに対応して設けられた選択手段と、前記各組の第j
    番目の読出しポインタに対応して設けられたポインタ選
    択手段とを1つのLSI内に設けたことを特徴とする請
    求項2記載の情報処理装置の障害検出装置。
JP1330152A 1989-12-20 1989-12-20 情報処理装置の障害検出方法及びその装置 Expired - Fee Related JP2508327B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1330152A JP2508327B2 (ja) 1989-12-20 1989-12-20 情報処理装置の障害検出方法及びその装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1330152A JP2508327B2 (ja) 1989-12-20 1989-12-20 情報処理装置の障害検出方法及びその装置

Publications (2)

Publication Number Publication Date
JPH03189829A true JPH03189829A (ja) 1991-08-19
JP2508327B2 JP2508327B2 (ja) 1996-06-19

Family

ID=18229396

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1330152A Expired - Fee Related JP2508327B2 (ja) 1989-12-20 1989-12-20 情報処理装置の障害検出方法及びその装置

Country Status (1)

Country Link
JP (1) JP2508327B2 (ja)

Also Published As

Publication number Publication date
JP2508327B2 (ja) 1996-06-19

Similar Documents

Publication Publication Date Title
US4809276A (en) Memory failure detection apparatus
JPH03501305A (ja) バスデータの伝送検証システム
JPS63200249A (ja) 情報処理装置
US4761783A (en) Apparatus and method for reporting occurrences of errors in signals stored in a data processor
KR940001146B1 (ko) 정보 처리 장치의 비교 체크 기능 검사를 위한 시스템
US4429362A (en) Data buffer operating in response to computer halt signal
JPS58225453A (ja) 診断回路の誤り検出方式
JPH03189829A (ja) 情報処理装置の障害検出方法及びその装置
JPH0535512A (ja) 情報処理装置の障害検出方式
JP2704062B2 (ja) 情報処理装置
JP2864611B2 (ja) 半導体メモリ
JPS63178340A (ja) 制御用集積回路
JPS62159258A (ja) Bus診断方式
JPS61269738A (ja) デ−タ処理回路
JPS60221842A (ja) 論理装置の故障診断回路
JPH02302855A (ja) メモリ制御装置
JPH0331953A (ja) 情報処理装置
JPH0528056A (ja) メモリ装置
JPS5816487B2 (ja) コンピユ−タシステムにおける多重選択検出装置
JPH08328602A (ja) 二重系切替方式
JPS63140356A (ja) ストアチエツク機構の故障検出方式
JPS61136138A (ja) アドレスサ−チ装置
JPS59144246A (ja) デ−タ受信制御方式
GB2158622A (en) Computer controlled systems
JPS6132153A (ja) メモリ制御装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees