JPH03185376A - Hybrid integrated circuit - Google Patents
Hybrid integrated circuitInfo
- Publication number
- JPH03185376A JPH03185376A JP1325129A JP32512989A JPH03185376A JP H03185376 A JPH03185376 A JP H03185376A JP 1325129 A JP1325129 A JP 1325129A JP 32512989 A JP32512989 A JP 32512989A JP H03185376 A JPH03185376 A JP H03185376A
- Authority
- JP
- Japan
- Prior art keywords
- hybrid integrated
- data
- integrated circuit
- bus
- connection terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012360 testing method Methods 0.000 abstract description 7
- 238000001514 detection method Methods 0.000 abstract description 2
- 230000010354 integration Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 230000001360 synchronised effect Effects 0.000 description 5
- 230000007547 defect Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000013075 data extraction Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は集積回路に関する。[Detailed description of the invention] [Industrial application field] TECHNICAL FIELD This invention relates to integrated circuits.
従来の混成集積回路において、特にデジタル回路を有す
る混成集積回路ではモノリシックICの集積度の向上に
より、これらのモノリシックICをそのまま搭載した混
成集積回路が増加しており、内部データバス構造をもつ
デジタル混成集積回路となり、集積度が飛躍的に向上し
てきている。In conventional hybrid integrated circuits, especially hybrid integrated circuits with digital circuits, due to the improvement in the degree of integration of monolithic ICs, the number of hybrid integrated circuits that are equipped with these monolithic ICs as is is increasing, and digital hybrid integrated circuits with an internal data bus structure are increasing. With the advent of integrated circuits, the degree of integration has increased dramatically.
しかし、上記のような集積度の向上に対し混成集積回路
のテストの容易化技術については、特別な処理を行なっ
ていなかった。However, no special processing has been carried out regarding techniques for facilitating testing of hybrid integrated circuits in response to the above-mentioned improvement in the degree of integration.
上述の従来のデジタル回路を有する混成集積回路は、テ
ストの容易化技術について特別の処置をとっていないた
め、集積度の向上に伴って電気的特性の検査の難易度が
急激に増加してきており、混成集積回路の集積度をあげ
る上での大きな障害となっている。The above-mentioned conventional hybrid integrated circuits with digital circuits do not take any special measures to facilitate testability, so the difficulty of testing electrical characteristics has increased rapidly as the degree of integration has increased. This is a major obstacle to increasing the degree of integration of hybrid integrated circuits.
とりわけ第3図に示すように、内部データバス4をもつ
デジタル混成集積回路においては、内部データバス4上
のデータの確認が行なえない為に電気的特性の検査の難
易度が高くなり、不良検出率の低下など問題を発生させ
ている。In particular, as shown in FIG. 3, in a digital hybrid integrated circuit having an internal data bus 4, it is not possible to check the data on the internal data bus 4, making it difficult to test electrical characteristics, making it difficult to detect defects. This is causing problems such as a decline in the ratio.
また、この問題を解決するために内部データバスの情報
を取り出すために混成集積回路に各データバス毎に端子
を設けた場合には、測定のための端子が急激に増加する
こととなり、外形の大型化や実質的な集積度の低下を招
いてしまっている。Furthermore, in order to solve this problem, if a terminal is provided for each data bus in a hybrid integrated circuit in order to extract information from the internal data bus, the number of terminals for measurement will increase rapidly, and the external This has led to an increase in size and a reduction in the actual degree of integration.
本発明の目的は、極端の端子数の増加を伴わずに混成集
積回路上の各モノリシックIC毎にテストを実施するこ
とが可能となり、不良検出率を向上することができる。An object of the present invention is to make it possible to test each monolithic IC on a hybrid integrated circuit without drastically increasing the number of terminals, thereby improving the defect detection rate.
本発明の混成集積回路では、該混成集積回路の内部デー
タバス上の部分に設けたデータ取り出し用の素子と、こ
の素子を介して、内部データバスの情報を該混成集積回
路より取り出すことのできる接続端子とを有している。The hybrid integrated circuit of the present invention includes a data retrieval element provided on a portion of the internal data bus of the hybrid integrated circuit, and information on the internal data bus can be retrieved from the hybrid integrated circuit via this element. It has a connection terminal.
次に、本発明について図面を参照して説明する。 Next, the present invention will be explained with reference to the drawings.
第1図は本発明の第1の実施例の回路ブロック図である
。FIG. 1 is a circuit block diagram of a first embodiment of the present invention.
モノリシックICで構成された各デジタル回路ブロック
1.デジタル回路ブロック2およびデータ取り出し用の
素子3は、お互いには内部データバス4を介して・混成
集積回路内部で接続されている。Each digital circuit block composed of a monolithic IC 1. The digital circuit block 2 and the data retrieval element 3 are connected to each other via an internal data bus 4 inside the hybrid integrated circuit.
また、内部データバス4に対応して設けられるデータ取
り出し用素子3はデータ出力用配線部5を介して混成集
積回路のバスデータ状態出力用外部接続端子6を有して
いる。Further, the data retrieval element 3 provided corresponding to the internal data bus 4 has an external connection terminal 6 for outputting bus data status of the hybrid integrated circuit via a data output wiring section 5.
ここでは、データ取り出し用の素子3として、データバ
スのビット数に応じたD/A変換機を用いた例である。Here, an example is shown in which a D/A converter corresponding to the number of bits of the data bus is used as the element 3 for data extraction.
混成集積回路を動作させたときに内部データバスの状態
は、逐次バスデータ状態出力用外部接続端子6を介して
混成集積回路の外部より観察できる状態にある。When the hybrid integrated circuit is operated, the state of the internal data bus can be observed from outside the hybrid integrated circuit via the external connection terminal 6 for sequential bus data state output.
この為、混成集積回路のテスト時にはこのデータバス状
態出力用外部接続端子6の電圧を測定することにより内
部データバスの状態を検査することが可能となり、混成
集積回路内の状態に対する不良検出力の向上が可能とな
った。Therefore, when testing a hybrid integrated circuit, the state of the internal data bus can be inspected by measuring the voltage of the external connection terminal 6 for outputting the data bus state. Improvement was possible.
第2図は本発明の第2の実施例の回路ブロック図である
。FIG. 2 is a circuit block diagram of a second embodiment of the present invention.
ここでは、データ取り出し用の素子7として、データバ
スのビット数に応じた並列/直列データ変換器を用いた
例である。Here, an example is shown in which a parallel/serial data converter corresponding to the number of bits of the data bus is used as the element 7 for data extraction.
ここでは、データ取り出し用素子7はデータ出力用配線
部8を介して混成集積回路のバスデータ状態出力用外部
接続端子9を持つと共にデータ出力時に必要な同期制御
信号をデータ取り出し用素子7に与えるための同期制御
信号入力端子10および同期制御入力信号用配線部11
を有している。Here, the data retrieval element 7 has an external connection terminal 9 for outputting the bus data status of the hybrid integrated circuit via a data output wiring section 8, and provides the data retrieval element 7 with a synchronization control signal necessary for data output. synchronous control signal input terminal 10 and synchronous control input signal wiring section 11 for
have.
この為、混成集積回路の検査時には、同期制御信号入力
端子10より適時に制御信号を入力することにより内部
データバスの状態をバスデータ状態出力用外部接続端子
9より測定できることとなり、実施例1と同様の効果を
発揮することができる。Therefore, when testing a hybrid integrated circuit, by timely inputting a control signal from the synchronous control signal input terminal 10, the state of the internal data bus can be measured from the external connection terminal 9 for outputting the bus data state. A similar effect can be achieved.
以上説明したように、本発明は、内部データバスの部分
にデータ取り出し用の素子と、この素子を介して、内部
データバスの情報を混成集積回路より取り出すことので
きる接続端子を有することにより、外部端子数の大幅な
増加をすること無〈従来の混成集積回路で問題となって
いた、デジタル回路における内部データバスの状態に対
する不良検出力を大幅に向上できる効果がある。As explained above, the present invention has a data retrieval element in the internal data bus section and a connection terminal through which information on the internal data bus can be retrieved from the hybrid integrated circuit. There is no need to significantly increase the number of external terminals.It has the effect of greatly improving the ability to detect defects in the internal data bus status of digital circuits, which has been a problem with conventional hybrid integrated circuits.
第1図は、本発明の第1の実施例のブロック図、第2図
は、本発明の第2の実施例のブロック図、第3図は、従
来の混成集積回路の一例のブロック図である。
l・・・・・・デジタル回路ブロック、2・・・・・・
デジタル回路ブロック、3・・・・・・データ取り出し
用素子(D/A変換器)、4・・・・・・内部データバ
ス、5・・・・・・データ出力用配線部、6・・・・・
・バスデータ状態出力用外部接続端子、7・・・・・・
データ取り出し用素子(並列/直列データ変換器)、訃
・・・・・データ出力用配線部、9・・・・・・バスデ
ータ状態出力用外部接続端子、lO・・・・・・同期制
御信号入力端子、11・・・・・・同期制御入力信号用
配線部、12・・・・・・外部接続端子(バスデータ状
態出力用外部接続端子以外分)。FIG. 1 is a block diagram of a first embodiment of the present invention, FIG. 2 is a block diagram of a second embodiment of the present invention, and FIG. 3 is a block diagram of an example of a conventional hybrid integrated circuit. be. l...Digital circuit block, 2...
Digital circuit block, 3... Data retrieval element (D/A converter), 4... Internal data bus, 5... Data output wiring section, 6... ...
・External connection terminal for bus data status output, 7...
Data retrieval element (parallel/serial data converter), data output wiring section, 9... external connection terminal for bus data status output, lO... synchronous control Signal input terminal, 11... Wiring section for synchronous control input signal, 12... External connection terminal (other than external connection terminal for bus data status output).
Claims (1)
バス上の部分に設けたデータ取り出し用の素子と、この
素子を介して、内部データバスの情報を該混成集積回路
より取り出すことのできる接続端子とを有することを特
徴とする混成集積回路。In a hybrid integrated circuit, a data retrieval element provided on a portion of the internal data bus of the hybrid integrated circuit, and a connection terminal from which information on the internal data bus can be retrieved from the hybrid integrated circuit via this element. A hybrid integrated circuit characterized by having:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1325129A JPH03185376A (en) | 1989-12-14 | 1989-12-14 | Hybrid integrated circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1325129A JPH03185376A (en) | 1989-12-14 | 1989-12-14 | Hybrid integrated circuit |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH03185376A true JPH03185376A (en) | 1991-08-13 |
Family
ID=18173402
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1325129A Pending JPH03185376A (en) | 1989-12-14 | 1989-12-14 | Hybrid integrated circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH03185376A (en) |
-
1989
- 1989-12-14 JP JP1325129A patent/JPH03185376A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2827229B2 (en) | Semiconductor integrated circuit | |
JPH03185376A (en) | Hybrid integrated circuit | |
JPH01129432A (en) | Integrated circuit | |
JPH0718914B2 (en) | LSI tester | |
KR930006962B1 (en) | Semiconductor testing method | |
JPH0727827A (en) | Module and semiconductor integrated circuit device using the same | |
JPH03115873A (en) | Semiconductor integrated circuit | |
JPS6235644A (en) | Semiconductor device | |
JPS6116519A (en) | Testing process of integrated circuit | |
JPH043642A (en) | Key telephone system | |
JPH04134275A (en) | Logical circuit | |
JPS60179667A (en) | Checking method of hybrid ic | |
JPH01293650A (en) | Integrated circuit | |
JPH04206864A (en) | Semiconductor inspecting device | |
JPS60174963A (en) | Electronic package testing circuit | |
JPH1090360A (en) | Short/open inspection apparatus for terminals at lsi | |
JPS60196954A (en) | Integrated circuit | |
JPS6342140A (en) | Manufacture of semiconductor integrated circuit device | |
JPH026772A (en) | Integrated circuit | |
JPH04345320A (en) | D/a converter | |
JPH03242572A (en) | Semiconductor integrated circuit | |
JPH01176963A (en) | Lsi | |
JPH0438846A (en) | Function test method of semiconductor integrated circuit device | |
JPH0436464B2 (en) | ||
JPH03293572A (en) | Board part inspecting circuit |