JPH0318188A - 多信号方式対応デジタル画像信号処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は多数のテレビジョン標準方式や画像信号方式（
以下多信号方式と称する）対応デジタル画像信号処理装
置に係り，特に画像信号を記憶・再生するメモリの書き
込みまたは読みだしタイミング生或用ＡＦＣ回路の動作
を多信号方式に対応させる手段を備えた多信号方式対応
デジタル画像信号処理装置に関する． ［従来の技術］ 従来のＶＴＲは，日経エレクトロニクス，　１９８６年
ＩＯ月２０日（Ｎ　Ｏ　．　４０６）１９５頁から２０
８頁『フィールドメモリを内蔵してサーチモードでのノ
イズバーやスキュー歪を改善する家庭用ＶＴＲＪに記載
のように、スキューレスサーチ，ノイズレスサーチ，ス
トロボ効果（マルチ画面），モザイク効果，ソラリゼー
ション効果などの例はあるが．ＮＴＳＣ，ＰＡＬ，ＳＥ
ＣＡＭなど各信号方式を兼用した回路にはなっていなか
った． 第７図は上記従来技術による回路を簡略化したブロック
図であって、入力端子１０より映像信号が入力され、Ｌ
ＰＦ８により、映像信号の通過帯域を制限し、アナログ
デジタル変換器５（以下Ａ／Ｄコンバーターと呼ぶ）に
よりデジタル信号に変換する．変換されたデジタル信号
はメモリ６に書き込まれる．さらにメモリから読みださ
れたデジタル信号はデジタルアナログ変換器７（以下Ｄ
／Ａコンバーターと呼ぶ）によりアナログ信号に変換さ
れる．変換されたアナログ信号はＬＰＦ９により不用或
分が取り除かれて出力端子１ｌにより出力される。ここ
でコントローラ４はＡ／Ｄコンバーター，メモリ６及び
Ｄ／Ａコンバーター７に制御信号を与え、信号処理を行
う。入力端子１０より入力した映像信号から同期信号検
出回路２（　Ｓ　ｙｎｃ．　Ｓ　ｅｐ．）により、同期
信号部のみが抽出される．抽出された同期信号は複合同
期信号であり，ＡＦＣ１により水平同期信号（ＨＤ）が
取り出される．取り出された水平同期信号はコントロー
ラ４に入力し、メモリ６からの書き込み読みだし基準信
号となる．一方、同期検出回路２の出力は垂直同期信号
検出回路３　（ＶＳｙｎｃ．　Ｓｅｐ．）により、垂直
同期信号を抽出する。油出された垂直同期信号（ＶＤ）
はメモリコントローラ４に入力され，メモリ６からの書
き込み読みだしの基準信号となる． ここで、ＡＧＣ１がＮＴＳＣ方式に設定された場合に、
ＰＡＬ信号を入力するとＡＦＣはコントローラ４が必要
とする正規の位相には同期するようにはなっていなかっ
た。

［発明が解決しようとする課題コ 上記従来技術はＮＴＳＣ，ＰＡＬ，ＳＥＣＡＭ各信号方
式に対してメモリからの書き込みまたは読みだし用の同
期信号発生器であるＡＦＣ回路の同期位相を切り換える
ようにはなっておらず、各信号方式に対応して切り換え
ないで使用すると、同期位相が変動するために色信号処
理回路の誤動作やスキューなどの問題があった。

本発明は各種信号方式に対応するＡＦＣ回路を提供する
ことを目的とする． ［課題を解決するための手段コ 上記目的は、ＡＦＣ回路にその同期位相を切り換える切
換手段を設け、ＡＦＣ回路の自走周波数を各信号方式に
対応させて切り換え、あるいはＡＦＣ回路の同期信号出
力を各信号方式ごとに遅延量を切り換えて出力する手段
を設けたことによリ達成される。

［作用］ ＡＦＣに設けた信号方式切換手段はＡＦＣの同期位相を
切り換えるように動作する。それによって、次段のデジ
タル信号処理回路は正規の位相で同期信号を得ることが
できるので、誤動作することが無い．また、各方式ごと
に正規の位相で同期するＡＦＣを用意することにより、
次段のデジタル信号処理回路は正規の位相で同期信号を
得ることができるので誤動作することが無い。さらに，
ＡＦＣに各方式ごとの自走周波数切換回路を設けること
により，ＡＦＣは各方式ごとに正規の位相で同期するこ
とができるので次段のデジタル信号処理回路は誤動作す
ることが無い． ［実施例］ 以下、本発明の第１実施例を第１図及び第２図により説
明する。本実施例はＮＴＳＣ方式，ＰＡＬ方式に対応し
たデジタル画像信号処理回路の一例である． 第１図は本発明の一実施例のブロック図，第２図はＡＦ
Ｃ部の同期位相説明図である．まず第１図を用いて動作
の説明をする。入力端子１０より映像信号が入力され，
ＬＰＦ８により映像信号の通過帯域を制限し、Ａ／Ｄコ
ンバーター５によりデジタル信号に変換する。変換され
たデジタル信号はメモリ６に書き込まれる．さらにメモ
リ６から読みだされたデジタル信号はＤ／Ａコンバータ
ー７によりアナログ信号に変換される。

変換されたアナログ信号はＬＰＦ９により不用信号が取
り除かれて出力端子１１により出力される．ここでコン
トローラ４はＡ／Ｄコンバーター５，メモリ６及びＤ／
Ａコンバーター７に制御信号を与え、信号処理を行う． 入力端子ｌＯより入力した映像信一号は同期信号検出回
路２（Ｓｙｎｃ．Ｓｅｐ．）により，同期信号部のみが
抽出される．抽出された同期信号は複合同期信号であり
、ＡＦＣＩにより水平同期信号（ＨＤ）が取り出される
。取り出された水平同期信号はコントローラ４に入力さ
れ、メモリ６からの書き込み読みだし基準信号となる。

一方，同期検出回路２の出力は垂直同期信号検出回路３
（ＶＳｙｎｃ．Ｓｅｐ．）により、垂直同期信号を抽出
する。抽出された垂直同期信号（ＶＤ）はメモリコント
ローラ４に入力され、メモリ６からの書き込み読みだし
の基準信号となる．ここで．ＮＴＳＣおよびＰＡＬ方式
判別信号入力端子１２を設け、その判別信号をＡＦＣＩ
に入力する。ＡＦＣＩでは判別信号により、同期信号検
出回路２から出力される同期信号に対して出力水平同期
信号の同期位相を切り換える機能を持たせている。

次にＡＦＣＩの同期位相について第２図を用いて説明す
る． 第２図には上から順に（ａ）入力映像信号、（ｂ）ＮＴ
ＳＣ信号方式に設定時のＡＦＣ同期信号出力同期位相（
ＮＴＳＣ：設定条件１）．（ｃ）ＮＴＳＣ信号方式設定
のままでＰＡＬ方式映像信号を入力した際のＡＦＣ同期
信号出力同期位相（ＰＡＬ：設定条件１）　、（ｄ）Ａ
ＦＣの同期位相調整回路をＰＡＬ方式に切り換えた時の
同期信号出力同期位相（ＰＡＬ　：設定条件２）を示し
たものである。

第１図において、入力端子１０より入力されたＮＴＳＣ
方式映像信号とＮＴＳＣモードにおけるＡＦＣＩの同期
位相は第２図（ＮＴＳＣ：設定条件１）に示すとおりで
ある．この状態でＰＡＬ方式映像信号を第１図の映像信
号入力端子１０に入力するとＡＦＣＩの同期位相は第２
図（ＰＡＬ：設定条件１）に示すように入力映像信号の
水平同期信号に比べΔｔ位相が進んでしまう．この状態
でＡＦＣＩの水平同期出力信号をコントローラ４に用い
ると、メモリへの書き込みまたは読みだしの位相がずれ
てしまい正しく信号処理ができなくなってしまう。そこ
で、ＰＡＬ　（設定条件２）に示すごと＜ＮＴＳＣおよ
びＰＡＬ方式判別信号により、ＡＦＣ１の同期位相を切
り換えて、入力映像信号と水平同期信号の位相を一致さ
せることにより、コントローラ４の誤動作を防いでいる
．本実施例によればコントローラ４は信号方式がＮＴＳ
Ｃ，ＰＡＬと切り換わっても制御の基準となる水平同期
信号の同期位相を方式ごとに切り換えることができるの
でコントローラの誤動作をなくすことができる効果があ
る。

次に、本発明の第２実施例を第３図を用いて説明する． 第３図は本発明の第２実施例のブロック図を示したもの
であって，第１図と異なる点は．ＡＦＣ回路を各方式ご
とにそれぞれ別個に設け、ＡＦＣ回路の水平同期出力信
号を切り換える手段を設けた点が異なる．一例として図
中ＡＦＣＩはＮＴＳＣ方式に設定し．ＡＦＣ１３はＰＡ
Ｌ方式に設定する。ここで、ＮＴＳＣ／ＰＡＬ切換制御
信号入力端子１２より入力する制御信号により切換スイ
ッチ１４を制御して入力する水平同期信号を各方式に設
定した方のＡＦＣ回路の出力信号をコントローラ４に入
力するようにする。

本実施例によれば第１実施例の効果の他に１つのＡＦＣ
でＮＴＳＣおよびＰＡＬ方式を切り換えて対応できない
場合に同様の動作が可能となる効果がある。

次に、上記本発明の第１実施例について、その具体的構
戒を説明する。

第４図は第１図におけるＡＦＣＩの内部回路の一例を示
すブロック図である。以下、その動作の説明をする． 入力端子２２より同期信号検出回路２の複合同期信号が
入力される。入力した複合同期信号はＶＣＯ１７の同期
信号出力と位相比較器１５により位相検波される。位相
比較器ｌ５の検波出力はＬＰＦ１６により不用信号が帯
域制限されＶＣＯ１７に制御信号として入る．ここで、
可変抵抗器２１及び１９トランジスタ２０はＶＣＯ１７
の自走周波数をＮＴＳＣおよびＰＡＬ方式判別信号入力
端子１２より入力する制御信号により切り換えるための
回路である．ＰＡＬモード時は入力端子１２はＬＯＷレ
ベルとなり、トランジスタ２０はカットオフし、可変抵
抗器２１のみが有効になる。可変抵抗器２ｌにより正規
の位相になるようにｖＣ０１７の自走周波数を調整する
。次にＮＴＳＣモード時には入力端子１２をＨＩＧＨレ
ベルとし、トランジスタ２０をオン状態にする．この時
，ＶＣ０１７の自走周波数は可変抵抗器２ｌ及び１９で
決まり、可変抵抗器１９を調整することによりＮＴＳＣ
モードでの水平同期信号同期位相を正規の位置にできる
。

本構戒によれば、第１実施例において、ＡＦＣの制御範
囲が狭い場合など、ＶＣＯの自走周波数が各信号方式で
異なる位置に調整する必要が有る場合にも適応すること
ができる効果がある．第５図は第１図におけるＡＦＣの
他の内部構成を示したブロック図である。本実施例が第
４図と異なる点はＶＣＯ１　７の自走周波数を変えずに
ＶＣＯ１７の水平同期信号出力を遅延線２３および２４
を用いて位相比較器に入るＶＣＯ１７の出力信号の位相
を各信号方式ごとにスイッチ２５を用いて切り換えて．
ＡＦＣの同期位相を切り換える点がである． 本構威によれば、第１図において，信号方式間で同期位
相差（Δｔ）が大きく異なる場合にでも同期位相を遅延
線２３および２４にて調整できるという効果がある。

第６図は第１図におけるＡＦＣの内部構成の他の例を示
したブロック図である．本実施例が第４図及び第５図の
構成と異なる点は，同期位相調整用の遅延線２３および
２４をＡＦＣループの外においた点である． 本構成によれば，第１図において．ＡＦＣ回路をＩＣ（
集積回路）としてＶＣＯ１７から位相比較器１５の間が
ＩＣ内部でつながり，同期位相を調整できないような場
合であっても、同期位相を所望の位相に同期させること
が可能になるという効果がある。

［発明の効果］ 以上説明したように，本発明によれば，メモリの書き込
みまたは読みだしの基準となる水平同期信号生或用ＡＦ
Ｃ回路の同期位相を各信号方式に対応して切り換えるこ
とができるので、信号方式が異なった場合のデジタル画
像信号処理回路の誤動作を防ぐことのできる優れた機能
の多信号方式対応デジタル画像信号処理装置を提供でき
る．

【図面の簡単な説明】

第ｌ図は本発明によるデジタル信号処理装置の第１実施
例のブロック図、第２図は本発明の第１実施例のＡＦＣ
部の同期位相説明図、第３図は本発明の第２実施例のブ
ロック図、第４図は本発明の第ｌ実施例におけるＡＦＣ
部の具体的構成を示すブロック図、第５図は本発明の第
１実施例におけるＡＦＣ部の他の具体的構戒を示すブロ
ック図，第６図は本発明の第１実施例におけるＡＦＣ部
のさらに他の具体的構成を示すブロック図、第７図は従
来技術を説明するデジタル信号処理装置のブロック図で
ある． １・・・・・・ＡＦＣ回路、２・・・・・・同期信号検
出回路，３・・・・・・垂直同期信号検出回路、４・・
・・・・コントローラ，５・・・・・・Ａ／Ｄコンバー
ター　６・・・・・・メモリ，７・・・・・・Ｄ／Ａコ
ンバーター，８，９・・・・・・ＬＰＦ、１２・・・・
・・ＮＴＳＣ／ＰＡＬ切換信号入力端子，工５・・・・
・・位相比較器，１７・・・・・・ＶＣ０．１９，２１
・・・・・・可変抵抗器、２３．２４・・・・・・遅延
線、２５・・・・・・切換スイッチ． ｌ２ ＮＴＳＣ／ＰＡＬ 第 １ 図 １２図 第５図 第６図 ｌ２ １３図 第４ 図

Claims (1)

1. 【特許請求の範囲】 １、アナログデジタル変換回路と、画像信号をフィール
   ドまたはフレーム単位で記憶するメモリと、メモリコン
   トロール回路と、デジタルアナログ変換回路とから成る
   多信号方式対応デジタル画像信号処理装置において、画
   像信号を前記メモリに書き込みまたは読みだすための基
   準となる水平同期信号生成用ＡＦＣ回路を設け、このＡ
   ＦＣ回路に水平同期信号出力同期位相を各信号方式ごと
   に切り換える切換手段を備えたことを特徴とする多信号
   方式対応デジタル画像信号処理装置。 ２、請求項１において、前記ＡＦＣ回路を各信号方式ご
   とにそれぞれ設け、上記ＡＦＣ回路の出力同期信号を選
   択するためのスイッチを備えたことを特徴とする多信号
   方式対応デジタル画像信号処理装置。 ３、請求項１において、前記ＡＦＣ回路の水平同期信号
   出力同期位相を各信号方式ごとに切り換える手段は上記
   ＡＦＣ回路を構成するＶＣＯ回路の自走周波数を切り換
   える切換手段であり。 この切換手段により各信号方式それぞれに対応した水平
   同期信号を選択することを特徴とする多信号方式対応デ
   ジタル画像信号処理装置。 ４、請求項１において、前記ＡＦＣの同期位相を各信号
   方式ごとに切り換える切換手段は、ＡＦＣの水平同期信
   号の出力を遅延させる遅延回路をＶＣＯから位相検波器
   の間またはＶＣＯから次段回路の間に設けて上記遅延回
   路の遅延量を各信号方式ごとに切り換える遅延量切換手
   段であることを特徴とする多信号方式対応デジタル画像
   信号処理装置。