JPH0317570A - 高周波特性評価用治具 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、例えばマイクロ波帯で動作するトランジス
タなどの半導体装置の高周波特性を評価するために用い
られる高周波特性評価用治具に関するものである． 〔従来の技術〕 第５図はマイクロ波で動作する電界効果トランジスタ（
以下、ＦＥＴと称す）の高周波特性の評価項目の一つで
ある雑音指数ＮＦを測定する場合のブロック図であり、
図において、（１）は雑音指数測定器、（２）はノイズ
ダイオードで、雑音指数測定器（１）からバイアス電圧
を供給され、非常に広い周波数範囲で一定レベルの雑音
電力を発生する。（３）は被測定物であるＦＥＴ　（図
示せず）が装着された高周波特性評価用治具、（４）は
高周波特性評価用治具（３）のＦＥＴにバイアス電圧を
印加するバイアス回路で、内蔵された低域フィルタによ
り高周波回路とバイアス回路が電気的に分離される．　
ｆ５１はある周波数の電力を発生するローカルオシレー
夕、（６）はミキサで、高周波特性評価用治具（３）か
ら信号、即ち、この場合は雑音電力を受け、そしてロー
カルオシレータ（知からも電力を供給されて両者の周波
数の差である中間周波数に、上記信号を変換し、雑音指
数測定器に伝達する．（７）は一方向にのみ信号を伝達
するサーキュレータで、２つのうちの１つはノイズダイ
オード（２）から高周波特性評価用治具（３）に、そし
て他の１つは高周波特性評価用治具（３）からミキサ（
６）に信号を伝達する．上記において、ノイズダイオー
ド（２）をオンあるいはオフにし、雑音指数測定器（１
）により、ノイズダイオード（２）のそれぞれの状態の
ときにミキサ（６）から出力される雑音電力を測定する
と共に、その比を求めることにより、雑音指数ＮＦの測
定が行われる。

第６図は第５図で示したような高周波特性評価に用いら
れる従来の高周波特性評価用治具の平面図、第７図は第
６図の■一■線に沿った断面図である．これらの図にお
いて、（ａは導電性の良い金属で作られた基体、（９Ａ
），　（９Ｂ）はマイクロ波帯で低損失の特性を有する
、例えば、アルミナセラミックやテフロン等で作られた
誘電体基板で、第７図において下面は全面メタライズさ
れ、基体（８）にはんだ付けにより固定されている，　
（ＩＯＡ），（ＩＯＩＩ）はそれぞれ誘電体基板（９Ａ
），　（９Ｂ）の、第７図において上面、即ち、第６図
において表面測に形戒された入力整合回路、出力整合回
路で、薄膜導体をエッチングし、回路パターンを画いて
形戒されたマイクロストリップライン構造になっている
。

（ＩＩ）は他の装置や器具（共に図示せず）と高周波特
性評価用治具を接続するためのコネクタ、（ｌ２）は金
属側板で、コネクタ（ｌ１）が金属側板（ｌ２）に固定
されると共に、金属側板（１２）は基板（８）に固定さ
れ、また、２つのコネクタ（ｌ１）の中心導体（ｌ３）
はそれぞれ入力および出力整合回路（ＩＯＡ）．　（１
０Ｂ）にはんだ付けされている。（ｌ４）は高周波特性
の評価が行われるＦＥＴで、基体（８）上で両誘電体基
板（９Ａ），　（９Ｂ）間に装着され、そのソース、ド
レイン、ゲートの各端子Ｓ，Ｄ，Ｇはそれぞれ基体＋８
Ｌ出力整合回路（ＩＯＢ）、人出整合回路（ＩＯＡ）に
接続されている． ＦＥＴの評価を行うに際しては、そのＦＥＴの形（種類
）、測定項目（例えば雑音指数、最大出力電力、最大電
力利得等）および測定条件（例えばバイアス電圧、バイ
アス電流、測定周波数等）を考慮して、最も低い雑音指
数が得られるように、入力および出力整合回路（ＩＯＡ
）　，　（ＩＯＢ）の回路パターン、即ち、オープンマ
イクロストリップラインの位置や長さが設計された高周
波特性評価用治具を選んで、それを用いる。

〔発明が解決しようとする課題〕

従来の高周波特性評価用治具は以上のように構成されて
いるので、高周波特性の評価が行われる半導体装置の形
（種類〉、測定項目および測定条件に応じて適切な入力
および出力整合回路を有するものを用いるためには多く
の高周波特性評価用治具を準備しておかねばならず、そ
のため、費用が高くなり、大きな保管スペースが必要に
なるなどの問題点があった． この発明は上記のような問題点を解消するためになされ
たもので、費用が少なく、保管スペースが小さくて済む
高周波特性評価用治具を得ることを目的とする。

〔課題を解決するための手段〕

この発明に係る高周波特性評価用治具は、入力整合回路
および出力整合回路が形或された誘電体基板を、基本に
着脱可能に取り付けるようにしたものである． 〔作　　用〕 この発明における高周波特性評価用治具は、誘電体基板
が基体に対して着脱可能となっているので、評価される
半導体装置の形（種類）、測定項目、測定条件に応じて
適切な入力および出力整合回路を有する誘電体基板を選
んでこれを基体に取り付け、また、測定条件などを変更
するときは適切な誘電体基板に取り替えることができる
．〔発明の実施例〕 以下、この発明の一実施例を図について説明する．第１
図はこの発明の一実施例による高周波特性評価用治具を
示す平面図、第２図は第１図の■一■線に沿った断面図
である．これらの区において、（８１，　＜Ｉｔ）〜（
ｌ４）およびＳ，Ｄ，Ｇは第６図，第７図の場合と同様
であるので説明を省略する．（１５Ａ）　，　（１５Ｂ
＞は第６図の（９Ａ）．　（９８）と同様の材料で作ら
れた下部誘電体基板、（１６Ａ），　（１６Ｂ＞も同様
の材料で作られた上部誘電体基板で、第２図において下
部誘電体基板（１５八），　（１５Ｂ）の下面は全面メ
タライズされて基体（８）にはんだ付けにより固定され
、支持されている．その上に上部誘電体基板（ｆ６Ａ）
，（１６Ｂ）が重ねられ、ねじ（ｌ７）により基体（８
）に着脱可能に取り付けられている．第３図は第１図の
高周波特性評価用治具から上部誘電体基板（１６Ａ）（
１６Ｂ）を取りはずしたときの平面図、第４図はその一
方の上部誘電体基板（１６８）の底面図で、第２図にお
いて下方から見たときに相当する．上部誘電体基板（１
６Ｂ）の、第２図において下面、即ち、第４図の表面側
には第６図の場合と同様の出力整合回路（ＩＯＢ）が形
戒されており、また、両端部（１８）はメタ、ライズさ
れている．図示を省略したが他方の上部誘電体基板（＋
６Ａｌも同様になっており、第６図の場合と同様の入力
整合回路（ＩＯＡ＞が形成されている．下部誘電体基板
（１５Ａ＋，　（１５Ｂ）の、第２図において上面、即
ち、第３図において表面側には直線状線路パターン〈ｌ
９）が薄膜導体で形戒されていて、コネクタ（１ｌ）の
中心導体（ｌ３）がこれにはんだ付けされている．第３
図に示す基体（８）の基板取付部（２０）は、第２図に
おいて高さが下部誘電体基板（＋５Ａ），　（２５Ｂ）
と同じレベルか、あるいは掻く少しだけ低くなっていて
、上部誘電体基板（１６Ａ＞（１６Ｂ）を基板取付部（
２０）にねじ（１７）で取り付けたときに入力整合回路
（ＩＯＡ）、出力整合回路（ＩＯＢ）の回路パターンが
直線状線路パターン（ｌ９）に確実に密着するようにな
っている．このように上部誘電体基板＜１６Ａ）　．　
（１６Ｂ）と下部誘電体基板（１５Ａ），　（＋５１３
）が重ね合わされた状態で、特性インピーダンスが５０
Ωとなるように、上部および下部誘電体基板（１６Ａ）
，　（＋６１１），　（１５Ａ），　（１５Ｂ）の厚さ
や直線状線路パターン（１９）の線路幅などが選定され
ている。

Ｆ　Ｅ　Ｔ　（１４）は第６図と同様に基体（８）上に
装着され、ソース、ドレイン、ゲートの各端子Ｓ，Ｄ，
Ｇはそれぞれ基体（８）、下部誘電体基板（１５［１）
，　＜１５Ａ）の直線状線路パターン（１９）に接続さ
れている。

入力および出力整合回路（ＩＯＡ）　，　（　ＩＯＢ）
の回路パターンの種々異なったものがそれぞれ形威され
た多数の上部誘電体基板（＋６Ａ）．　（１６Ｂ）を用
意しておき、Ｆ　Ｅ　Ｔ　（１４）の評価を行うに際し
ては、そのＦＥ　Ｔ　（１４）の形（種類）、測定項目
、測定条件に応じて最も適切なものを選択して基体（８
）に取り付けて用いる．この取り付けはねじ（ｌ７）で
されているので、測定条件を変えるときなどは、ねじ（
ｌ７）をはずして変えた測定条件に適切な入力および出
力整合回路（ＩＯＡ）．　＜ＩＯＢ）を有する上部誘電
体基板（１６Ａ），　（１６Ｂ）に取り替えて測定を行
う。

なお、上記実施例では評価対象の半導体装置としてＦ　
Ｅ　Ｔ　（１４）の場合について示したが、接合形トラ
ンジスタでもよく、また、上部誘電体基板（１６Ａ）　
，　（１６Ｂ）に入力および出力整合回路と共にバイア
ス回路等、評価対象の半導体装置の形（種類）、測定項
目、測定条件によって変更する回路を形戒しておいても
よい． 〔発明の効果〕 以上のように、この発明によれば入力および出力整合回
路が形成された誘電体基板を基体に着脱可能に取り付け
るようにしたので、評価される半導体装置の形（種類〉
、測定項目、測定条件に応じて適切な入力および出力整
合回路を有する誘電体基板を選択してこれを基体に取り
付けることができ、従って、高周波特性評価用治具全体
を多数個準備しておく必要はなく、種々の入力および出
力整合回路がそれぞれ形戒された誘電体基板のみを多数
個準備しておけばよい．そのため、費用が少なく保管ス
ペースも小さくて済む効果がある。

【図面の簡単な説明】

第ｌ図はこの発明の一実施例による高周波特性評価用泊
具を示す平面図、第２図は第１図のｎ−■線に沿った断
面図、第３図は第１図の高周波特性評価用治具から上部
誘電体基板を取りはずしたときの平面図、第４図は上部
誘電体基板の底面図、第５図は雑音指数を狙定する場合
のブロック図、第６図は従来の高周波特性評価用治具を
示す平面図、第７図は第６図の■一■線に沿った断面図
である． 図において、（８）は基体、（ＩＯＡ＞．　（ＩＯＢ）
はそれぞれ入力および出力整合回路、（ｌ４）はＦＥＴ
、（＋　６Ａ）　，　（１６Ｂ）は上部誘電体基板、（
１７）はねじである． なお、各図中同一符号は同一または相当部分を示す． 第１図 第２図 第３図 第４図 第６図 ８ 第７図

Claims (1)

【特許請求の範囲】
1. 　ストリップライン構造の入力整合回路および出力整合
   回路が形成された誘電体基板とこの誘電体基板を支持す
   る基体とを備えると共に、半導体装置が装着されて上記
   入力整合回路および出力整合回路に電気的に接続され、
   その高周波特性を評価するために用いられるものにおい
   て、誘電体基板を基体に対して着脱可能としたことを特
   徴とする高周波特性評価用治具。