JPH0317473Y2 - - Google Patents
Info
- Publication number
- JPH0317473Y2 JPH0317473Y2 JP9479484U JP9479484U JPH0317473Y2 JP H0317473 Y2 JPH0317473 Y2 JP H0317473Y2 JP 9479484 U JP9479484 U JP 9479484U JP 9479484 U JP9479484 U JP 9479484U JP H0317473 Y2 JPH0317473 Y2 JP H0317473Y2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- power supply
- circuit
- transistor
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000003990 capacitor Substances 0.000 claims description 21
- 239000003381 stabilizer Substances 0.000 claims 1
- 230000007423 decrease Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 2
- 238000013016 damping Methods 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
Landscapes
- Electronic Switches (AREA)
Description
【考案の詳細な説明】
〔考案の技術分野〕
本考案はリセツト信号発生装置に係わり、特に
電源が瞬間的に遮断しても確実にリセツト信号を
負荷電子回路へ印加できるリセツト信号発生装置
に関する。
電源が瞬間的に遮断しても確実にリセツト信号を
負荷電子回路へ印加できるリセツト信号発生装置
に関する。
一般にフリツプフロツプ等の順序回路を含む論
理回路やマイクロコンピユータ等の電子回路に
は、外部から例えば＋5V等のような回路駆動用
の直流安定電圧を供給する必要があるのみなら
ず、電源投入時又は不慮の停電発生時に上記各回
路を初期化するためのリセツト信号を供給する必
要がある。
理回路やマイクロコンピユータ等の電子回路に
は、外部から例えば＋5V等のような回路駆動用
の直流安定電圧を供給する必要があるのみなら
ず、電源投入時又は不慮の停電発生時に上記各回
路を初期化するためのリセツト信号を供給する必
要がある。
このような負荷電子回路にリセツト信号を供給
するリセツト信号発生装置は例えば第４図のよう
に構成されている。すなわち、100ボルトの交流
電源１から供給される交流電圧は電源トランス２
にて減圧された後、ダイオードブリツジで構成さ
れた整流回路３にて全波整流される。整流回路３
の出力電圧VPは平滑コンデンサ４にてリツプル
成分が吸収された後直流安定化電源回路５にて必
要とする値の直流安定電圧VCに変換され、負荷
電子回路６の電源端子Vccへ入力される。
するリセツト信号発生装置は例えば第４図のよう
に構成されている。すなわち、100ボルトの交流
電源１から供給される交流電圧は電源トランス２
にて減圧された後、ダイオードブリツジで構成さ
れた整流回路３にて全波整流される。整流回路３
の出力電圧VPは平滑コンデンサ４にてリツプル
成分が吸収された後直流安定化電源回路５にて必
要とする値の直流安定電圧VCに変換され、負荷
電子回路６の電源端子Vccへ入力される。
直流安定化電源回路５から出力される直流安定
電圧VCはpnp型のトランジスタ７のエミツタへ印
加されており、このトランジスタ７のエミツタと
コレクタ間にはコンデンサ８が介挿されている。
さらにコレクタと接地間に抵抗９が接続されてい
る。トランジスタ７のコレクタに接続された抵抗
９の端子電圧VRは前記負荷電子回路６のリセツ
ト端子Ｒへリセツト信号として印加される。トラ
ンジスタ７のベースには、整流回路３の正側出力
端子と接地間に介挿された２個の分圧抵抗１０，
１１にて分圧された整流回路３の出力電圧VPの
分圧電圧がベース電圧VLとして電圧印加されて
いる。なお、各分圧抵抗１０，１１の抵抗値は正
常動作時にベース電圧VLの値が直流安定電圧VM
より若干大きくなるように設定されている。また
トランジスタ７のベースとエミツタ間にトランジ
スタ保護用のダイオード１２が接続されている。
電圧VCはpnp型のトランジスタ７のエミツタへ印
加されており、このトランジスタ７のエミツタと
コレクタ間にはコンデンサ８が介挿されている。
さらにコレクタと接地間に抵抗９が接続されてい
る。トランジスタ７のコレクタに接続された抵抗
９の端子電圧VRは前記負荷電子回路６のリセツ
ト端子Ｒへリセツト信号として印加される。トラ
ンジスタ７のベースには、整流回路３の正側出力
端子と接地間に介挿された２個の分圧抵抗１０，
１１にて分圧された整流回路３の出力電圧VPの
分圧電圧がベース電圧VLとして電圧印加されて
いる。なお、各分圧抵抗１０，１１の抵抗値は正
常動作時にベース電圧VLの値が直流安定電圧VM
より若干大きくなるように設定されている。また
トランジスタ７のベースとエミツタ間にトランジ
スタ保護用のダイオード１２が接続されている。
このような構成のリセツト信号発生装置におい
て、交流電源１が投入され負荷電子回路６の電源
端子Vccに直流安定化電源回路５から正規の直流
安定電圧VMが供給されている状態では第５図に
示すように、直流安定化電源回路５から出力され
る直流安定電圧VCは整流回路３の出力電圧VPを
分圧したベース電圧VBより低いのでトランジス
タ７は導通しない。したがつて、負荷電子回路６
のリセツト端子Ｒに印加される端子電圧VRは０
ボルトであり負荷電子回路６はリセツトされな
い。
て、交流電源１が投入され負荷電子回路６の電源
端子Vccに直流安定化電源回路５から正規の直流
安定電圧VMが供給されている状態では第５図に
示すように、直流安定化電源回路５から出力され
る直流安定電圧VCは整流回路３の出力電圧VPを
分圧したベース電圧VBより低いのでトランジス
タ７は導通しない。したがつて、負荷電子回路６
のリセツト端子Ｒに印加される端子電圧VRは０
ボルトであり負荷電子回路６はリセツトされな
い。
この状態において交流電源１の電圧V0が時刻t0
にて停電事故等にて遮断されると、整流回路３の
出力電圧VPの分圧電圧としてのベース電圧VBお
よび直流安定化電源回路５から出力される直流安
定電圧VCは図示するように、それぞれ一定の減
衰特性曲線を描きながら低下する。一般に整流回
路３の出力電圧VPの減衰度は直流安定化電源回
路５の出力電圧の減衰度より大きいので、時刻t1
にて直流安定電圧VCがベース電圧VBを上回る。
その結果、トランジスタ７は導通してコンデンサ
８に充電された電荷がトランジスタ７および抵抗
９を介して放電される。しかして、端子電圧VR
はリセツト信号として時刻t1にてリセツト動作電
圧ER以上に上昇した後、抵抗９とコンデンサ８
の時定数で定まる減衰特性でもつて再び０ボルト
に低下する。このようにして、時刻t0にて電源電
圧V0が遮断された後時刻t1にて負荷電子回路６は
リセツトされる。
にて停電事故等にて遮断されると、整流回路３の
出力電圧VPの分圧電圧としてのベース電圧VBお
よび直流安定化電源回路５から出力される直流安
定電圧VCは図示するように、それぞれ一定の減
衰特性曲線を描きながら低下する。一般に整流回
路３の出力電圧VPの減衰度は直流安定化電源回
路５の出力電圧の減衰度より大きいので、時刻t1
にて直流安定電圧VCがベース電圧VBを上回る。
その結果、トランジスタ７は導通してコンデンサ
８に充電された電荷がトランジスタ７および抵抗
９を介して放電される。しかして、端子電圧VR
はリセツト信号として時刻t1にてリセツト動作電
圧ER以上に上昇した後、抵抗９とコンデンサ８
の時定数で定まる減衰特性でもつて再び０ボルト
に低下する。このようにして、時刻t0にて電源電
圧V0が遮断された後時刻t1にて負荷電子回路６は
リセツトされる。
しかしながら、上記のように構成されたリセツ
ト信号発生装置においては次のような問題があつ
た。すなわち第５図に示すように電源電圧V0に
時刻t0にて瞬間的な停電が生じたとき、前述した
ように整流回路３と直流安定化電源回路５の出力
電圧の減衰特性の差を利用してトランジスタ７を
導通させて負荷電子回路６へリセツト信号を印加
するようにしている。したがつて例えば停電する
タイミングが時刻t0より若干ずれた場合とか瞬間
停電の継続時間が極く短い場合等においては、端
子電圧VRがリセツト動作電圧ERに達する前に減
衰を開始したり、又は上記端子電圧VRがリセツ
ト動作電圧ER以上の値を維持している時間T1が
規定時間に達しない場合がある。その結果、瞬間
的な停電が生じたにもかかわらず、負荷電子回路
６がリセツトしない虞れがあつた。
ト信号発生装置においては次のような問題があつ
た。すなわち第５図に示すように電源電圧V0に
時刻t0にて瞬間的な停電が生じたとき、前述した
ように整流回路３と直流安定化電源回路５の出力
電圧の減衰特性の差を利用してトランジスタ７を
導通させて負荷電子回路６へリセツト信号を印加
するようにしている。したがつて例えば停電する
タイミングが時刻t0より若干ずれた場合とか瞬間
停電の継続時間が極く短い場合等においては、端
子電圧VRがリセツト動作電圧ERに達する前に減
衰を開始したり、又は上記端子電圧VRがリセツ
ト動作電圧ER以上の値を維持している時間T1が
規定時間に達しない場合がある。その結果、瞬間
的な停電が生じたにもかかわらず、負荷電子回路
６がリセツトしない虞れがあつた。
本考案はこのような事情に基づいてなされたも
のであり、その目的とするところは、電源遮断時
に導通すべきトランジスタに電流を供給するダイ
オードとコンデンサとからなる補助電源回路を設
けることによつて、たとえ電源に瞬間的な停電が
生じたとしても確実に有効なリセツト信号を負荷
電子回路へ印加できるリセツト信号発生装置を提
供することにある。
のであり、その目的とするところは、電源遮断時
に導通すべきトランジスタに電流を供給するダイ
オードとコンデンサとからなる補助電源回路を設
けることによつて、たとえ電源に瞬間的な停電が
生じたとしても確実に有効なリセツト信号を負荷
電子回路へ印加できるリセツト信号発生装置を提
供することにある。
本考案のリセツト信号発生装置においては、
pnp型のトランジスタのベースに交流電源に接続
された整流回路の出力電圧を抵抗で分圧した分圧
電圧を印加し、エミツタに直流安定化電源回路か
ら負荷電子回路へ出力される直流安定電圧を印加
し、コレクタに上記負荷電子回路のリセツト端子
を接続している。そして、このトランジスタのエ
ミツタと直流安定化電源回路の上記直流安定電圧
の出力端間に介挿されたダイオードと上記エミツ
タと接地間に介挿されたコンデンサとで補助電源
回路を構成している。
pnp型のトランジスタのベースに交流電源に接続
された整流回路の出力電圧を抵抗で分圧した分圧
電圧を印加し、エミツタに直流安定化電源回路か
ら負荷電子回路へ出力される直流安定電圧を印加
し、コレクタに上記負荷電子回路のリセツト端子
を接続している。そして、このトランジスタのエ
ミツタと直流安定化電源回路の上記直流安定電圧
の出力端間に介挿されたダイオードと上記エミツ
タと接地間に介挿されたコンデンサとで補助電源
回路を構成している。
以下本考案の一実施例を図面を用いて説明す
る。
る。
第１図は実施例のリセツト信号発生装置を示す
回路構成図であり、第４図と同一部分には同一符
号を付してある。したがつて重複する説明は省略
する。交流電源１から供給される交流電圧V0は
電源トランス２にて減圧された後整流回路３にて
全波整流される。整流回路３の出力電圧VPは直
流安定化電源回路５にて直流安定電圧VCに変換
され、負荷電子回路６の電源端子Vccへ入力され
る。
回路構成図であり、第４図と同一部分には同一符
号を付してある。したがつて重複する説明は省略
する。交流電源１から供給される交流電圧V0は
電源トランス２にて減圧された後整流回路３にて
全波整流される。整流回路３の出力電圧VPは直
流安定化電源回路５にて直流安定電圧VCに変換
され、負荷電子回路６の電源端子Vccへ入力され
る。
直流安定化電源回路５から出力される直流安定
電圧VCはダイオード１３を順方向に介してpnp型
のトランジスタ７のエミツタへ印加され、このト
ランジスタ７のエミツタと接地間にはコンデンサ
１４が介挿されている。このダイオード１３とコ
ンデンサ１４とで補助電源回路１５を構成してい
る。したがつてダイオード１３の順方向の電圧降
下をVDとすると、正常動作時のトランジスタ７
のエミツタ電圧VEは次式に示すように直流安定
電圧VCから電圧降下VDを減じた値となる。
電圧VCはダイオード１３を順方向に介してpnp型
のトランジスタ７のエミツタへ印加され、このト
ランジスタ７のエミツタと接地間にはコンデンサ
１４が介挿されている。このダイオード１３とコ
ンデンサ１４とで補助電源回路１５を構成してい
る。したがつてダイオード１３の順方向の電圧降
下をVDとすると、正常動作時のトランジスタ７
のエミツタ電圧VEは次式に示すように直流安定
電圧VCから電圧降下VDを減じた値となる。
VE＝VC−VD
トランジスタ７のエミツタとコレクタ間に前記
ダイオード１３を介してコンデンサ８とダイオー
ド１６との並列回路が介挿され、コレクタと接地
間に抵抗９が接続されている。トランジスタ７の
コレクタに接続された抵抗９の端子電圧VRは前
記負荷電子回路６のリセツト端子Ｒへリセツト信
号として印加される。トランジスタ７のベースに
は整流回路３の正側出力端子と接地間に介挿され
た２個の分圧抵抗１０，１１にて分圧された整流
回路３の出力電圧VPの分圧電圧がベース電圧VL
として電圧印加されている。なお、各分圧抵抗１
０，１１の抵抗値は正常動作時にベース電圧VL
の値が前記エミツタ電圧VEより若干大きくなる
ように設定されている。なお、図中１２はトラン
ジスタ保護用のダイオードである。
ダイオード１３を介してコンデンサ８とダイオー
ド１６との並列回路が介挿され、コレクタと接地
間に抵抗９が接続されている。トランジスタ７の
コレクタに接続された抵抗９の端子電圧VRは前
記負荷電子回路６のリセツト端子Ｒへリセツト信
号として印加される。トランジスタ７のベースに
は整流回路３の正側出力端子と接地間に介挿され
た２個の分圧抵抗１０，１１にて分圧された整流
回路３の出力電圧VPの分圧電圧がベース電圧VL
として電圧印加されている。なお、各分圧抵抗１
０，１１の抵抗値は正常動作時にベース電圧VL
の値が前記エミツタ電圧VEより若干大きくなる
ように設定されている。なお、図中１２はトラン
ジスタ保護用のダイオードである。
このような構成のリセツト信号発生装置におい
て、交流電源１が投入され負荷電子回路６の電源
端子Vccに直流安定化電源回路５から正規の直流
安定電圧VMが供給されている状態では第２図に
示すように、直流安定化電源回路５から出力され
る直流安定電圧VCからダイオード１３の順方向
の電圧降下VDを減じたエミツタ電圧VEは、整流
回路３の出力電圧VPを分圧したベース電圧VBよ
り低いのでトランジスタ７は導通しない。したが
つて、負荷電子回路６のリセツト端子Ｒに印加さ
れる端子電圧VRは０ボルトであり負荷電子回路
６はリセツトされない。
て、交流電源１が投入され負荷電子回路６の電源
端子Vccに直流安定化電源回路５から正規の直流
安定電圧VMが供給されている状態では第２図に
示すように、直流安定化電源回路５から出力され
る直流安定電圧VCからダイオード１３の順方向
の電圧降下VDを減じたエミツタ電圧VEは、整流
回路３の出力電圧VPを分圧したベース電圧VBよ
り低いのでトランジスタ７は導通しない。したが
つて、負荷電子回路６のリセツト端子Ｒに印加さ
れる端子電圧VRは０ボルトであり負荷電子回路
６はリセツトされない。
この状態において第５図と同様に交流電源１の
電圧V0が時刻t0にて停電事故等にて遮断される
と、整流回路３の出力電圧VPの分圧電圧として
のベース電圧VBおよび直流安定化電源回路５か
ら出力される直流安定電圧VCは第２図に示すよ
うに、それぞれ一定の減衰特性曲線を描きながら
低下する。しかし補助電源回路１５のコンデンサ
１４に充電された電荷は放電されないのでエミツ
タ電圧VEは低下しない。ベース電圧VBが時刻t2
にてエミツタ電圧VEを下回つた時点でトランジ
スタ７が導通する。その結果、補助電源回路１５
のコンデンサ１４に充電された電荷がトランジス
タ７および抵抗９を介して放電される。同時にコ
ンデンサ８に充電された電荷もダイオード１３、
トランジスタ７および抵抗９を介して放電され
る。しかして、抵抗９の端子電圧VRは図中破線
で示すようにリセツト信号として時刻t2にてリセ
ツト動作電圧ER以上に上昇した後、抵抗９とコ
ンデンサ１４，８との時定数で定まる減衰特性で
もつて再び０に低下する。しかし電源端子Vccと
リセツト端子Ｒ間に挿入されたダイオード１６に
よつて、図中実線で示すようにリセツト端子Ｒに
印加される最大電圧値が一定値EHに制限される。
しかして、時刻t0にて電源電圧V0が遮断された後
時刻t2にて負荷電子回路６はリセツトされる。
電圧V0が時刻t0にて停電事故等にて遮断される
と、整流回路３の出力電圧VPの分圧電圧として
のベース電圧VBおよび直流安定化電源回路５か
ら出力される直流安定電圧VCは第２図に示すよ
うに、それぞれ一定の減衰特性曲線を描きながら
低下する。しかし補助電源回路１５のコンデンサ
１４に充電された電荷は放電されないのでエミツ
タ電圧VEは低下しない。ベース電圧VBが時刻t2
にてエミツタ電圧VEを下回つた時点でトランジ
スタ７が導通する。その結果、補助電源回路１５
のコンデンサ１４に充電された電荷がトランジス
タ７および抵抗９を介して放電される。同時にコ
ンデンサ８に充電された電荷もダイオード１３、
トランジスタ７および抵抗９を介して放電され
る。しかして、抵抗９の端子電圧VRは図中破線
で示すようにリセツト信号として時刻t2にてリセ
ツト動作電圧ER以上に上昇した後、抵抗９とコ
ンデンサ１４，８との時定数で定まる減衰特性で
もつて再び０に低下する。しかし電源端子Vccと
リセツト端子Ｒ間に挿入されたダイオード１６に
よつて、図中実線で示すようにリセツト端子Ｒに
印加される最大電圧値が一定値EHに制限される。
しかして、時刻t0にて電源電圧V0が遮断された後
時刻t2にて負荷電子回路６はリセツトされる。
このようにダイオード１３とコンデンサ１４と
からなる補助電源回路１５を備えたリセツト信号
発生装置であれば、たとえ電源電圧V0が遮断さ
れて直流安定化電源回路５から出力される直流安
定電圧VCが低下したとしても、トランジスタ７
のエミツタ電圧VEはトランジスタ７が導通しな
い限り低下しない。一方電源電圧V0が遮断され
ると整流回路３の出力電圧VPは必ず低下する。
したがつて、トランジスタ７のベース電圧VBは
上記エミツタ電圧VE以下に低下するのでトラン
ジスタ７は必ず導通する。そして一旦導通する
と、コンデンサ１４と正常時におけるエミツタ電
圧VEとで定まる常に一定量以上の電荷がトラン
ジスタ７、抵抗９を介して放電される。したがつ
て、コンデンサ１４の値を調整することによつ
て、リセツト端子Ｒに印加される端子電圧VRが
リセツト動作電圧ER以上の値を維持している時
間T2を、規定時間以上のほぼ一定した時間値に
設定することができる。
からなる補助電源回路１５を備えたリセツト信号
発生装置であれば、たとえ電源電圧V0が遮断さ
れて直流安定化電源回路５から出力される直流安
定電圧VCが低下したとしても、トランジスタ７
のエミツタ電圧VEはトランジスタ７が導通しな
い限り低下しない。一方電源電圧V0が遮断され
ると整流回路３の出力電圧VPは必ず低下する。
したがつて、トランジスタ７のベース電圧VBは
上記エミツタ電圧VE以下に低下するのでトラン
ジスタ７は必ず導通する。そして一旦導通する
と、コンデンサ１４と正常時におけるエミツタ電
圧VEとで定まる常に一定量以上の電荷がトラン
ジスタ７、抵抗９を介して放電される。したがつ
て、コンデンサ１４の値を調整することによつ
て、リセツト端子Ｒに印加される端子電圧VRが
リセツト動作電圧ER以上の値を維持している時
間T2を、規定時間以上のほぼ一定した時間値に
設定することができる。
このように整流回路３の出力電圧VPに応動す
るベース電圧VBが停電発生時に補助電源回路１
５のエミツタ電圧VEより低下することを利用し
てトランジスタ７を導通させて負荷電子回路６へ
常に一定電圧レベル以上および一定時間以上のリ
セツト信号を印加するようにしている。したがつ
て、電源電圧V0に瞬間的な停電が生じたとして
も確実に有効なリセツト信号を負荷電子回路６へ
印加できる。
るベース電圧VBが停電発生時に補助電源回路１
５のエミツタ電圧VEより低下することを利用し
てトランジスタ７を導通させて負荷電子回路６へ
常に一定電圧レベル以上および一定時間以上のリ
セツト信号を印加するようにしている。したがつ
て、電源電圧V0に瞬間的な停電が生じたとして
も確実に有効なリセツト信号を負荷電子回路６へ
印加できる。
第３図は本考案の他の実施例のリセツト信号発
生装置を示す回路構成図であり、第１図の実施例
と同一部分には同一符号が付してある。したがつ
て重複する部分の説明を省略する。
生装置を示す回路構成図であり、第１図の実施例
と同一部分には同一符号が付してある。したがつ
て重複する部分の説明を省略する。
この実施例においては、第１図の負荷電子回路
６の電源端子Vccとリセツト端子Ｒ間に挿入され
たダイオード１６の代わりにnpn型のトランジス
タ１７を使用している。すなわち、トランジスタ
１７のコレクタは補助電源回路１５内のダイオー
ド１３の一端に接続され、エミツタはコンデンサ
８と抵抗９との接続点を介して負荷電子回路６の
リセツト端子Ｒへ接続されている。さらにベース
はトランジスタ７のコレクタに接続されている。
６の電源端子Vccとリセツト端子Ｒ間に挿入され
たダイオード１６の代わりにnpn型のトランジス
タ１７を使用している。すなわち、トランジスタ
１７のコレクタは補助電源回路１５内のダイオー
ド１３の一端に接続され、エミツタはコンデンサ
８と抵抗９との接続点を介して負荷電子回路６の
リセツト端子Ｒへ接続されている。さらにベース
はトランジスタ７のコレクタに接続されている。
このように構成されたリセツト信号発生装置に
おいて、電源電圧V0が時刻t0にて遮断されると、
第１図の実施例と同様に時刻t2にてトランジスタ
７が導通してコレクタ電圧が上昇する。その結
果、トランジスタ１７が導通してコンデンサ８に
充電された電荷がトランジスタ１７および抵抗９
を介して放電されるので、抵抗９の端子電圧VR
が上昇して負荷電子回路６のリセツト端子Ｒにリ
セツト信号として印加される。
おいて、電源電圧V0が時刻t0にて遮断されると、
第１図の実施例と同様に時刻t2にてトランジスタ
７が導通してコレクタ電圧が上昇する。その結
果、トランジスタ１７が導通してコンデンサ８に
充電された電荷がトランジスタ１７および抵抗９
を介して放電されるので、抵抗９の端子電圧VR
が上昇して負荷電子回路６のリセツト端子Ｒにリ
セツト信号として印加される。
したがつて、このように構成されたリセツト信
号発生装置であつても、電源電圧V0が遮断され
ると、トランジスタ７，１７が確実に導通して負
荷電子回路６のリセツト端子Ｒへ有効なリセツト
信号を確実に印加できるので、前述した実施例と
同様の効果を得ることが可能である。
号発生装置であつても、電源電圧V0が遮断され
ると、トランジスタ７，１７が確実に導通して負
荷電子回路６のリセツト端子Ｒへ有効なリセツト
信号を確実に印加できるので、前述した実施例と
同様の効果を得ることが可能である。
以上説明したように本考案によれば、電源遮断
時に導通すべきトランジスタに電流を供給するダ
イオードとコンデンサとからなる補助電源回路を
設けている。したがつて、たとえ電源に瞬時的な
停電が生じたとしても上記トランジスタを確実に
導通制御でき有効なリセツト信号を負荷電子回路
へ印加できる。
時に導通すべきトランジスタに電流を供給するダ
イオードとコンデンサとからなる補助電源回路を
設けている。したがつて、たとえ電源に瞬時的な
停電が生じたとしても上記トランジスタを確実に
導通制御でき有効なリセツト信号を負荷電子回路
へ印加できる。
第１図は本考案の一実施例のリセツト信号発生
装置を示す回路構成図、第２図は同リセツト信号
発生装置の動作を示すタイムチヤート、第３図は
本考案の他の実施例のリセツト信号発生装置を示
す回路構成図、第４図は従来のリセツト信号発生
装置を示す回路構成図、第５図は同リセツト信号
発生装置の動作を示すタイムチヤートである。 １……交流電源、２……電源トランス、３……
整流回路、５……直流安定化電源回路、６……負
荷電子回路、７，１７……トランジスタ、８，１
４……コンデンサ、９……抵抗、１０，１１……
分圧抵抗、１２，１３，１６……ダイオード、１
５……補助電源回路、VC……直流安定電圧、VB
……ベース電圧（分圧電圧）、Vcc……電源端子、
Ｒ……リセツト端子。
装置を示す回路構成図、第２図は同リセツト信号
発生装置の動作を示すタイムチヤート、第３図は
本考案の他の実施例のリセツト信号発生装置を示
す回路構成図、第４図は従来のリセツト信号発生
装置を示す回路構成図、第５図は同リセツト信号
発生装置の動作を示すタイムチヤートである。 １……交流電源、２……電源トランス、３……
整流回路、５……直流安定化電源回路、６……負
荷電子回路、７，１７……トランジスタ、８，１
４……コンデンサ、９……抵抗、１０，１１……
分圧抵抗、１２，１３，１６……ダイオード、１
５……補助電源回路、VC……直流安定電圧、VB
……ベース電圧（分圧電圧）、Vcc……電源端子、
Ｒ……リセツト端子。
Claims (1)
- 交流電源と、この交流電源に接続された整流回
路と、この整流回路の出力端に接続され、この整
流回路の出力電圧を直流安定電圧へ変換して負荷
電子回路の電源端子へ供給する直流安定化電源回
路と、ベースに前記整流回路の前記出力電圧を抵
抗で分圧した分圧電圧が印加され、エミツタに前
記直流安定電圧が印加され、コレクタに前記負荷
電子回路のリセツト端子が接続されたpnp型のト
ランジスタと、このトランジスタの前記エミツタ
と前記直流安定化電源回路の前記直流安定電圧の
出力端間に介挿されたダイオードと前記エミツタ
と接地間に介挿されたコンデンサとで構成された
補助電源回路とを具備してなることを特徴とする
リセツト信号発生装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9479484U JPS619932U (ja) | 1984-06-25 | 1984-06-25 | リセツト信号発生装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9479484U JPS619932U (ja) | 1984-06-25 | 1984-06-25 | リセツト信号発生装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS619932U JPS619932U (ja) | 1986-01-21 |
| JPH0317473Y2 true JPH0317473Y2 (ja) | 1991-04-12 |
Family
ID=30653569
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9479484U Granted JPS619932U (ja) | 1984-06-25 | 1984-06-25 | リセツト信号発生装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS619932U (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7017442B2 (ja) | 2018-03-12 | 2022-02-08 | リンテック株式会社 | 感温性粘着シートおよび積層体 |
-
1984
- 1984-06-25 JP JP9479484U patent/JPS619932U/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS619932U (ja) | 1986-01-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS59148537A (ja) | 充電発電機用電圧調整装置 | |
| US4597036A (en) | Blocking oscillator power pack | |
| JPH0317473Y2 (ja) | ||
| US5920469A (en) | DC power supply operable from variable A.C. supply mains and utilizing minimally sized energy storage capacitor | |
| JPS62104440A (ja) | 車両用発電機の制御装置 | |
| JPH09149631A (ja) | 電源装置 | |
| JP3232739B2 (ja) | スイッチ投入検出回路 | |
| JPH0357077Y2 (ja) | ||
| JPS6227004Y2 (ja) | ||
| JPS5943831Y2 (ja) | 電源装置 | |
| JPS6349107Y2 (ja) | ||
| JPH0219856Y2 (ja) | ||
| KR880000768Y1 (ko) | 마이콤의 순간 정전시 오동작 방지회로 | |
| JPH054014Y2 (ja) | ||
| JPS6110380Y2 (ja) | ||
| JPS619130A (ja) | 停電補償付電源装置 | |
| US4710696A (en) | Control device for controllable electric valve | |
| JPS58144529A (ja) | 突入電流抑制回路 | |
| JPS6016983Y2 (ja) | リセツト回路 | |
| SU1534633A2 (ru) | Автоматическое устройство дл зар да аккумул торной батареи | |
| JPH0650015Y2 (ja) | 電源回路 | |
| KR870002209Y1 (ko) | 정 전원 장치 | |
| JPH0134269Y2 (ja) | ||
| JPH0127440Y2 (ja) | ||
| JPH0545111Y2 (ja) |