JPH03172932A - データ処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 マイクロプロセッサとコプロセッサとを含むデ〔産業上
の利用分野〕 本発明は、データ処理装置に関し、特に、マイクロプロ
セッサとコプロセッサとを含むデータ処理装置に関する
。

近年、マイクロプロセッサにＦ　Ｐ　Ｕ　（ｆｌｏａｔ
ｉＢｐｏｉｎｔ　ｕｎｉｔ　　：浮動小数点演算ユニッ
ト）等のコプロセッサを接）！（あるいは、内蔵）する
ことが多くなってきた。四則演算や関数演算などの機能
の一部をコプロセッサに分担させることにより、データ
処理の効率化や処理速度の高速化を図る。

ＮＣ（数値制御）やグラフィックス表示装置、計測器な
どの複雑な計算を高速に実行する分野で需要が急増して
いる。

ところで、こうした分野でのデータ処理速度は一段と高
速化する傾向にあり、このため、マイクロプロセッサや
コプロセッサに対して一層の性能向上が求められている
。

〔従来の技術〕

第３図は従来のデータ処理装置の構成図である。

この図において、１０１はマイクロプロセッサ、１０２
はｎ段（ここではｎ＝４）のパイプライン処理を行うコ
プロセッサであり、マイクロプロセッサ１０１とコプロ
セッサ１０２の間は、例えば３２ビット幅の第１バスＢ
ｌおよび第２バスＢ２により接続されている。

マイクロプロセッサ１０１の演算部１０１Ａからのコプ
ロセッサ命令（以下、単に命令ともいう）は第２バスＢ
２を介してコプロセッサ１０２に人力され、バッファ１
０２Ａを通過した後、セレクタ１０２Ｂによって命令キ
ュー１０２Ｃに格納される。命令キュー１０２Ｃはパイ
プライン段数分の命令格納部を持ち、全部でｎ個の命令
が格納される。

また、マイクロプロセッサ１０１の演算部１０１Ａから
は各命令毎のアドレス（全部でｎ個）もコプロセッサ１
０２に入力され、セレクタ１０２Ｂによってアドレスキ
ュー１０２Ｄに格納される。

コプロセッサ１０２の演算部１０２Ｅは、デコーダ１０
２Ｆで解読された命令キュー１０２Ｃ内の各命令内容に
従って例えば浮動小数点データの関数演算に必要な処理
を各パイプライン段毎に実行し、その結果を第１バスＢ
１を介してマイクロプロセッサ１０１に出力する。

すなわち、第４図において、コプロセッサ１０２は第２
バスＢ２を介して４つの命令（代表して１ｎｓｌ”１ｎ
ｓ４）および各命令毎のアドレス（代表してａｄｒｌ〜
ａｄｒ４）を取り込み、これらを命令キュー１０２Ｃお
よびアドレスキュー１０２Ｄに格納すると共に、各命令
をデコードして４段のパイプライン段を実行する。

これによれば、複雑な関数演算等をコプロセッサ１０２
側で分担して実行でき、マイクロプロセッサ１０１の負
担を軽減してデータ処理の効率化が図れる。また、パイ
プライン処理を行うことにより、コプロセッサの演算速
度ひいてはデータ処理装置全体の処理速度を向上できる
。

〔発明が解決しようとする課題〕

しかしながら、かかる従来のデータ処理装置にあっては
、コプロセッサ１０２側に、パイプライン処理に必要な
命令を格納する命令キュー１０２Ｃと、この命令のアド
レスを格納するアドレスキュー１０２Ｄとを備え、マイ
クロプロセッサ１０１からコプロセッサ１０２への命令
およびアドレスの転送を交互に行う構成であったため、
■コプロセッサ側での命令実行が１サイクル間隔で不連
続になり、パイプライン処理を効率よく実行できないと
いった問題点がある。また、■コプロセッサ側で例外が
発生した場合には、例外発生時の命令とそのアドレスを
第１バスＢ１経由でマイクロプロセッサ１０１に転送す
るが、この転送に２サイクルを要し、マイクロプロセッ
サ１０１とコプロセッサ１０２との間のインターフェー
ス時間が長くなるといった問題点がある。

（発明の目的〕 本発明は、このような問題点に鑑みてなされたもので、
コプロセッサ側での命令実行を連続して行うことができ
、パイプラインの処理効率向上を図ると共に、コプロセ
ッサ側で例外が発生した場合には、例外発生時の命令だ
けをマイクロプロセッサ側に転送し、マイクロプロセッ
サとコプロセ７すとの間のインターフェース時間を短縮
化する的としている。

〔課題を解決するための手段〕

本発明は、上記目的を達成するために、パイプライン処
理に必要ないくつかのコプロセッサ命令と各コプロセッ
サ命令のアドレスとをマイクロプロセッサ２０１側で発
生し、前記コプロセッサ命令をコプロセッサ２０２側に
転送してコプロセッサ２０２内の命令キュー２０２Ｃに
格納する一方、前記アドレスをマイクロプロセッサ２０
１内のアドレスキュー２０１Ｃに格納することを特徴と
して構成する。

〔作用〕

本発明では、マイクロプロセッサ側で発生したコプロセ
ッサ命令およびアドレスのうち、コプロセッサ命令だけ
がコプロセッサ側に転送される。

従って、命令の転送が間断なく連続して行われ、コプロ
セッサ側でのパイプライン処理の効率化が図られる。ま
た、コプロセッサ側で例外が発生した場合には、例外発
生時の命令だけをマイクロプロセッサ側に転送すればよ
く、マイクロプロセッサとコプロセッサとの間のインタ
ーフェース時間が短縮化される。

〔実施例］ 以下、本発明を図面に基づいて説明する。

第１．２図は本発明に係るデータ処理装置の一実施例を
示す図である。

ます、構成を説明する。第１図において、２０１はマイ
クロプロセッサ、２０２はｎ段（例えば、ｎは４）のパ
イプライン処理を行うコブロセ・ノサであり、マイクロ
プロセッサ２０１とコプロセッサ２０２の間は例えば３
２ビット幅の第１ノ＼スＢ１および第２ハスＢ２により
接続されている。

マイクロプロセッサ２０１は演算部２０１Ａ、バッファ
２０１Ｂおよびアドレスキュー２０１Ｃを備え、演算部
２０１Ａは例えば関数演算の場合に記１．α部（図示路
）から演算に必要ないくつかのコプロセッサ命令（以下
、単に命令ともいう）を取り出し、これらの命令を第２
バスＢ２経出でコプロセッサ２０２に転送する。また、
演算部２０ＩＡは上記の各命令のアドレスを発生し、こ
れらのアドレスをバッファ２０１Ｂを介してアドレスキ
ュー２０１０に格納することも行う。

一方、コプロセッサ２０２はバッファ２０２Ａ。

命令キュー２０２Ｃ、デコーダ２０２Ｆおよび演算部２
０２Ｅを備え、命令キュー２０２０はマイクロプロセッ
サ２０１の演算部２０１Ａから転送されたパイプライン
段数ｎ　（ここではｎ＝４）分の命令を格納する。演算
部２０２Ｅはデコーダ２０２Ｆで解読した命令の内容に
従って各パイプライン段を実行し、例えば関数演算処理
を行ってその演算結果を第１バスＢ１経由でマイクロプ
ロセッサ２０１に転送する。

次に、作用を説明する。

第２図は本実施例における命令実行サイクルを示す図で
ある。この図において、最上段はパイプラインステージ
のタイミングクロック、次段は第２バスＢ２経出でマイ
クロプロセッサ２０１から転送されるコプロセッサ命令
（代表して１ｎｓｌ〜１ｎｓ７）　、次次段はデコーダ
２０２Ｆで解読されるコプロセッサ命令、以下の各段は
パイプラインの各実行段（実行段１〜実行段４）を表し
ている。

すなわち、マイクロプロセッサ２０１で発生したいくつ
かのコプロセッサ命令は第２バスＢ２経出でコプロセッ
サ２０２に転送されるが、この転送に際しては従来の如
きアドレス転送を要しないので、コプロセッサ命令を間
断なく連続転送できる。従って、コプロセッサ命令の実
行をパイプラインの各ステージ毎に連続することができ
、バイブライン処理の効率を向上して高速化を図ること
ができる。

また、コプロセッサ命令の各アドレスをマイクロプロセ
ッサ２０１側のアドレスキュー２０１Ｂに格納したので
、コプロセッサ２０２側で例外が発生した場合には、例
外発生時の命令だけ（従来は命令とアドレス）をマイク
ロプロセッサ２０１側に転送すればよく、命令の転送に
要する時間が１サイクルで済み（従来は２サイクル）、
従来のアドレス転送時間分だけマイクロプロセッサ２０
１とコプロセッサ２０２との間のインターフェース時間
を短縮化できる。

〔発明の効果〕

本発明によれば、マイクロプロセッサ側にアドレスキュ
ーを備えたので、マイクロプロセッサからコブ、ロセッ
サへの命令転送を間断なく連続でき、コプロセッサ側で
のパイプラインの処理効率向上を図ることができる。

また、コプロセッサ側で例外が発生した場合には、例外
発生時の命令だけをマイクロプロセッサ側に転送すれば
よく、従来のアドレス転送時間分だけマイクロプロセッ
サとコプロセッサとの間のインターフェース時間を短縮
化することができる。

第２図はその命令実行サイクルを示す図である。

第３．４図は従来例を示す図であり、 第３図はそのブロック構成図、 第４図はその命令実行サイクルを示す図である。

２０１・・・・・・マイクロプロセッサ、２０１Ｃ・・
・・・・アドレスキュー ２０２・・・・・・コプロセッサ、 ２０２Ｃ・・・・・・命令キュー

【図面の簡単な説明】

第１．２図は発明に係るデータ処理装置の一実施例を示
す図であり、 第１図はそのブロック構成図、 一実施例のブロック構成図 第１図 一実施例の命令実行サイクルを示す図 第２図 従来例のブロック構成図 第 図 従来例の命令実行サイクルを示す図

Claims (1)

1. 【特許請求の範囲】 パイプライン処理に必要ないくつかのコプロセッサ命令
   と各コプロセッサ命令のアドレスとをマイクロプロセッ
   サ（２０１）側で発生し、 前記コプロセッサ命令をコプロセッサ（２０２）側に転
   送してコプロセッサ（２０２）内の命令キュー（２０２
   Ｃ）に格納する一方、 前記アドレスをマイクロプロセッサ（２０１）内のアド
   レスキュー（２０１Ｃ）に格納することを特徴とするデ
   ータ処理装置。