KR970062894A - 명령 실행 방법 및 명령 실행 장치 - Google Patents

명령 실행 방법 및 명령 실행 장치 Download PDF

Info

Publication number
KR970062894A
KR970062894A KR1019970006345A KR19970006345A KR970062894A KR 970062894 A KR970062894 A KR 970062894A KR 1019970006345 A KR1019970006345 A KR 1019970006345A KR 19970006345 A KR19970006345 A KR 19970006345A KR 970062894 A KR970062894 A KR 970062894A
Authority
KR
South Korea
Prior art keywords
processing
coprocessor
path
stage
processor
Prior art date
Application number
KR1019970006345A
Other languages
English (en)
Inventor
히로끼 미우라
야스히또 고우무라
겐시 마쯔모또
Original Assignee
다까노 야스아끼
상요덴기 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 다까노 야스아끼, 상요덴기 가부시끼가이샤 filed Critical 다까노 야스아끼
Publication of KR970062894A publication Critical patent/KR970062894A/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3885—Concurrent instruction execution, e.g. pipeline or look ahead using a plurality of independent parallel functional units
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3867—Concurrent instruction execution, e.g. pipeline or look ahead using instruction pipelines
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3867—Concurrent instruction execution, e.g. pipeline or look ahead using instruction pipelines
    • G06F9/3873—Variable length pipelines, e.g. elastic pipeline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76882—Reflowing or applying of pressure to better fill the contact hole

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Advance Control (AREA)
  • Image Processing (AREA)

Abstract

파이프라인 처리에서 프로그래밍 기술에 의존하지 않는 연산 처리 고속화가 곤란하다.
고속 승산 등, 특정 연산을 행하는 제2연산부(110)를 파이프라인 처리의 흐름과 역방향으로 접속한다. 제2연산부(110)는 종래 제1연산부(106)의 횡으로 병설되었기 때문에, 파이프라인 처리의 빠른 스테이지에서 기동되어 있고, 이것을 후단의 스테이지에서 기동하는 것이 가능하게 되어, 그 사이에 연산 대상 데이타의 준비등이 가능하게 된다. 이 때문에, 데이타가 이용가능할 때까지 대기 사이클이 불필요하게 되어 처리 성능이 향상한다.

Description

명령 실행 방법 및 명령 실행 장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 실시형태에 관계되는 명령 실행 장치의 내부 구성을 처리 스테이지와의 관계를 중심으로 모식적으로 도시한 도면.

Claims (15)

  1. 명령을 파이프라인 처리로 실행하는 방법에 있어서, 파이프라인 처리의 주 경로 이외에 그 주경로의 일부를 우회하여 처리의 일부를 대행하는 부 경로를 설치하고, 상기 부 경로에 있어서의 처리의 흐름을 주 경로에 있어서의 처리의 흐름과는 역방향으로 설정하고, 주 경로에서 부 경로로의 처리의 위탁을, 부 경로에서 주경로로의 처리 결과의 인도보다도 주 경로에 있어서의 파이프라인 처리의 후반(in a later stage)에서 행하는 것을 특징으로 하는 파이프라인 처리 실행 방법.
  2. 제1항에 있어서, 상기 주 경로에 있어서의 처리는 프로세서, 상기 부 경로에 있어서의 처리는 코프로세서에 의해 각각 행해지는 것을 특징으로 하는 파이프라인 처리 실행 방법.
  3. 제2항에 있어서, 프로세서에서 코프로세서로의 처리의 위탁을 원활히 행하기 위해, 위탁 이전에, 코프로세서를 구성하는 하드웨어 자원이 예약되는 것을 특징으로 하는 파이프라인 처리 실행 방법.
  4. 명령을 복수의 스테이지로 분할하여 파이프라인 처리로 실행하는 장치에 있어서, 각각이 상기 스테이지의 처리를 담당하여 파이프라인 처리의 주 경로를 형성하는 각 스테이지 처리 섹션과, 그 주 경로의 일부를 우회하는 부 경로 상에 설치되고, 주 경로에 있어서의 처리의 흐름과는 역방향의 흐름으로 소정의 연산을 행하는 연산 섹션을 구비하는 것을 특징으로 하는 파이프라인 처리 실행 장치.
  5. 제4항에 있어서, 상기 주 경로에 있어서의 처리는 프로세서, 상기 부 경로에 있어서의 처리는 코프로세서에 의해 각각 행해지는 것을 특징으로 하는 파이프라인 처리 실행 장치.
  6. 제5항에 있어서, 상기 코프로세서는 연산 개시를 명시하는 명령에 따라 연산을 개시하는 것을 특징으로 하는 파이프라인 처리 실행 장치.
  7. 제5항 또는 제6항에 있어서, 상기 코프로세는 데이타 입력되었을 때, 자동적으로 연산을 개시하는 것을 특징으로 하는 파이프라인 처리 실행 장치.
  8. 제4항 내지 제6항 중 어느 한 항에 있어서, 주 경로에서 부 경로로의 처리의 위탁이 부 경로에서 주 경로로의 처리 결과의 인도보다도 파이프라인의 후단에서 행해지는 것을 특징으로 하는 파이파라인 처리 실행 장치.
  9. 제8항에 있어서, 주 경로에 서 부 경로로의 처리의 위탁을 원활히 행하기 위해, 위탁 이전에, 부 경로를 구성하는 하드웨어 자원이 예약되는 것을 특징으로 하는 파이프라인 처리 실행 장치.
  10. 명령을 파이프라인 처리로 실행하는 프로세서와, 상기 프로세서에 의한 처리 중에 소정의 연산을 대행하는 코프로세서를 포함하는 장치에 있어서, 상기 코프로세서에 의한 처리의 흐름이 상기 프로세서에 의한 처리의 흐름과 역방향이 되도록 상기 코프로세서를 상기 프로세서에 역방향으로 접속한 것을 특징으로 하는 장치.
  11. 제10항에 있어서, 상기 프로세서에 의한 파이프라인 처리는 그 스테이지의 하나로서 메모리 액세스 스테이지를 포함하고, 상기 프로세서는 상기 메모리 액세스 스테이지를 주도적으로 제어하는 메모리 액세스 섹션을 포함하고, 상기 코프로세서의 데이타 입력부를 상기 메모리 액세스 섹션의 데이타 출력부에, 상기 코프로세서의 데이타 출력부를 상기 메모리 액세스 섹션의 데이타 입력부에 각각 접속하는 것을 특징으로 하는 장치.
  12. 제10항에 있어서, 상기 프로세서는 명령의 파이프라인 처리를 스테이지 별로 담당하는 명령 훼치 섹션, 명령 디코드 섹션, 일반 연산 섹션, 메모리 액세스 섹션 및 레지스터 기입 섹션을 가지며, 상기 코프로세서의 데이타 입력부를 상기 메모리 액세스 섹션의 데이타 출력부에, 상기 코프로세서의 데이타 출려부를 상기 메모리 액세스 섹션의 데이타 입력부에 각각 전용 버스로 접속하는 것을 특징으로 하는 장치.
  13. 제12항에 있어서, 상기 코프로세서에 대한 데이타 입력은 상기 메모리 액세스 섹션에 의한 처리 스테이지의 완료후에 행해지고, 상기 코프로세서로부터의 데이타 훼치는 상기 일반 연산 섹션에 의한 처리 스테이지의 완료후에 행해지는 것을 특징으로 하는 장치.
  14. 제11항 내지 제13항에 있어서, 상기 코프로세서에 의한 상기 소정의 연산은 메인 프로세서에 있어서의 연산 기동 명령의 M(메모리 액세스) 스테이지중에 기동되는 것을 특징으로 하는 장치.
  15. 제11항 내지 제13항 중 어느 한 항에 있어서, 상시 코프로세서에 의한 상기 소정의 연산은 코프로세서에 대한 데이타 기입 명령의 W(레지스터 기입) 스테이지 중에 기동되는 것을 특징으로 하는 장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019970006345A 1996-02-29 1997-02-27 명령 실행 방법 및 명령 실행 장치 KR970062894A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP96-042725 1996-02-29
JP04272596A JP3510729B2 (ja) 1996-02-29 1996-02-29 命令実行方法および命令実行装置

Publications (1)

Publication Number Publication Date
KR970062894A true KR970062894A (ko) 1997-09-12

Family

ID=12644048

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970006345A KR970062894A (ko) 1996-02-29 1997-02-27 명령 실행 방법 및 명령 실행 장치

Country Status (4)

Country Link
US (1) US5892965A (ko)
EP (1) EP0793168A3 (ko)
JP (1) JP3510729B2 (ko)
KR (1) KR970062894A (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1165840A (ja) * 1997-08-11 1999-03-09 Sony Corp 演算処理装置およびその方法
US5864703A (en) * 1997-10-09 1999-01-26 Mips Technologies, Inc. Method for providing extended precision in SIMD vector arithmetic operations
US5991837A (en) * 1997-12-02 1999-11-23 Micron Electronics, Inc. Reverse oriented processor configuration
EP1132813A3 (en) * 2000-02-29 2003-12-17 Fujitsu Limited Computer with high-speed context switching
JP5185478B2 (ja) * 2000-02-29 2013-04-17 富士通セミコンダクター株式会社 パイプライン処理方法並びにその方法を利用するパイプライン処理装置
US6516106B2 (en) * 2001-02-09 2003-02-04 Nortel Networks Limited Subtracting analog noise from an optical communication channel using stable, non-absorbing optical hard limiters
US6944746B2 (en) 2002-04-01 2005-09-13 Broadcom Corporation RISC processor supporting one or more uninterruptible co-processors
EP1365319B1 (en) * 2002-04-01 2017-07-05 QUALCOMM Incorporated Risc processor supporting one or more uninterruptible co-processors
US8074051B2 (en) 2004-04-07 2011-12-06 Aspen Acquisition Corporation Multithreaded processor with multiple concurrent pipelines per thread
US7395410B2 (en) * 2004-07-06 2008-07-01 Matsushita Electric Industrial Co., Ltd. Processor system with an improved instruction decode control unit that controls data transfer between processor and coprocessor
US7971036B2 (en) * 2006-04-26 2011-06-28 Altera Corp. Methods and apparatus for attaching application specific functions within an array processor
WO2020022183A1 (ja) * 2018-07-24 2020-01-30 ヤマハ株式会社 楽器

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0236745A2 (en) * 1986-03-13 1987-09-16 International Business Machines Corporation Branch stream coprocessor
JPH03172932A (ja) * 1989-11-30 1991-07-26 Fujitsu Ltd データ処理装置
US5093908A (en) * 1989-04-17 1992-03-03 International Business Machines Corporation Method and apparatus for executing instructions in a single sequential instruction stream in a main processor and a coprocessor

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5187800A (en) * 1985-01-04 1993-02-16 Sun Microsystems, Inc. Asynchronous pipelined data processing system
IL92605A0 (en) * 1988-12-19 1990-08-31 Bull Hn Information Syst Production line method and apparatus for high performance instruction execution
JPH0683578A (ja) * 1992-03-13 1994-03-25 Internatl Business Mach Corp <Ibm> 処理システム、及びデータスループット制御方法
EP0650116B1 (en) * 1993-10-21 1998-12-09 Sun Microsystems, Inc. Counterflow pipeline processor
DE69430352T2 (de) * 1993-10-21 2003-01-30 Sun Microsystems Inc., Mountain View Gegenflusspipeline
JPH07219774A (ja) * 1994-02-07 1995-08-18 Fujitsu Ltd データ処理装置および例外処理方法
US5704054A (en) * 1995-05-09 1997-12-30 Yale University Counterflow pipeline processor architecture for semi-custom application specific IC's

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0236745A2 (en) * 1986-03-13 1987-09-16 International Business Machines Corporation Branch stream coprocessor
US5093908A (en) * 1989-04-17 1992-03-03 International Business Machines Corporation Method and apparatus for executing instructions in a single sequential instruction stream in a main processor and a coprocessor
JPH03172932A (ja) * 1989-11-30 1991-07-26 Fujitsu Ltd データ処理装置

Also Published As

Publication number Publication date
EP0793168A3 (en) 1999-09-15
US5892965A (en) 1999-04-06
JP3510729B2 (ja) 2004-03-29
EP0793168A2 (en) 1997-09-03
JPH09237184A (ja) 1997-09-09

Similar Documents

Publication Publication Date Title
US5325495A (en) Reducing stall delay in pipelined computer system using queue between pipeline stages
KR970062894A (ko) 명령 실행 방법 및 명령 실행 장치
JPH0437927A (ja) プロセッサの処理方法
US5724566A (en) Pipelined data processing including interrupts
JPH0776918B2 (ja) データ処理システム及び方法
JP5837033B2 (ja) 効率的な割込み復帰アドレス保存メカニズム
US6049860A (en) Pipelined floating point stores
US20050102659A1 (en) Methods and apparatus for setting up hardware loops in a deeply pipelined processor
US5778208A (en) Flexible pipeline for interlock removal
JP4465081B2 (ja) Ｖｌｉｗプロセッサにおける効率的なサブ命令エミュレーション
JPH10124312A (ja) 中央処理装置
JP2002535749A (ja) 複数の命令ソースからの命令を実行するプロセッサおよび方法
JP2004516572A (ja) スペキュレーティブ・レジスタの調整
JPS60118977A (ja) パイプライン制御方式
JPH07225684A (ja) データ処理装置
JP2869376B2 (ja) データ依存関係を持つ複数のデータ処理を実行するパイプラインデータ処理方法
US5802346A (en) Method and system for minimizing the delay in executing branch-on-register instructions
JPS59117640A (ja) データ処理装置のストア処理方法
JPS595354A (ja) デ−タ処理装置
JP2835179B2 (ja) 並列処理計算機
JP2545594B2 (ja) オペランドデータ先取り方式
EP0290465A1 (en) Apparatus and method for execution of branch instructions
JPS6020245A (ja) デ−タ処理装置の命令制御回路
JP3743155B2 (ja) パイプライン制御型計算機
JPH04116726A (ja) 情報処理装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application