JPH03171633A - 相補形金属・酸化物・半導体トランジスタと共にバイポーラ・トランジスタを作成する方法 - Google Patents

相補形金属・酸化物・半導体トランジスタと共にバイポーラ・トランジスタを作成する方法

Info

Publication number
JPH03171633A
JPH03171633A JP2222328A JP22232890A JPH03171633A JP H03171633 A JPH03171633 A JP H03171633A JP 2222328 A JP2222328 A JP 2222328A JP 22232890 A JP22232890 A JP 22232890A JP H03171633 A JPH03171633 A JP H03171633A
Authority
JP
Japan
Prior art keywords
layer
region
substrate
creating
silicon dioxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2222328A
Other languages
English (en)
Inventor
Robert H Eklund
ロバート エィチ.エクルンド
H Heibuman Robert
ロバート エィチ.ヘイブマン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of JPH03171633A publication Critical patent/JPH03171633A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70Bipolar devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/74Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
    • H01L21/743Making of internal connections, substrate contacts
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8248Combination of bipolar and field-effect technology
    • H01L21/8249Bipolar and MOS technology

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Bipolar Transistors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Bipolar Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利川分舒] 本発明は集積回路製造の分野に関するものである。さら
に詳細にいえば、本発明は、1つのvl積回路内で、相
補形金属・酸化物・半導体トランジスタと一緒にバイボ
ーラ・トランジスタを組み込lνで製造する分野に関す
るものである。
[従来の技術および課題] 従来の1I!積回路の製造においては、集積回路は1種
類の形式の基本的トランジスタで構成されていた。例え
ば、バイボーラ集積回路は、通常、その集積回路内にバ
イボーラ・トランジスタのみを有しており、そして金属
・酸化物・半導体(MOS)!Tf1回路では、通常、
その集積回路の中にMOSトランジスタのみを有してい
る。
MOSトランジスタ、および特にNチャンネル・トラン
ジスタとPチャンネル・トランジスタが組み合わされて
いる相補形MOS集@回路(CMOS)は、電力の効率
利川の観点から好ましい回路である。一方、バイポーラ
・トランジスタは掬めで大きな速度で動作寸ることがで
きるという利点を有する。
最近、ri′11じ集積Eリ路の中に、バイボーラ・ト
ランジスタと金属・酸化物・半導体トランジスタとを有
1る集積回路([3 i CMOS)が開発された。
このB i CMOS集積回路は、バイボーラ・トラン
ジスタの高速特性の利点と、相補形金属・酸化物・半導
体トランジスタの電力節約特性の利点とを併わせで有す
る。番プれども、1つの回路の中に2つの形式のトラン
ジスタを併わせで有するので、その製造工程はノ「常に
複雑になる。処理工程が付加されて製造工程が複雑にな
ることにより、製造コストが高くなると共に、歩留りも
悪くなる。これらの因fはいずれも、B I CMOS
集積回路の製造コストを^くする。
[発明の要約1 本発明の開示された実施例により、相補形金属・酸化物
・半導体集積−1路の中にバイボーラ・トランジスタを
組み込んで有するための方法と、それによる構造体かえ
られる。バイボーラ・トランジスタは、相補形MOS集
lat!i路を作成するのに必藍な段階に加えて、最小
数の段階を付7jIJすることによって作成される。
本発明の1つの実施例はバイボーラ・トランジスタの作
成法に関するものであって、この作成法(よ 、 第1導電形の基板をそなえる段階と、 前記第1導電形と反対のS′?Ii形である第2導電形
を有する基板の中で前記基板の表向から離れた位置に不
純物添加埋込み領域を作成する段階と、前記不純物添加
埋込み領域に対する接触体を作成する段階と、 簡記表1mの上に1つの朽を作成しかつ前記層をパター
ンに作る段階と、 パターンに作られた前記病の下に不純物が添加されたL
ミッタ領域が作成されるのを防止するためのマスクとし
て前記層を利用し、葡記廟の近傍の1¥1記基板の中に
不純物添加エミッタflfl賊を作成する段階と、 前記届の近傍の前記基板に接触体を作成する段階と、 を有する。
本発明のまた別の実施例に上るバイボーラ・トランジス
タの作成法は、 第1導電形の襲也をそなえる段階と、 前記第1導電形と反対の導電形である第2導電形を有す
る基板の中で葡記基板の表面から離れた位置に不純物添
加埋込み領域を作成する段階と、菌記表面から前記不純
物添加埋込みw4域まで溝を作成する段階と、 前記溝の側壁に側壁絶縁体層を作成する段階と、前記溝
を導電体材料で満たす段階と、 前記表面の上に1つの廟を作成しかつ餉記廟をパターン
に作成する段階と、 パターンに作られた餉記的の下に不純物が添加されたエ
ミッタ領域が作成されるのを防止するためのマスクとし
て葡記閃を利用し、前記閣の近傍の前記基板の中に不純
物添加エミッタ@l域を作成1る段階と、 前記病の近傍のiyl記塁板に接触体を作成する段階と
、 を右する。
[実施例1 本発明区、例示された実施例に関する添付図向と下記の
詳細な説明とにより、最bよく理解することができる。
第1A図から第15A図までの図面は、13iCMOS
装置を作成するための先行技術の概公側血閃である。第
7B図から第98図までの図面と、第1213図から第
15[3図までの図面は、木発明の1つの尖施例の概要
側而図r:ある。rBJ図は、処LII1段階において
、「A1図と対応した図面である。例えば、第8A図の
構造体を作成するのに用いられるのと周じ処理段階《例
えば、酸化段階、イオン注入段階など〉が、第8B図の
構造体を作成するのに用いられる。第16図と,第17
A図から第17E図までの図血は本発明のまた別の実施
例の図面である。
第1A図において、製造工程を説明するのに用いられる
出発材料は、P形不純物が添加された100方向に配向
した結晶シリコンであって、その抵抗率は8−15オー
ム/平方である。このP形の結品シリ1ンが第1A図に
示されている襲板10である。基板10の義面の上に、
二酸化シリコンの層12が、約900℃の温度の雰聞気
流の中で約15.5分間の悲酸化により作成される。そ
れから、この二酸化シリコン層12の上に、窒化シリコ
ンの病が、俄圧化学蒸気沈着法により、約1,000オ
ングストO−ムの戸メさに作威される。
それから、これらの二酸化シリコン層12と窒化シリコ
ンbtl 1 4は、第1A図に示された構造体をつる
ために、通常のフォトリソグラフイ法によってパターン
に作られる。それから、第1A図の構造体に、アンチモ
ン・イオンのJ:うなN形イオンの、イオン注入が行な
われる。このアンチモン・イオンのイオン注入は、約4
0〜60キロ電子ボルトのエネルキと、約3X1015
イオン/cJll2の密度で行なわれる。このイオン注
入により、第1A図に示されるJ、うに、N形領域16
および18がえられる。それから、釦1A図の構造体に
対し、N202雰囲気中で、約1250℃の温度で約3
0分間、熱酸化が行なわれる。この酸化段階により、第
2A図に示ざれているように、厚い酸化物領域20およ
び22がえられる。これと同時に、N十形にドープされ
た領域16および18は基板10の中に押し進められ、
そして焼鈍が行41われる., それから、窒化シリコン胸14が、リン酸を用いて、除
去される。それから、残ったM4迄休に対し、第3八図
に示されているように、ホウ索イオンのイオン注入が行
なわれる。このホウ素イオンのイオン注入は、約70キ
[1電子ボルトのエネルギと、約IX10”’イオン/
α2の密疫で行なわれる。このイオン}1人により、第
3A図に石され【いるように、1〕形領域24.26.
および28がえられる。それから、′:.M化シリコン
層12と二酸化シリコン領域20および22は、緩吻さ
れたノッ化水索酸で除去ざれる。それから、基板1Oの
表向上に、真性シリコン・1ビタクシ1?ル層が作成さ
れる。残っている4M造体が第4A図に示されている。
真性結晶シリコンli430がこのエビタクシャル■程
によって作成される。
高度の平面性と改良された構造体をつるために、pt!
込まれた不純物添加領域18.18,24.26.J3
よび28を作成するまた別の工程段階は、木出顆の謂渡
人に譲渡された、1988年10月31口受付、シリア
ル・ナンパ第265.074多1の出願中特!′Eに開
示されている。したがって、シリアル・ナンパ第265
,074号の出願中特許は参考として本発明に組み込ま
れている。
第4A図の構造体の表面上に、二酸化シリコン腑32が
、酸素雰囲気中で約950℃のmr!Lで約50分間、
熱酸化することによって作成ざれる。
この構造体が第5A図に示されている。それから、窒化
シリコン層34が、低圧化学蒸気沈着法により約1 0
 0 0〜4 0 0 0オングスト0−ムの厚さに作
成される。それから、フォトレジスト層35が作成され
、そして通常のフォトリングラフイ法により、第5A図
に示されているように、パターンに作成される。それか
ら、フォトレジスト層35をマスクとして用い、窒化シ
リコン@34にリン酸を用いてエッチングを行なう。そ
れから、第5A図の構造体にリン・イオンの2重イオン
注入が行なわれる。このイオン注入は、約3 2 0 
,F口電子ボルトとそれから70キロ電子ボルトのlネ
ルギでもって、そしていずれも約1×1012イオン/
α2の密度で行なわれる。このイオン注入により、第5
A図に示されているように、N形fE{ tlc36お
よび38が作威される。
フォトレジスト層34が除去され、そしてそれから、第
5A図の!I4造体に対し、雰聞気流中で、約900℃
の温度で約190分間、熱酸化が行なわれる。このこと
により、第6A図に示されているように、厘い酸化物領
域40および42が作成される。それから、リン酸を用
いて、窒化シリ]ン層34が除去される。それから、第
6A図の構造体に対し、ホウ素イオンのイオン注入が行
なわれる。このホウ素イオンのイオン注入は、約50キ
ロ電子ボルトの1ネルギと約1X1012イオン/α2
の密度で1゛Iなわれる。このイオン注入により、第6
A図に示されているように、P形領域44.46.およ
び48が竹或される。窒素雰囲気中で、約i.ooo℃
の温度で約150分間、焼鈍処理を11なうことにより
、拡散領域36.38.44,46.および48が前進
ずる。その結果、第7A図に示された#4造休がえられ
る。第7B図の構造体は、第IA図から第7A図までの
処理段階を用いて作成される。
第7A図の構造体の表面の上に、薄い二酸化シリコン層
が作成される。この二酸化シリコン病の作成は、酸素雰
囲気中で、約850℃の温度で約51.5分間、熱酸化
を行なうことによって実行される。このことにより、第
8A図に示されているように、二酸化シリコン1150
が作成される。
二酸化シリコン層500表向の上に窒化シリコンw45
2が作成され、そしてこの窒化シリコンw452がパタ
ーンに作られて、第8A図に示された構造体かえられる
。それから、高圧(10気圧)雰囲気流中で、約975
℃の潟疫で約20分間、熱酸化段階が行なわれ、第8A
図に后されているように、厚さ約8.000オングスト
『1−ムの二酸化シリコン領域54が作成ざれる。1つ
の好ましい実施例では、二酸化シリコン病50の上に、
多枯品シリコン層(図示されていない)が作成される。
その後、この多結晶シリコン病の上に窒化シリコン層5
2が作成される。二酸化シリコン領域54が作威される
時、多結晶シリコン廟が酸化される。多結砧シリコン層
は、′L醒化シリ」ン領域54の作成のさいに発生する
結晶欠陥を最小にする、緩術領域としての投割りを果た
す。この処理工程は、本田鮪の譲渡人に譲渡された、米
田特許’14.b41.167M、「集la目路Vi置
ノ分離法(Method for Inteorate
d Circuit DeviceIsolation
) J 、1 9 8 5年9月17口、に詳細に聞小
されている。このことにより、この発明は勾κとして本
発明に組み込れている。第813図に小されているよう
に、窒化シリコン廟52がまた作成される。分11F+
154が、第8A図の二酸化シリコン領域54を作成す
るのに用いられたのと111lじ処理段階により、作成
される。
窒化シリコン層52が、リン酸を用いた湿式化学エッチ
ング法により、除去される。それから、第8図にふされ
た構造体の表向の上に、フォトレジスト腑56が第9八
図のように作成される。
フォトレジス1一層56のj1さは約ia.oooオン
グストロームに選定される。このために、フォトレジス
ト層56は、約150キロ電子ボルトで約1×1016
原f/clIl2の密度のリン・イオンのFE人に対す
る、トンいイオン注入マスクとして働く。
このイオン注入の行なわれた領域は、焼鈍処理が行なわ
れると、第9A図に示されているように、N+形接触体
領1a58がえられる。第9B図に示されているように
、マスク層56が作成され、そしてN十形領1l115
8が、第9A図のN十形領域58を作成するのに用いら
れたイオン注入段階を用いーC1作成される。
それから、フォトレジスト居56は、通常の灰化J3よ
び液体除去法により、除去される。それから、第10A
図に示されているように、第9A図の構造体の表面の上
に、窒化シリコン騎60が作成される。この窒化シリコ
ンneoがパターンに作られ、ぞしてエッチングされて
、N形井戸状領ta36の上の二酸化シリコンw450
の表面が露出号る。それから、二酸化シリコン1150
のこの露出した領域が、フッ化水索酸中での湿式エッチ
ングにより、除去される。それから、約900℃で約5
9分間、雰囲気流中で熱酸化を行なうことにより、二酸
化シリコン崎64が或長する。二酸化シリコンjl!6
4を約1,400オングストロームの厚さまで成長させ
る。この二酸化シリコン病64の厚さは、二酸化シリコ
ンw450の厚さ、すなわち、200オングスト【]一
ムよりは大幅に大きい。この構造体に対し、約5.8X
1013イオン/as2の密度と豹40キロ電子ボルト
のエネルギでもって、ホウ素イオンのイオン注入が行な
われ、1゛)形領11162が作成される。
それから、窒化シリコン層60が、リン酸中での湿式化
学エッチングにより、除去される。それから、第1多結
晶シリコン層《図示ざれていない〉が、低圧化学蒸気沈
看法により、約2.000オングストロームの厚さに沈
l¥tされる。それから、フォトマスク(図示されてい
ない〉が作成され、そしてパターンに作られる。それか
ら、このフォトマスク(図示されていない)を用いて、
第11A図に示ざれているように、第1多結晶シリコン
病(図ホされていない)と二酸化シリコンW164がパ
ターンに作られる。それから、フォトマスク(図示ざれ
ていない)が除去され、そして第2多結品シリコン囮が
約2500オングストロームの厚さに沈着ざれ、第11
A図の構造体の表面上に、多結晶シリコンft462が
作威される。多結晶シリコン層66に対し、イオン注入
、またUその場での不純物添加、またはその他の適切な
方法などのいくつかの選択町能な方法のうちの1つを用
いて、Nトト形に不純物添加が行なわれる。それから、
この多結晶シリコン層66がパターンに作成され、第1
2Aにホされているように、エミッタ接触体68と、」
レクタ接触休70と、ゲート72と、ゲート74がえら
れる。この処理■稈に.13いて、一部分の不純物は、
多結晶シリコン廟66から基板10の表面の中へ拡敗し
、P形領域62のところにN十十形エタッタ領域76が
作戊される。第10A図と第11A図の段階は、第12
13から第158図までの図面に従って作成されるトラ
ンジスタを製造するざいには省略される。したがって、
第7B図から第9B図までの図面と、第12B図から第
15F3までの図向に従って作成されるトランジスタ番
よ処理段階がより簡単であり、したがって、製造コスト
がより安く、および製造のさいの歩泊り率が高い。多結
晶シリコン11!68.70.72.J3よび74を作
成するのに用いたのとIIAじ段階を用い(、多結晶シ
リコン居170および174が作成される。
それから、第12A図の構造体の表『ロの上に、二酸化
シリコン囮(図/Rざれていない〉が、化学蒸気沈着法
を川いて、約1,OOOJングストロームの厚さに作成
される。それから、この二酸化シリコン居に対し、CH
ト。中での反も性イオン・エッチングにより異方的エッ
チングが行なわれる。このことにより、第13A図に示
されているように、二酸化シリコン側壁屑が残る。以下
の図面において、二酸化シリコン側壁層に対する参照番
見は、図面を単純化するために省略される。
また、二酸化シリ」ン側壁層78が第128図の構造体
の上に作成されて、第13B図に示された構造体がえら
れる。パターンに作成されたフォトレジストのような材
料で作成された適切なエッチング用マスク80が、二酸
化シリコン層78の表向の上に作成される。エッチング
用マスク80と二酸化シリコン層78がパターンに作ら
れ、そして1ツヂノグが行なわれて、ゲート74によっ
て覆われていないP形井戸状領lit!48の表面部分
を露出させる。エッチング用マスク80と二酸化シリコ
ン1178が、反応性イオン・エッチングを用いた異方
的エツヂングにより、除去される。このようにして、一
部分の二酸化シリコンI178が側’llt化物肋82
として残るであろう。それから、ヒ素イオンのイオン注
入と、リン・イオンのイオン注入との2段帛が行なわれ
る。このヒ素イオンの注入は150−io電イボルトの
1ネルギと杓3×1015イオン/傭2の密度で行なわ
れ、そしてリン・イオンの注入は85キロ“慰子ボルト
のエネルギと4x1015イオン/02の密度で行なわ
れる。このイオン注入が行なわれた後、焼鈍しが行なわ
れ、第14A図に示されたように、ソース・ドレイン領
域84が作成される。マスク廟82が第1413図に示
されたように作成ざれ、それにより、第14A図に関し
て説明されたイオン注入のきい、N+形領域184を作
成することができる。
それから、エッチング用マスク80が除去され、そして
第15A図に示されているように、第2エッチング用マ
スク86が作成される。それから、エッチング用マスク
86が通常の−ノオトリソグラフィ法によりパターンに
作られ、それにより、第15A図にホされたようなエッ
チング川マスク86構造体かえられる。それから、第1
5A図の構造体に対し、約20−トロ電fボルトの1ネ
ルギと約3X1015イオン/02の密度で、ホウ素イ
オンのイオン注入が行なわれる。このことにより、第1
5A図に示されているように、P十形ソース・ドレイン
領1490とベース接触体領域92が作成される。第1
513図に示されているように、マスク86が作戒ざれ
、それにより、P形不純物イオンの注入によって、第1
58図に示されているように、P十形領14190を作
成することができる。このイオン注入は、第15A図に
おけるP+形領域90および1〕1一形領域92を作成
するのに用いられたのと同じ段階を用いて、実行される
それから、多結晶シリコンWJ170と、N}−形領域
184と、[)十形領域190とに接触体が作成され、
これらはそれぞれ、NPNトランジスタ194のコレク
タ、エミッタ、およびベースとなる。
このようにして、NPNトランジスタ194と、NPN
トランジスタ94と、Pチャンネル・トランジスタ96
と、Nチャンネル・トランジスタ98が作成される。エ
ミッタ接触体68と、ゲート72および74と、エミッ
タ領域184と、コレクタ接触休58および158と、
ソース・ドレイン領11184と、ソース・ドレイ領域
90と、べ−ス接触体領t!lt92および190との
表面をシリサイド化づ゛るといった付加的段階を実行す
ることができ、それによりえられる構造体の導電率をよ
りよくすることができる。
本発明のまた別の実施例が、第16図に示されている。
第16崗において、]レクタ接触体領域158が、P形
井戸状体148を水平方向に取り囲むように、作成され
る。このl4造体は、N+形埋込みコレクタ116およ
び]レクタ接触休158と、1〕形エビタクシャル別お
よび基板との間のN +)接合によって、集積回路内の
他の装四から完今に分離される。
バイボーラ・トランジスタをさらに小形に設計するため
に、溝分離方式を用いることができる。
この満分館方式を実施するための処理段階が、第17Δ
図から第17E図までの図面に示されている。
P形gA域148の中に満210が作成され、埋込みN
十形領域116を露出させる。第17A図の構造体にお
いて、前記の構造体と同様の参照番月を有寸る部品は、
前記構造体に対応する部品である。溝は、木山舶の譲渡
人に譲渡された、1988年11月15日受付のDou
g las名の米国特許第4.784.720号に開示
ざれている、よく知られた満エッチング法によって、作
成することができる。
溝210はP形井戸状休148を取り囲み、それにより
、第16図の構造体と同様に、これから作成されるトラ
ンジスタが他の活性iik置から分離ざれる。それから
、低圧化学蒸気沈肴法または熱酸化法により、二酸化シ
リコン廟212が第17A図の構造体の上に作成される
。第178図の構造体に対し、サルファ・エクスフOダ
イド中での反応性イオン・エッチングといった異方的エ
ッチング工程を行ない、第17C図に示されたような側
壁酸化物層214がえられる。低圧化学蒸気沈肴法およ
びその場での不純物添加法とにより、第17C図の表向
の上に、不純物が多はに添加された多結晶シリコン層2
16が作成される。それから、この多結晶シリコン層が
再びエッチングされて平らになり、第17D図に/Rさ
れているように、多結品シリコンのプラグ体28ができ
る。第12B図から第1513図までの図面にII11
Lて説明した処理段階により、N十形領域184と、P
十形領1a190と、二酸化シリコン層150と、多結
品シリコン11141 74が作威される。このように
して、第15[3図における厚くて幅の大きな二酸化シ
リコン病154の分11111Mとは異って、薄い二酸
化シリコン層214を分離領域として有する、バイボー
ラ・トランジスタが作成される。したがって、第17E
図の構造体を集積圓路上で配置するのに必要な領域は比
較的小さい。
本発明の特定の実施例を説明したが、本発明はこれらの
実備例に限定ざれることを意味するものではない。例え
ば、開示された実施例はシリコンを塁本材料とする装費
であったが、他の適当な材料、例えば、ヒ化ガリウムを
基本材利として本発明を実施しても+id様に利点がえ
られる。本発明の範囲は特許請求の範囲に開示されてい
る。
[発明の効!J!1 本発明の開示された実施例により、当業者には周知の単
純な処l4!段階を用いて、相補形金属・酸化物・半導
体トランジスタと同じ集積回路内にバイボーラ・トラン
ジスタが組み込まれたm造体を製造するための製造法と
、その構造体がえられる。
以上の説明に関して史に以rの項を開示する。
(1)  第1導電形の基板をそなえる段階と、前記基
板の中に、前記第11!電形とは反対の導電形である第
2導電形を有し、かつ、前記基板の表面から離れた位閥
に配置された、不純物が添加された埋込み(rI域を作
成寸る段階と、前記不純物添加連込み領域に接触体を作
成する段階と、 前記表面の上に1つの病を作成しかつ前記病をパターン
に作る段階と、 パターンに作られた前記病の下に不純物が添加された工
夫ツタ領域が作成ざれるのを防止するためのマスクとし
て茄記躬を利川し、菌記舶の近傍の前記単板の中に不純
物添加エミッタ領域を作成する段階と、 前記肋の近傍の前記基板に接触体を作成する段階と、 を石する、バイボーラ・トランジスタの作威法。
(2)  第11f1において、前記埋込み領域に前記
接触体を作IIiする段階が、 前記表面から前記不純物添加埋込み領域にまで仄がった
不純物添加接触体領域を作成する段階と、前記不純物添
加接触体領域とオーム接触する導電体を作成する段階と
、 を有する前記作成法。
(3)  第1項において、前記基也に接触体・を作成
Jる前記段階が、 前記−をマスクとして用い、前記基板の中に菊記第1導
゛市形を有する不純物添加接触体領域を作成する段階と
、 IyJ記不純物添加接触体領域とオーム接触寸る導電体
を作成する段隅と、 を?jする葡記作成法。
(4)  第1頂において、前記基板が結砧シリコンで
ある、前記作成法。
(5)  第1項において、前記不純物添加埋込み領域
が、 前記基板の表面の中に不純物イオンを注入する段階と、 前記基仮の表血を前記不純物添加埋込み領域の上へ拡大
するために前記基板の上にエビタクシャル腑を作成する
段階と、 により作成される、前記作成法。
(6)  第1項において、前記不純物添加エミッタ領
域が前記層をマスクとして用いて前記基板の中に不純物
イオンを注入することによって作成される、前記作成法
(7)  第1項において、前記病の側壁に側壁マスク
層を作成する段階をさらに有する、前記作成法。
(8)  第1項において、前記腑が導電体層を有し、
かつ、前記バイボーラ・トランジスタをそなえた集積回
路において他の装置との導電接続とv1−のために前記
導電体層が用いられる、前記作戒法。
(9)  第11m形の基板をそなえる段階と、萌記県
板の中に、萌記第1導電形とは反対の導電形である第2
導電形を有し、かつ、前記基板の表向から離れた位誼に
配置された、不純物が添加された埋込み領域を作成する
段階と、 前記表向から前記不純物添加埋込み領域まで洛を作成す
る段階と、 茄記満の側壁に側壁絶縁体病を作成寸る#!i階と、前
記満を轡゜ゐ体材料で満たす段階と、前記表面の上に層
を作成しかつパターンに作る段階と、 パターンに作られた葡記層の下に不純物が添加されたエ
ミッタ領域が作成されるのを防止するためのマスクとし
て前記層を利用し、前記病の近傍の前記基板の中に不純
物添加エミッタ領域を作成する段階と、 前記図の近傍の前記基板に接触体を作成する段階と、 を右ツる、バイボーラ・トランジスタの作成法。
(10)第9偵において、前記基板に接触体を作成する
前記段階が、 前記層をマスクとして用い【前記基板の中に前記第1導
電形を有する不純物が添加された接触体領域を作成する
段階と、 前記不純物添加接触体領域とオーム接触する導電体を作
成する段階と、 を有する、前記作成法。
(11)第9 1rJI...おいて、前記基板が結晶
シリコンである、前記作成法。
(12)第9項において、前記不純物添加埋込み領域が
、 前記基板の表向の中に不純物イオンを注入する段階と、 葡記不純物添加押込み領域の上で前記基板の表向を拡大
するために前記延板上に1ビタクシャル層を作成する段
階と、 によって作成される、前記作成法。
(13)第9 K+において、前記病をマスクとして用
いて前記軍板の中に不純物イオンを注入することにより
萌記不純物添加エミッタ領域が作成される、前記作成法
(14)第9項において、前記層の側壁に側壁マスク病
を作成する段階をさらに有する、前記作成法。
(15)第9項において、前記層が導電体層を有し、か
つ、前記バイボーラ・トランジスタをそなえた集積回路
において、他の装置との導電接続とa,lltilのた
めに前記導電体病が用いられる、前記作成法。
(16)第1導電形の基板をそなえる段階と、前記基板
の中に、菊記第1導電形とは反対の導電形である第2導
電形を有し、かつ、前記単板の表面から離れた位胃に配
置された、不IiI!物が添加された埋込み領域を作成
する段階と、 前記単板の前記表面の上に配置され、かつ、]レクタ接
触体領域をベース・]:;ツタ接触体領域から分断し、
かつ、前記ベース・エミッタ接触体領域を隣接する装置
から分離する、厚いZ酸化シリコン領域を作成する段階
と、 前記]レクタ接触体領域から前記不純物添加連込み領域
まで広がって配首される前記不純物添加埋込み領域に対
する接触体を作成する段階と、萌記ベース・エミッタ領
域の上の前記表面の上に層を作成しかつパターンに作る
段階と、パターンに作られた前記層の下に不純物が添加
されたエミッタ領域が作成されるのを防止するためのマ
スクとして前記層を利用し、前記層の近傍の前記単板の
中に不純物添加エミッタ領域を作成する段階と、 前記腑の近傍の前記基板に接触体を作成する段階と、 を有する、バイボーラ・トランジスタの作成法。
(17)第16項において、前記埋込み領域に前記接触
体を作成する段帛が、 前記表而から前記不純物添加埋込み領域まで広がる不純
物添加接触体v4域を作成する段階と、前記不純物添加
接触体領域とオーム接触する導電体を作成する段階と、 を有する、前記作成法。
(18)第16項において、IvJ記基板に接触体を作
成する段階が、 前記腑をマスクとして用いて前記基板の中に前記第1導
電形を右する不純物添加接触体領域を作成する段階と、 曲記不純物添加接触体領域とオーム接触1る導,電体を
作成?J−る段階と、 を有する、萌記作成法。
(19)第16項において、前記延板が結晶シリコンで
ある前記作成法。
(20)第16項において、荊記不純物添加埋込み領域
が、 前記基板の表面の中に不純物イオンを注入する段階と、 前記不純物添加埋込み領域の上で葡記阜板の表面を拡人
ずるために前記基板上にTビタクシャル病を作成する段
階と、 によって作成される、鹸記作成法。
(21)第16項において、11記不純物添加エミッタ
領域が前記層および前記厚い絶縁体層をマスクとして用
いて前記基板の中へ不純物イオンを注入することによっ
て作成される、前記作成法。
(22)第16項において、前記層の側壁に側壁マスク
層を作成する段階をさらに有する、前記作成法。
(23)第16項において、前記層が導電体層を有し、
かつ、前記バイボーラ・トランジスタをそなえた集積@
路において、他の装置との8IN接続と制御のために前
記導電体層が用いられる、前記作成法。
(24)第16項において、前記厚い絶縁体層が二酸化
シリコンで構成される、前記作成法。
(25) この発明の実施例は相浦形金属・酸化物・半
導体・集積回路へバイポーラ・トランシスタを結合する
方注及びそれらの結合構造を提供する。相補形金属・M
OS・集積回路を形成するために必要な工数へ加える工
数を最小にしてーヒ記バイポーラ・トラン/スタは形戊
される。
【図面の簡単な説明】
第1A図から第゛15A図までの図面は先行技術を用い
てB i CMOS集栢回路を製造するのに必要な処理
段階の概要側面図、第7B図からlI9B図までの図面
および第12B図から第15B図までの図面は本発明の
′1つの実膿例を製造するのに用いられる処理段階の概
要側面図であって、第7B図から第9B図までの図面お
よび第128図から第15B図までの図面に丞された実
施例と第IA図から第1 5A図までの図面に示された
段階との間の関遇を示すために第1A図から第15A図
までの図面と番号が対応して配列され、第16図は本発
明のまた別の実施例のN要側面図、第17A図から第1
7E図までの図面は本発明のまた別の実施例を製造する
ための処理段階の概要側面図。 10・・・・・・塁板、 16・・・・・・埋め込み領域、 76・・・・・・エミッタ領域。

Claims (1)

    【特許請求の範囲】
  1. (1)第1導電形の基板をそなえる段階と、前記基板の
    中に、前記第1導電形とは反対の導電形である第2導電
    形を有し、かつ、前記l板の表面から離れた位置に配置
    された、不純物が添加された埋込み領域を作成する段階
    と、 前記不純物添加埋込み領域に接触体を作成する段階と、 前記表面の上に1つの層を作成しかつ前記層をパターン
    に作る段階と、 パターンに作られた前記層の下に不純物が添加されたエ
    ミッタ領域が作成されるのを防止するためのマスクとし
    て前記層を利用し、前記層の近傍の前記基板の中に不純
    物添加エミッタ領域を作成する段階と、 前記層の近傍の前記基板に接触体を作成する段階と、 を有する、バイポーラ・トランジスタの作成法。
JP2222328A 1989-08-23 1990-08-23 相補形金属・酸化物・半導体トランジスタと共にバイポーラ・トランジスタを作成する方法 Pending JPH03171633A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US39835389A 1989-08-23 1989-08-23
US398353 1989-08-23

Publications (1)

Publication Number Publication Date
JPH03171633A true JPH03171633A (ja) 1991-07-25

Family

ID=23575055

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2222328A Pending JPH03171633A (ja) 1989-08-23 1990-08-23 相補形金属・酸化物・半導体トランジスタと共にバイポーラ・トランジスタを作成する方法

Country Status (3)

Country Link
EP (1) EP0414013A3 (ja)
JP (1) JPH03171633A (ja)
KR (1) KR910005475A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150013037A (ko) * 2013-07-25 2015-02-04 (주)콥스 Ats 컨트롤러의 제어 시스템 및 방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SE519628C2 (sv) * 1997-03-04 2003-03-18 Ericsson Telefon Ab L M Tillverkningsförfarande för halvledarkomponent med deponering av selektivt utformat material,vilket är ogenomträngligt för dopjoner

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4752589A (en) * 1985-12-17 1988-06-21 Siemens Aktiengesellschaft Process for the production of bipolar transistors and complementary MOS transistors on a common silicon substrate
EP0256315B1 (de) * 1986-08-13 1992-01-29 Siemens Aktiengesellschaft Integrierte Bipolar- und komplementäre MOS-Transistoren auf einem gemeinsamen Substrat enthaltende Schaltung und Verfahren zu ihrer Herstellung
DE3882251T2 (de) * 1987-01-30 1993-10-28 Texas Instruments Inc Verfahren zum Herstellen eines bipolaren Transistors unter Verwendung von CMOS-Techniken.

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150013037A (ko) * 2013-07-25 2015-02-04 (주)콥스 Ats 컨트롤러의 제어 시스템 및 방법

Also Published As

Publication number Publication date
EP0414013A2 (en) 1991-02-27
KR910005475A (ko) 1991-03-30
EP0414013A3 (en) 1991-10-16

Similar Documents

Publication Publication Date Title
US6638834B2 (en) Methods of forming semiconductor constructions
JP5079687B2 (ja) Soiデバイスの製造方法
JP2605008B2 (ja) 半導体装置の製造方法
KR100326694B1 (ko) 측면 방향 게터링을 이용한 반도체 장치 제조 방법
US6638807B2 (en) Technique for gated lateral bipolar transistors
JPH039631B2 (ja)
US4871684A (en) Self-aligned polysilicon emitter and contact structure for high performance bipolar transistors
EP0278619B1 (en) Integrated bipolar and CMOS transistor fabrication process
JP3431639B2 (ja) バイポーラ・トランジスタを形成する方法
JPH03171633A (ja) 相補形金属・酸化物・半導体トランジスタと共にバイポーラ・トランジスタを作成する方法
JPS6252950B2 (ja)
JP3109549B2 (ja) 半導体装置の製造方法
JP3450095B2 (ja) 半導体装置及びその製造方法
JP3247106B2 (ja) 集積回路の製法と集積回路構造
US6150224A (en) Method of manufacturing a semiconductor device with a bipolar transistor
JPH0774275A (ja) 半導体装置およびその製造方法
KR100270332B1 (ko) 실리콘게르마늄 쌍극자 트랜지스터 제조방법
JP2674570B2 (ja) So1基板およびその製造方法
JPH0778833A (ja) バイポーラトランジスタとその製造方法
JP3479393B2 (ja) 半導体装置の製造方法
JPH09129884A (ja) Soi型薄膜電界効果トランジスタ及びその製造方法
JP2000091419A (ja) 半導体装置およびその製造方法
JPH0732161B2 (ja) バイポーラトランジスタの製造方法
JPH05166822A (ja) 半導体装置及びその製法
JPH04133438A (ja) 半導体装置及びその製造方法