JPH03163363A - パルス入力処理方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は，車速，回転数などに関する繰り返し周波数の
パルス信号を処理するためのパルス人力処理方法に関す
る。

〔従来技術〕

車速等を検出するためのパルス人力処理方法としては．
例えば特開昭４９−２７７２２号公報に示される内燃機
関の回転数検出装置，特公昭６１−２０２７４号公報に
示されるエンジン回転数自動制御装置などがある。これ
らの方法は，パルス間隔を一定のクロンクパルスで計算
し，入力処理を行うものである。

ところで，車速センサ等においては．主にリードスイッ
チが用いられているが，オン．オフの切替り時には，不
正信号（以降チヤタリングという）が発生する。かかる
チヤタリングはハード（電気回路）によっては十分取り
去ること（チヤタリング取り）ができない。そのため，
パルス信号の両エッジについてチヤタリング信号が発生
し，該チャタリング信号がマイクロプロセッサのエッジ
人力ポートに入ったときには．誤作動を生ずる．即ち，
車速センサは．第１４図．第１５図に示すごとく．周方
向にＮ，Ｓ極が着磁された磁石９１を自動車の速度ケー
ブルにより車速に応じて回転させ．この磁石９ｌに近接
したリードスイッチ９２のオン，オフ状態をパルス信号
９４として得るものである．そして．リードスイッチ９
２を用いたセンサでは，Ｍ１石９１の回転に伴うオン．
オフ信号の切り替わり時に．第１５図のＳＰＤ信号で示
すごときチヤタリング波形を発生する。

そこで，これを防止するため，第１４図に示すチヤタリ
ング取り回路を設ける．同回路によれば，抵抗Ｒｌ，Ｒ
２をＲｌ＜＜Ｒ２と設定し，トランジスタＴｒのスレッ
シゴルドレベル電圧はｒ５Ｖ一約０．６ＶＪと高い所に
あることかから，抵抗Ｒ２，コンデンサＣ１の時定数に
よりハード回路のチヤタリング取りを行うことができる
。

〔解決しようとする課題〕

しかし，上記ハードによるチヤタリング取りでは，チヤ
タリング時は全て″Ｌ”レベルと判定されてしまう（信
号９３）。また．車速センサのオン．オフ時間比も考慮
すると，高速において“Ｈ″レベルがなくなることも考
えられる．それ故，ハードによるチヤタリング取りは充
分でない．そこで，従来特公平１−４１９４４号公報に
は．上記チヤタリングを除去するためのパルス人力処理
方法が提案されている．この方法は．割込み内でエッジ
入力が対応する信号のレベルが一定時間以上同じである
時，その入力は正しいものとしてチヤタリング除去処理
をしている．そのため．レベル変化を一定時間監視して
いる間．他の処理が行えないという欠点を有している． 一Ｓ的なパルス入力処理としては，センサのチヤタリン
グの発生しやすいエッジ方向に対し割込みを発生させ．
チヤタリング除去を行う．第１６図に示す処理を行って
いる。この方法は．ステップ９−０においてＳＰＤ　（
車速）パルス人力の立ち上りエッジ割込みを行い．９−
ｌにおいて立ち上り時間間隔演算を行い．９−２におい
てｌｍｓ以内の再割込みは無視するチヤタリング取りを
行う．そして，９−３において時間間隔によるＳＰＤ演
算を行うと共に，次回演算のための今回時刻の記憶を行
う． そして．この波形のタイムチャートについては．第１７
図に示すごとく．まずＳＰＤ入力は立ち上りエッジ１１
，１２．１３．１４があり．その間に立ち下りエッジ３
１．３２．３３がある．そして，同図においては，立ち
上りエッジ１２と立ち下リエッジ３２の間に．立ち下り
エッジと立チ上りエッジとのチヤタリングエッジ３１０
，１２０が発生している．また，立ち下りエッジ３３と
立ち上りエッジ１４との間には立ち上りエッジと立ち下
りエッジとのチヤタリング１３０，３３０が発生してい
る． そこで，上記のごとくチヤタリング取り時間Ｔｌ（１ｍ
Ｓ）を設けると．、立ち上り時間間隔は同図に示すごと
くなる．つまり，立ち上りエッジｌ２の後のＴｌ内のチ
ヤタリング３１０，１２０は割込み無視されるが，一方
立ち下りエツジ３３後のチヤタリング１３０，３３０に
ついては，立ち上りエッジ１３０を基準とする時間間隔
で演算される．そのため，前者の場合は正常であるが．
後者の場合には高速であると誤判断されてしまう．即ち
，上記方法では．立ち上がりエッジ１１，１２，１３．
１４側でのチヤタリング入力は取去できるが，立ち下が
りエッジ３１，３２．３３側でのチヤタリング人力は取
去できないため上記誤判断を生ずる． そこで，上記問題に対処するため，第１８図，第１９図
に示すパルス入力処理方法が考えられる。

即ち，第１８図において．前記のステップ９一〇〜９−
２の後に９−７においてエッジが立ち上りか否かを判断
し．立ち上りであれば．９−８において前回割込み（立
ち下がり）９−１０で記憶されたＲＡＭ内容（前回立ち
上がりエッジから立ち下がりエッジ時間）と．前回割込
み時刻（立ち下がりエッジ）と今回割込み時刻との差を
加算した時間（前回立ち上がりから今回立ち上がり時間
間隔）からＳＰＤ演算を行う．９−９において時間演算
のため今回時刻記憶を行うと共に次回割込み工冫ジ切替
を行う。また．上記９−７において立ち上りエッジがな
いときには，９−１０において前回割込み（立ち上がり
）から今回割込み（立ち下がり）の時間間隔の記憶を行
い．９−９に進む。

そして，上記方法においては，第１９図に示すタイムチ
ャートが得られる。即ち，本方法では．立ち上りエッジ
１１，１２．１３．１４及び立ち下りエッジ３１，３２
．３３の両エッジについて割込み発生チヤタリング取り
を行い．立ち上りから立ち下りの時間２０と立ち下りか
ら立ち上りの時間２５の合計時間間隔からＳＰＤ演算が
なされる。

しかし，この方法においても次の問題がある。

即ち，ＳＰＤ信号のオン，オフデューテイは５０％では
な＜，０．８≦○Ｎ／○ＦＦ≦３．５の範囲にある。そ
のため．ハードディレーも含め高速になると，オン時間
又はオフ時間はチヤタリング取り時間（ｌｍｓ）以下も
ありうる。

それゆえ，第２０図に示すごとく．立ち上りエソジＩ１
と立ち下り工冫ジ３１の間の゛Ｈ′゛レヘル（オン時間
）２０がチヤタリング取り時間Ｔ１よりも小さい時には
．この時間Ｔｌの間にチヤタリングエッジ３１０，１２
０が生した場合，同図のごとく低速と誤判断される。

また．第２１図に示すごとく，立ち下がりエッジ３１と
立ち上がりエッジｌ２の間の“Ｌ“レベル（オフ時間）
２５が．チヤタリング取り時間ＴＩよりも小さいときに
は，この時間Ｔ１の間にチヤタリングエッジ３１０．１
２０が生した場合低速と誤判断される。

“Ｌ”又は“Ｈ′レベル時間がチヤタリング取り時間以
下の時の誤判断は，従来技術として示す特公平１−４１
９４４号公報についても言うことができる。

本発明はかかる従来の問題点に鑑み，チヤタリング中の
パルス入力時間間隔を無視し，正確なパルス人力時間間
隔を得ることができ．車速等について正確な演算を行う
ことができるパルス人力処理方法を提供しようとするも
のである。

（課題の解決手段〕 本発明は，センサから送られる繰り返し周波数のパルス
信号を処理するパルス入力処理方法において．パルス信
号の立ち上りエッジで割込みがかかる第１割込モードと
．立ち下りエッジで割込みがかかる第２割込モードとを
有し．それぞれの割込モードから一定時間内の同一割込
モードは無視し．第１割込モードでは時間間隔を計算し
，第２割込モードでは第１割込モードで計算した時間間
隔に基づき演算値を演算し，また，第２割込モードの一
定時間内における第１割込モードの時間間隔は前回の第
１割込モードで計算された時間間隔と今回の第１割込モ
ードで計算された時間間隔とを加算した時間とすること
を特徴とするパルス人力処理方法にある。

本発明において最も注目すべきことは，パルス入力時間
間隔の算出と．該時間間隔に基づく車速等の演算値の演
算タイミングとを．上記の立ち上りエッジ（第１割込モ
ード）と立ち下りエッジ（第２割込モード）との異なる
入力エッジタイミングとしたこと．また両工冫ジについ
てそれぞれチヤタリング処理を行い，チヤタリング中の
パルス入力時間間隔を無視した正確なパルス入力時間間
隔を確認した後，その時間間隔による上記演算を行うよ
うにしたことである。これらの処理は，マイクロコンピ
ュータを用いて行う。

また．前記従来技術で示した特公平１−４１９４４号公
報と本発明とを比較すると．前者は割込み内でそのエッ
ジに対応するポートのレベルが正しいか否かを常時チェ
ックし，一定時間以上正しいときには正常な割込みと判
断し処理している。

この場合は，チヤタリング内では最後の割込み時刻が演
算時刻となる。

これに対して，本発明は．今回の割込みに対して前回の
同一方向エッジ割込みが一定時間以上経過しているとき
に正常割込みと判断する。つまりチヤタリング内では最
初の割込み時刻が演算時刻となるのである。

なお，上記の同一方向エッジ入力に対するチヤタリング
取り時間は，パルス時間間隔を算出する第１割込モード
側ではパルス入力周波数範囲の最小時間間隔以下の時間
に近い値を採用する。一方．上記時間間隔に基づき演算
を行う第２割込モード側では使用するセンサから起こり
うるチャタリング時間以上で．その時間に近い値を採用
する．両チャタリング時間は同じであっても．異なるも
のであっても良い． 〔作　用〕 本発明においては．第３図のブロック図に示すごとく，
センサからのパルス信号は第１割込モードと第２割込モ
ードにおいて．それぞれ立ち上りエッジ割込み，立ち下
がりエッジ割込みが判断され，各割込モードにおいては
一定時間内（チヤタリング取り時間Ｔｌ．Ｔ２）の同一
割込モード即ちチヤタリングは無視する。

そして．第１割込モードでは時間間隔計算をなし．その
信号を第２割込モードに送り演算値の演算を行う．また
，上記第２割込モードの一定時間内（チヤタリング取り
時間Ｔ２）における第１割込モードは，上記第２割込モ
ードでの演算時に影響を与えないよう処理する． 即ち．パルス時間間隔算出用の第１割込モードでは，前
回チヤタリング取り後の最初に入った時刻からチヤタリ
ング取りを行う．一方．上記演算用の第２割込モードで
は，割込み発生毎にチヤタリング取り時刻を更新させる
．また，チヤタリング取り内においても．次回入力エッ
ジの切替は行う。

また，上記第１割込モードでのチヤタリング取り後．前
回第２割込モードにて車速等の必要な演算を行ったとき
はそのまま．そうでないときは前回時間間隔に加算する
ことにより正確なパルス人力時間間隔が計測できたか否
かを判断した後，必要な演算を行う。

〔効　果〕

以上のごとく，本発明では，立ち上りと．立ち下りの両
方のエッジにて割込みを発生させ，一方の割込みで時間
計測を行い，他方のタイミングで上記計測による時間間
隔から目的とする演算値を演算する，また．チヤタリン
グ取りは，同一方向エッジに対して行っている． そのため，演算側エッジでのチヤタリング内における，
計測側エッジ割込みでは．時間間隔の加算のみ行ってい
る。それ故，いかなるチヤタリング入力波形に対しても
，誤判定なく正確な演算を行うことができる。

以上のごとく本発明によれば．チヤタリング中のパルス
入力時間間隔を無視し．正確なパルス入力時間間隔を得
ることができ．車速．回転数等について正値な演算を行
うことができるパルス入力処理方法を提供することがで
きる． 〔実施例） 第１実施例 本発明の実施例にかかるパルス人力処理方法につき．第
１図〜第６図を用いて説明する．本例の方法は，第３図
のブロック図に示すごとく，センサ４０から発生するパ
ルス信号は，第１割込モード４１と第２割込モード４２
において処理する． 即ち，第１割込モード４ｌにおいては．入力パルス信号
の立ち上りエッジ検出４１１を行い，次いで時間Ｔ１の
チヤタリング取り４１２を行い．時間間隔計算４１３を
行う．一方，第２割込モード４２においては，入力パル
ス信号の立ち下りエッジ検出４２１を行い，次いで時間
Ｔ２のチヤタリング取り４２２を行い，前記第１割込モ
ード４１で計算された時間間隔を入力して車速等の演算
４２３を行う．これらの処理はマイクロコンピュータを
用いて行う． 次に，上記処理のフローチャートを第１図により説明す
る．割込み入力があると．ステップｌ−１においてはそ
のエッジ入力が立ち上りか否かを判定し，立ち上りであ
れば１−２にてボートレベルが“Ｈ”　（高いレベル，
第２図符号２０）か否か判断する．″Ｈ”レベルであれ
ば，１−３にてＴｉＮ（今回割込み発生時刻）からＺＴ
ｉＮ｝｛（立ち上がり割込み時刻）を差し引いた値をＤ
（立ち上がり割込み時間間隔）とする。

そして，１−４において．上記Ｄが第１割込みモードの
立ち上がりチャタリング取り時間Ｔ１より小さいか否か
判断し，Ｄ＜ＴＩの時には．チヤタリングであるとして
１−９に進み．入力割込みエッジの切り替えをする。一
方，ｌ−４において［）＞Ｔｌのときには．１−５で上
記ＴｉＮをＺＴｉＮＨとなし．１−６で演算フラグセッ
トをｌ＋１！認して，ＮＯ即ち，前回割込み（立ち下が
りエッジ）で演算がなされなかった時（立ち下がりチャ
タリング２回目以降の立ち上がりエッジ割込み）であれ
ばｌ−８にて立ち上りパルス時間間隔ＴＯ（前回Ｔｏに
Ｄを加算）を計算し．前記１−９に進む。また，１−６
でフラグセントのときには，１−７にて前記Ｄを上記時
間間隔ＴＯとして．演算フラグをクリアして上記１−９
に進む。

一方，上記１−１において．エッジが立ち上りでなく．
立ち下りエッジであると判断されたときには，１−ｔｏ
において，ボートレベルが“■、”（低レベル，第２図
の符号２５）にあるか判断する。“Ｌ″であれば１−ｌ
１においてＴｉＮからＺＴｉＮＬ（立ち下がり割込み時
刻）を差し引いた値をＤとなし，またＴｉＮをＺＴｉＮ
Ｌとする。

そして，ｌ−１２においてＤが第２割込モードのチヤタ
リング取り時間Ｔ２よりも小さいか否か判断し，Ｄ＜Ｔ
２であれば前記１−９に進む。一方，Ｄ＜Ｔ２でないと
き゜には，１−１３において前記第１割込モードのステ
ップ１−８又はｌ−７で計算した時間間隔Ｔｏより，車
速等の演算を行い．１−１４にて演算フラグセットを行
いｌ−９へ進む。

次に，第２図に上記フローチャートに基づいて得られる
タイムチャートを示す。同図に示すごとく．立ち上り及
び立ち下りの各入力信号に対して，それぞれ時間ＴＩ，
Ｔ２のチヤタリング取りがなされ，ＴｉＮ−ＺＴｉＮＨ
に基づく時間間隔Ｔｏが算出され，演算が行われる。

例えば，立ち上り工冫ジｌ２と立ち下り工冫ジ３２との
間には．エッジ３１０，１２０のチヤタリングが発生し
ている。しかし，立ち上り工・７ジ１２０の前記Ｄはチ
ヤタリング取り時間ＴＩよりも短い。そのため，この立
ち上りエッジ１２０は無視して時間間隔が計算される。

また，立ち下りエッジ３１０に関しては，ＴｉＮ−ＺＴ
ｉＮＬ（立ち下り３１）がＴ２より大きいので．チヤタ
リングとは関係なく演算が行われる。この時，演算され
る時間間隔は立ち上がりエッジｌ２で得られた１ｌから
１２までの時間間隔である。

また，エッジ３２と１３との間には，立ち下りエノジ３
２の後にエッジ１２１．３２０のチヤタリングが発生し
ている。この場合，エッジ１２１では，１２からのチヤ
クリング取り時間Ｔ１以降でかつ演算後で演算フラグは
セントされている為，ＴｏはＩ２から１２１までの時間
がセットされる．エッジ３２０は３２からのチヤタリン
グ取り時間Ｔ２以内であり無視される。次のエッジｌ３
では．前回Ｔｏセット後演算はなされていないため，演
算フラグはクリア，ゆえにＴｏはＴｏ（１２〜ｌ２１の
時間）に１２１からｌ３の時間を加算されｌ２から１３
の時間間隔として次の立ち下がり３３０．３３で演算さ
れるのである。

次に，第４図〜第６図には，立ち上りエノジ１１と立ち
下りエッジ３１の間の“１１″レベル２０が．立ち下り
エッジ３ｌと立ち上りエッジ１２の間の“Ｌ″レベル２
５とほぼ同し場合（第４図），前者が後者よりも小さく
かつ前者の時間がチヤタリング時間Ｔ１よりも小さい場
合（第５図），前者が後者よりも大きくかつ後者の時間
がチヤタリング時間Ｔ２よりも小さい場合（第６図）を
示している。

そして．上記各図のタイムチャートより知られるごとく
．いずれの場合にもチヤタリング発生とは関係なく，正
確なパルス入力時間間隔を確認後，該時間間隔による演
算を行うことができる。前記従来技術では，かかる処理
ができず誤判断を生していた（第１９図〜第２１図参照
）。

第２実施例 次に，第７図〜第１２図を用いて具体例を示す。

第７図．第８図は本発明の具体的実施例を示すフローチ
ャートである。

第７図は，ＳＰＤ（車速）割込み内の，第８図は４．０
９’６ｍｓ毎に発生する定時割込みでのＳＰＤ処理であ
る。ＳＰＤ信号は．例えば車速６０ｋｍ／ｈで，６３７
ｒｐｍＸ４パルス発生し，割込み発生時刻のＬＳＢを４
μＳ，ＳＰＤ時間間隔を８ビット２バイトで演算したと
すると．最大時間間隔幅は０．２６２１４Ｓ　（４μＳ
ｘ２”），またこの時の車速（最低検出速度）は．約５
．　　４ｋｌｌ／ｈ　（　（１／０．２６２　１）ｘ　
（６０ｘ６０／６３７Ｘ４））である． ＣＳＰＤｉ　　（４．０９６ｍｓカウンタ）ｌは，ＳＰ
Ｄ信号が０．７Ｓ以上（車速く２１ａｌ／ｈ）なかった
時，車速＝ＯＩａａ／ｈとするとともに．前記割込みに
よる最低検出車速以下２　ｋｍ　／　ｈまで検出できる
様に．５−７．５−９の処理を行っている．また．前回
ＳＰＤ演算時間々隔と今回ＳＰＤ演算時間々隔を平均化
する．なまし処理をステップ５−８．５−９．５−１０
．５−１８．５−１９．５−２０で行う様構威している
． ステップ（以下省略）５−１は割込みエッジ判別，５−
３．５−１４では次回割込みエッジの切り替え，５−４
．５−１５は，同一方向割り込みエッジでのチヤタリン
グ取りを行う．また，５−８．又は５−９と５−２０で
立ち上りエッジのＳＰＤ演算時間間隔を算出し，立ち下
りエッジのタイミングである５−２１でＳＰＤを演算し
ている。

次に，作動について説明する。

第９図〜第１２図は，種々のＳＰＤ信号に対する具体的
実施例第７図．第８図に対応する．タイムチャートであ
る。

まず，ＳＰＤ信号入力がない時４ｍｓ　（４．０９６ｍ
ｓ）の定時割込み処理のうち，第８図の６一ｌでＣＳＰ
Ｄｉｌは＋１され，６−２でＣＳＰＤｉｌ＞１７２　（
ＳＰＤパルス間隔＞０．７ｓ，ＳＰＤ＜２１ａａ／ｈ）
と判断され，６−３でＳＰＤ＝Ｏｋｍ／ｈ，またＳＰＤ
演算時間間隔ＴＳＰＤにＣＳＰＤｉ１で計測された時間
がセットされる。

ここで＋１されるＣＳＰＤｉｌは　オーハーフローしな
い様ガードがかけられているものとする。

この時，ＳＰＤ割込みエッジは立ち上がりにセットして
いる。

次に，Ｓ′ＰＤ信号が入ってきたとき，前記第７図の５
−１で工冫ジ判別され．５−２．５−１３の割込みエッ
ジに対応するレベル判別〔ポートレベルがＨ（高い側）
か．Ｌ（低い側）か〕後，５−３．５−１４で，時間割
込みエッジを切り替えている，５−４．５−１５はチヤ
タリング取り処理で．時間間隔計測側である立ち上り側
（第９図の１１．１２，１３．１４）では，前回チヤタ
リング取り後の最初の割込み時刻Ｚ　Ｓ　Ｐ　Ｄ　Ｈか
ら．次に発生した立ち上り割込み時刻ＴｉＮの差が立ち
上リチャタリング取り時間ＴＩより少ない時（第９図の
１２〜１２０），その割込みはなかったものと無視する
． 一方ＳＰＤ演算側の立ち下り側（第９図の３１，３２，
３３．３４）では．割込み発生ごとの時刻ＺＳＰＤＬか
ら，今回立ち下り割込み発生時刻ＴｉＮの差が立ち下リ
チャタリング取り時間Ｔ２より少ない時（第９図の３３
〜３３０），その割込みは無かったものと無視している
．この理由については後で述べる． また，第７図の５−６は車速＜２ｈ／ｈ判定である．詳
しくは．定時割込みである４．０９６ｍＳ割込み処理の
第８図中の６−１で＋１されＳＰＤ割込み第７図の立ち
上りエッジでクリア（５一１２）される．カウンタＣＳ
ＰＤ　ｉ　１により判定する．また．５−７でのＳＰＤ
＜５．７ｈ／ｈ判定についても，同一カウンタで行いＳ
ＰＤ演算時間間隔ＴＳＰＤの処理（５−８．５−９）を
行う．ＴＳＰＤ処理５−８．５−９では，ＳＰＤ演算時
間ＴＳＰＤに，今回計測立ち上り時間間隔が，ＬＳＢ　
（計測分解能）を合わせるとともに次々と加算される。

ＴＳＰＤ，ＬＳＢ＝３２μＳ，ＴｉＮ，ＺＳＰＤＨ，Ｌ
ＳＢ＝４μＳ，ＣＳＰＤｉｌ，ＬＳＢ−４．０９６μｓ
，またここで使用しているＺＳＰＤＨは，５　　５でＴ
ｉＮデータをＺＳＰＤＨとする前のＺＳＰＤＨデータで
ある．また．加算後ＳＰＤ演算時に．１／２とすぺきな
まし処理要求フラグをセットする。

また，５−１５により立ち下りでチヤタリングが発生し
たと判断した時，その中にあった立ち上り時間はＴＳＰ
Ｄに加算されるが，チャタリング取り後．最初の立ち下
り工冫ジ割込み時以外は，ＳＰＤの演算は行わない。５
−１８では，５−１０でセットしたＴＳＰＤなまし要求
フラグに応し，ＴＳＰＤを１／２．又フラグをクリアの
後１立ち上り時間間隔ＴＳＰＤを基にＳＰＤを演算する
。

５−１８で，なまし要求フラグがセットされていない時
，ＳＰＤの清算をせず次の処理としても良い。

第９図〜第１１図に．種々のＳＰＤ信号に対するタイム
チャートを示す。

まず第９図について説明する。信号の立ち上り（１ｌ）
で，ＴＳＰＤに新たな時間間隔が加算され，なまし要求
フラグのセント時，信号の立ち下り（３１）でＴＳＰＤ
を１／２とした後，ＳＰＤを演算している。

立ち上りでチヤタリング（３２０，１２０）が発生した
時，ＴＳＰＤに今回立ち上り時間間隔を加算した後，立
ち下り（３２０）でＴＳＰＤは１／２なましされ，ＳＰ
Ｄを演算する。その後のチヤタリング内での割込みは無
視される。次の正規立ち下り（３２）信号では．なまし
要求フラグはクリアされている為，ＴＳＰＤはｌ／２さ
れない。

次に，立ち下り３３でチヤタリングが発生した場合は，
最初の立ち下り（３３）で，すでに加算されたＴＳＰＤ
を１／２なまし後，ＳＰＤの演算を行う。そして，立ち
上り（１３０）でＴＳＰＤに本来の立ち上り（１３〜１
４）の時間々隔の約１／２が加算され．その後のチヤク
リング内での割込みは無視される。次の正規立ち上り（
１４）で本来の立ち上り時間間隔となり，その次の立ち
下り（３４）で１／２なまし後，ＳＰＤが演算される。

第１０図は，ＳＰＤ入力信号の“’　Ｈ　”レベルがチ
ヤタリング取り時間ＴＩ以下となった場合．第１１図は
“Ｌ゛レベルがチヤタリング取り時間Ｔ２以下となった
場合の，タイムチャートを示す。

第１１図で立ち下り（３３）にチヤタリングが発生した
時，立ち下りチャタリング内の最初の立ち上り信号（１
４０）が立ち上り時間間隔として有効となり．他はチヤ
タリングとして無視されることから．一時的に短い時間
間隔でＳＰＤが演算される。

しかし，次の時間間隔は，その分長く測定されるととも
に，“Ｈ゜“レヘル時間〉〉“Ｌ″レベル時間を想定し
ており．なまし処理により問題はない また，ＳＰＤ信号はもともと，クランク軸１回転で４パ
ルスであり．同一のりードスイノチ．同一のＮ又はＳ極
磁石は４つおきである。このことから，時間間隔はなま
じ処理，又は４バルス時間間隔による演算が必要である
。

さらには，前記第１４図，第１５図に示した様に，ハー
ドによるチヤタリング取りは，チヤタリング期間中を“
Ｌ”レヘルとなる様構或すれば．第１１図の様なＳＰＤ
入力でな＜，　　”Ｌ”レベルの確保された信号とする
ことができる。

ここで，第１２図により．前記立ら下りＳＰＤ演算時の
，チヤタリング取り時刻ＺＳＰＤＬを立ち下り割込み発
生（６１．６２　　６３・・・）ごとに更新する点につ
いて説明する。

即ち．仮に，前記のごとく立ち上り（５ｌ　５２・・・
・・・・・・）と同様に，最初の時刻を基準としてチヤ
タリング取りを行った場合，同図に示す様なＳＰＤ信号
が発生した時，誤判定を行うことがある。

しかし．本発明では．前記第９図〜第１ｌ図に示したご
とく．チヤタリング発生時のチヤタリング取り時刻′１
゛１は，必ず立ち上りを基準となし，立ち下りはそれよ
りも後となる為．第１２図に示すごとき誤判定はない。

また，前記ハード処理（第１４図，第１５図）による″
Ｌ“レヘルが立ち下りチャタリング取り時間Ｔ２以上を
確保できるのであれば．必らずしも，立ち下りチャタリ
ング時刻を割込み発生ごとに更新する必要はない。

第３実施例 本例につき，第１３図を用いて説明する。

前記第２実施例では１前回ＳＰＤ算出時間間隔に．今回
計測時間間隔を加算後，１／２するなまし処理を実施し
ている。

しかし，第１図の１つ１つの時間々隔からＳＰＤを演算
す・る方法において，そのｌ−１３における演算を，第
１３図の様に置き替えることもてき即ち，１１−１ない
し１１−５においてクランク軸１回転４パルスより．４
パルスごとの時間間隔で演算したＳＰＤを，１１−６〜
１１−９においてそれぞれＳＰＤＯ〜３となし，１１−
１０でその平均値をＳＰＤとしてなましても良い。

また，この場合．時間間隔をＴＳＰＤＯ〜３とし，その
平均時間間隔からＳＰＤを演算しても良い。

次に，上記実施例では．割込み処理内でＳＰＤの演算を
行っているが，割込み処理時間を短くする為，割込み内
ではパルス時間間隔計測にとどめＳＰＤ演算要求フラグ
セットにより，メインルーチンにて，時間間隔よりＳＰ
Ｄを演算しても良い．また．上記実施例では．主に車速
センサについて説明したが，本発明は．各種回転数測定
など，同種のチヤタリング信号を含むセンサ入力に対し
ても適用できる。

さらには，センサ自体のチヤタリングはなくても．ハー
ド回路にて電源の変動，スレツショルド付近におけるヒ
ステリシス以上のノイズ等に起因する，正規信号レベル
変化後の．不正信号に対するパルス入力処理回路として
も使用できる。

【図面の簡単な説明】

第１図〜第６図は第１実施例を示し．第１図はそのフロ
ーチャート，第２図はタイムテープル，第３図はブロッ
ク図，第４図〜第６図はＨレベルとＬレベルの割合が異
なる場合のタイムテープル，第７図〜第１２図は第２実
施例を示し，第７図及び第８図はそのフローチャート，
第９図〜第１ｌ図は種々のタイムテーブル，第１２図は
比較説明用のタイムテープル，第１３図は第３実施例の
フローチャート，第１４図及第１５図は従来のハードに
よるチヤタリング取りの回路図及びタイムテープル，第
１６図及び第１７図は従来のソフトによるチヤタリング
取りのフローチャート及びタイムテープル，第１８図〜
第２１図は他の従来のソフトによるチヤタリング取りの
フローチャート及びタイムテーブルである． 第４ 図 第５図 第６図 第８口 第１４図 第１５図 第１６図 第１７図 第１８図 第１９図 第２０図 イ６４Ｓしと１串？Ｐ」這ｊ「 六百２１ 図 イΔ＝９と毛亭ビＰＩ＃ｒ

Claims (1)

1. 【特許請求の範囲】 センサから送られる繰り返し周波数のパルス信号を処理
   するパルス入力処理方法において、パルス信号の立ち上
   りエッジで割込みがかかる第１割込モードと、立ち下り
   エッジで割込みがかかる第２割込モードとを有し、 それぞれの割込モードから一定時間内の同一割込モード
   は無視し、第１割込モードでは時間間隔を計算し、第２
   割込モードでは第１割込モードで計算した時間間隔に基
   づき演算値を演算し、また、第２割込モードの一定時間
   内における第１割込モードの時間間隔は前回の第１割込
   モードで計算された時間間隔と今回の第１割込モードで
   計算された時間間隔とを加算した時間とすることを特徴
   とするパルス入力処理方法。