JPH03160814A - フィルタ装置 - Google Patents
フィルタ装置Info
- Publication number
- JPH03160814A JPH03160814A JP29963389A JP29963389A JPH03160814A JP H03160814 A JPH03160814 A JP H03160814A JP 29963389 A JP29963389 A JP 29963389A JP 29963389 A JP29963389 A JP 29963389A JP H03160814 A JPH03160814 A JP H03160814A
- Authority
- JP
- Japan
- Prior art keywords
- output
- signal
- switches
- shift register
- turned
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 43
- 125000002015 acyclic group Chemical group 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 10
- 238000005070 sampling Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000002123 temporal effect Effects 0.000 description 2
- 238000004364 calculation method Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000013139 quantization Methods 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、ビデオ信号の処理等に用いるフィルタ装置に
関する。
関する。
近年， ＶＴ Ｒ （ｖｉｄｅｏ ｔａｐｅ ｒｅｃｏ
ｒｄｅｒ）等が広く使われるようになってきた。これら
の信号処理回路にはフィルタが必要であり、ＶＴＲ等に
おいてはアクティブフィルタやＬＣフィルタが使われて
いる。
ｒｄｅｒ）等が広く使われるようになってきた。これら
の信号処理回路にはフィルタが必要であり、ＶＴＲ等に
おいてはアクティブフィルタやＬＣフィルタが使われて
いる。
しかし、アクティブフィ′ルタやＬＣフィルタは、急峻
な振幅特性を得られるよう設計すると位相特性が悪化し
てしまい、映像信号系においては位相特性の悪化はその
まま画質に影響してしまう。
な振幅特性を得られるよう設計すると位相特性が悪化し
てしまい、映像信号系においては位相特性の悪化はその
まま画質に影響してしまう。
画質を改善するために位相等化器を使ったり振幅特性を
犠牲にして位相特性を改善したり、これらを併用したり
している．そのために、要求される特性によっては振幅
特性と位相特性の両方を満足するフィルタを得ることが
難しいことがある． これに対し、デジタルフィルタは、適切な設計をすると
急峻な振幅特性と直線性の良い位相特性を得られる。し
かし映像信号はその帯域が広レために（例えばＴ Ｖ
（ ｔｅｌｅｖｉｓｉｏｎ）において幻４．５ＭＩＩＺ
である。）、演算益の高速化等の間男がある。
犠牲にして位相特性を改善したり、これらを併用したり
している．そのために、要求される特性によっては振幅
特性と位相特性の両方を満足するフィルタを得ることが
難しいことがある． これに対し、デジタルフィルタは、適切な設計をすると
急峻な振幅特性と直線性の良い位相特性を得られる。し
かし映像信号はその帯域が広レために（例えばＴ Ｖ
（ ｔｅｌｅｖｉｓｉｏｎ）において幻４．５ＭＩＩＺ
である。）、演算益の高速化等の間男がある。
本発明はこのような事情のもとでなされたもので、良奸
な振幅，位相特性で広帯域とすることもできるフィルタ
装置を提供することを目的とするものである。
な振幅，位相特性で広帯域とすることもできるフィルタ
装置を提供することを目的とするものである。
（；ＪＵを解決するための手段）
木発明は前記目的を達成するため、フィルタ装置をつぎ
の（１）のとおりに構成するものである。
の（１）のとおりに構成するものである。
（１）シフトレジスタ手段と、複数のコンデンサと、一
端が仁寸入力線に共通に接続され他端がＩ１仔記複数の
コンデンサ中の対応するコンデンサに接続され前記シフ
トレジスタ手段の対応する段の出力により制御された複
数の大カスイッチと、一端が前記複数のコンデンサ中の
対応するコンデンサに接続され前記シフトレジスタ手段
の対応する段の出力により制御された複数の出力スイッ
チと、前記複数のスイッチの出方を加算する加算器と、
該加算器の出力側に設けた信号出カ喘とを備えているフ
ィルタ装置。
端が仁寸入力線に共通に接続され他端がＩ１仔記複数の
コンデンサ中の対応するコンデンサに接続され前記シフ
トレジスタ手段の対応する段の出力により制御された複
数の大カスイッチと、一端が前記複数のコンデンサ中の
対応するコンデンサに接続され前記シフトレジスタ手段
の対応する段の出力により制御された複数の出力スイッ
チと、前記複数のスイッチの出方を加算する加算器と、
該加算器の出力側に設けた信号出カ喘とを備えているフ
ィルタ装置。
前記（１）の構成により、スイッチはシフトレジスタ手
段の出力により順次オン．オフを繰り返し、コンデンサ
に入力信号が蓄槓され、又、出力スイッチもシフトレジ
スタ手段の出力により順次オン，オフし、コンデンサの
信号が乗算器を介して加算され信号出力端に出力される
。
段の出力により順次オン．オフを繰り返し、コンデンサ
に入力信号が蓄槓され、又、出力スイッチもシフトレジ
スタ手段の出力により順次オン，オフし、コンデンサの
信号が乗算器を介して加算され信号出力端に出力される
。
以下本発明を実施例で説明する。
（第１実施例）
第１図は本発明の第１実施例である“フィルタ装置”の
回路図であり、１〜６はシフトレシスタ手段の各段のフ
リップフロップ（以下ＦＦという）、７はイ３号入力線
、８〜１６は入力ＦＥＴスイッチ（入力スイッチ）、１
７〜２５は信号を時保持記恒させておくための信号蓄積
コンデンサ、２６〜３４は出力ＦＥＴスイッチ（出力ス
イッチ）、３５〜３７はフィルタ係数の乗算器、３８は
加算器、３９はクロック除去用ローバスフィルタ、４０
は信号出力線である。
回路図であり、１〜６はシフトレシスタ手段の各段のフ
リップフロップ（以下ＦＦという）、７はイ３号入力線
、８〜１６は入力ＦＥＴスイッチ（入力スイッチ）、１
７〜２５は信号を時保持記恒させておくための信号蓄積
コンデンサ、２６〜３４は出力ＦＥＴスイッチ（出力ス
イッチ）、３５〜３７はフィルタ係数の乗算器、３８は
加算器、３９はクロック除去用ローバスフィルタ、４０
は信号出力線である。
以後、入力ＦＥＴスイッチと出力ＦＥＴスイッチをスイ
ッチ．信号を一時保持記憶させておくための信号蓄槓コ
ンデンサを容量、クロック除去用ローパスフィルタをロ
ーバスフィルタと呼ぶ。
ッチ．信号を一時保持記憶させておくための信号蓄槓コ
ンデンサを容量、クロック除去用ローパスフィルタをロ
ーバスフィルタと呼ぶ。
つぎに動作を説明する。第３図は第１図の回路の概念図
である。
である。
本発明では第３図における遅延レジスタの役割をシフト
レジスタ手段の各段１〜６とスイッチ８〜１６とスイッ
チ２６〜３４と容量１７〜２５が行っている。
レジスタ手段の各段１〜６とスイッチ８〜１６とスイッ
チ２６〜３４と容量１７〜２５が行っている。
まず、シフトレジスタ手段のＦＦＩの出力がＨ（ハイレ
ベル）となるとスイッチ８〜１０がオンして入力信号が
信号入力線７を通じて容量１７〜ｌ９に蓄積されシフト
レジスタ手段のＦＦＩの出力がＬ（ローレベル）となる
とスイッチ８〜１０かオフとなり、次にシフトレジスタ
手段のＦＦ２の出力かＨとなるとスイッチ２６〜２８が
オンして容量！７と容［２０と容量２３に記憶されてい
た７３号が各々のフィルタ係数の乗算器３５〜３７に送
られシフトレジスタ手段のＦＦ２の出力がＬどなるとス
イッチ２６〜２８がオフし、先程各々のフィルタ係数の
乗算器に送られた信号は重み付けをされて加算器３８で
加算されローパスフィルタ３９でクロックを除去し信号
出力線４ｏに出力される。
ベル）となるとスイッチ８〜１０がオンして入力信号が
信号入力線７を通じて容量１７〜ｌ９に蓄積されシフト
レジスタ手段のＦＦＩの出力がＬ（ローレベル）となる
とスイッチ８〜１０かオフとなり、次にシフトレジスタ
手段のＦＦ２の出力かＨとなるとスイッチ２６〜２８が
オンして容量！７と容［２０と容量２３に記憶されてい
た７３号が各々のフィルタ係数の乗算器３５〜３７に送
られシフトレジスタ手段のＦＦ２の出力がＬどなるとス
イッチ２６〜２８がオフし、先程各々のフィルタ係数の
乗算器に送られた信号は重み付けをされて加算器３８で
加算されローパスフィルタ３９でクロックを除去し信号
出力線４ｏに出力される。
シフトレジスタ手段のＦＦ３の出力がＨとなるとスイッ
チ１１〜１３がオンして入力信号が信号入力，ｔ！ｉ！
７を通じて容量２０〜２２に蓄積され、シフトレジスタ
手段のＦＦ３の出力がＬとなるとスイッチ１１〜１３が
オフとなり、次にシフトレジスタ手段のＦＦ４の出力が
Ｈとなるとスイッチ２９〜３ｌがオンして容量１８と容
Ｍ２１と容量２４に記憶されていた信号が各々のフィル
タ係数の乗算器３５〜３７に送られ、シフトレジスタ手
段のＦＦ４の出力がＬどなるとスイッチ２９〜３工がオ
フし、先程各々のフィルタ係数の乗算器に送られた信号
は重み付けをされて加算器３８で加算され、ローパスフ
ィルタ３９でクロックを除去し信号出力線４０に出力さ
れる。
チ１１〜１３がオンして入力信号が信号入力，ｔ！ｉ！
７を通じて容量２０〜２２に蓄積され、シフトレジスタ
手段のＦＦ３の出力がＬとなるとスイッチ１１〜１３が
オフとなり、次にシフトレジスタ手段のＦＦ４の出力が
Ｈとなるとスイッチ２９〜３ｌがオンして容量１８と容
Ｍ２１と容量２４に記憶されていた信号が各々のフィル
タ係数の乗算器３５〜３７に送られ、シフトレジスタ手
段のＦＦ４の出力がＬどなるとスイッチ２９〜３工がオ
フし、先程各々のフィルタ係数の乗算器に送られた信号
は重み付けをされて加算器３８で加算され、ローパスフ
ィルタ３９でクロックを除去し信号出力線４０に出力さ
れる。
シフトレジスタ手段のＦＦ５の出力がＨとなるとスイッ
チ１４〜１６がオンして入力信号が信号入力線７を通じ
て容量２３〜２５に蓄積され，シフトレジスタ手段のＦ
Ｆ５の出力がＬとなるとスイッチ１４〜１６がオフとな
り、次にシフトレジスタ手段のＦＦ６の出力がＨとなる
とスイッチ３２〜３４がオンして容ｆｆｌｌ９と容１ｔ
２２と容量２５に記恒されていた信号が各々のフィルタ
係数の乗算器３５〜３７に送られ、シフトレジスタ手段
のＦＦ６の出力がＬどなるとスイッチ３２〜３４がオフ
し、先程各々のフィルタ係数の乗算器に送られたイ３号
は、重み付けをされて加算器３８で加算されローパスフ
ィルタ３９でクロックを除去し、信号出力線４０に出力
される。あとは以上の動作の繰り返しである。
チ１４〜１６がオンして入力信号が信号入力線７を通じ
て容量２３〜２５に蓄積され，シフトレジスタ手段のＦ
Ｆ５の出力がＬとなるとスイッチ１４〜１６がオフとな
り、次にシフトレジスタ手段のＦＦ６の出力がＨとなる
とスイッチ３２〜３４がオンして容ｆｆｌｌ９と容１ｔ
２２と容量２５に記恒されていた信号が各々のフィルタ
係数の乗算器３５〜３７に送られ、シフトレジスタ手段
のＦＦ６の出力がＬどなるとスイッチ３２〜３４がオフ
し、先程各々のフィルタ係数の乗算器に送られたイ３号
は、重み付けをされて加算器３８で加算されローパスフ
ィルタ３９でクロックを除去し、信号出力線４０に出力
される。あとは以上の動作の繰り返しである。
ここで各々のフィルタ係数の乗算器３５〜３７へ入力さ
れる信号の時間的な関係は、フィルタ係数の乗算器３５
へ入力される信号の時刻をＴとすれば、フィルタ係数の
乗算器３６へ入力される信号の時刻はＴ−１クロックで
ありフィルタ係数の乗算器３７へ入力される信号の時刻
はＴ−２クロックであり、結果としてある時刻の信号と
その時刻の１クロック過去の信号と最初の信号の時刻の
２クロック過去の信号が各々重み付けされて加算器３８
で加算されローパスフィルタ３９でサンプリング信号を
除去され、信号出力線４０に出力されることにより入力
信号がフィルタリングされたことになる。
れる信号の時間的な関係は、フィルタ係数の乗算器３５
へ入力される信号の時刻をＴとすれば、フィルタ係数の
乗算器３６へ入力される信号の時刻はＴ−１クロックで
ありフィルタ係数の乗算器３７へ入力される信号の時刻
はＴ−２クロックであり、結果としてある時刻の信号と
その時刻の１クロック過去の信号と最初の信号の時刻の
２クロック過去の信号が各々重み付けされて加算器３８
で加算されローパスフィルタ３９でサンプリング信号を
除去され、信号出力線４０に出力されることにより入力
信号がフィルタリングされたことになる。
このフィルタの特性を７ＪＩ．５図に示す。
ここで示す特性は二次のローパスフィルタである．フィ
ルタの係数は第１図においてフィルタ係数の乗算器３５
とフィルタ係数の乗算器３７の値を０．２：１０５８１
とし、フィルタ係数の乗算器３６の値を０．４１７１２
４とした。また１ｇ５図においてＴはサンプリング周期
である。
ルタの係数は第１図においてフィルタ係数の乗算器３５
とフィルタ係数の乗算器３７の値を０．２：１０５８１
とし、フィルタ係数の乗算器３６の値を０．４１７１２
４とした。また１ｇ５図においてＴはサンプリング周期
である。
（第２実施例〉
第２図は本発明の第２実施例である“フィルタ装置”の
回路図であり、１〜１２はシフトレジス夕手段の各ＦＦ
、１３は入力信号線、１４〜！６は入力ＦＥＴスイ，チ
、１７〜１９は信号を一時保持記憧させておくための蓄
積容量・ ２０〜２２は信号出力トランジスタ、２３〜
３１は出力ＦＥＴスイッチ、３２〜３４はリセットＦＥ
Ｔスイッチ、３５〜３７はフィルタ係数の乗算器、３８
は加算器、３９はサンプルホールド回路、４０はクロッ
ク除去用ローパスフィルタ、４１は信号出力線である。
回路図であり、１〜１２はシフトレジス夕手段の各ＦＦ
、１３は入力信号線、１４〜！６は入力ＦＥＴスイ，チ
、１７〜１９は信号を一時保持記憧させておくための蓄
積容量・ ２０〜２２は信号出力トランジスタ、２３〜
３１は出力ＦＥＴスイッチ、３２〜３４はリセットＦＥ
Ｔスイッチ、３５〜３７はフィルタ係数の乗算器、３８
は加算器、３９はサンプルホールド回路、４０はクロッ
ク除去用ローパスフィルタ、４１は信号出力線である。
以後、入力ＦＥＴスイッチと出力ＦＥＴスイッチ制御用
のシフトレジスタ手段をシフトレジスタと、入力ＦＥＴ
スイッチと出力ＦＥＴスイッチとリセットＦＥＴスイッ
チをスイッチと、信号を一時記憶保持させておくための
蓄積容量を容量と、クロック除去用ローパスフィルタを
ローパスフィルタとよぶ。
のシフトレジスタ手段をシフトレジスタと、入力ＦＥＴ
スイッチと出力ＦＥＴスイッチとリセットＦＥＴスイッ
チをスイッチと、信号を一時記憶保持させておくための
蓄積容量を容量と、クロック除去用ローパスフィルタを
ローパスフィルタとよぶ。
第２図の回路の動作を第３図と第４図に基づいて説明す
る。
る。
第３図は第２図の回路の概念図であり、第４図は第２図
の回路のシフトレジスタの各段とサンプルホールド回路
とリセットスイッチのタイミングチャートである。
の回路のシフトレジスタの各段とサンプルホールド回路
とリセットスイッチのタイミングチャートである。
本実施例では第３図における遅延レジスタの役割をシフ
トレジスタのＦＦＩ〜１２とスイッチ１４〜１６とスイ
ッチ２３〜３１と出力トランジスタ２０〜２２と容量１
７〜１９が行っている。
トレジスタのＦＦＩ〜１２とスイッチ１４〜１６とスイ
ッチ２３〜３１と出力トランジスタ２０〜２２と容量１
７〜１９が行っている。
まず第４図のタイミングチャートのとおりシフトレジス
タのＦＦＩの出力がＨになるとスイッチ１４がオンして
信号入力線１３より容量１７に信号が蓄積されシフトレ
ジスタのＦＦＩの出力がＬになるとスイッチ１４がオフ
し、シフトレジスタのＦＦ２の出力がＨ／Ｌ Ｌ／スイ
ッチ３２〜３４にリセットパルスをオンして各信号線の
電荷をリセットし、シフトレジスタのＦＦ３の出力がＨ
になるとスイッチ２３〜２５がオンし、信号出力トラン
ジスタ２０〜２２を通じて容量１７〜１９に蓄積されて
いた信号が読み出され、フィルタ係数の乗算器３５〜３
７で各々重み付けされ加算器３８で加算され、このとき
サンプル状態にあるサンブルホールド回路３９でサンプ
ルされ、ローパスフィルタ４０でクロックが除去されて
信号出力線４１に出力され、そしてシフトレジスタのＦ
Ｆ３の出力がＬになるとスイッチ２３〜２５がオフする
。シフトレジスタのＦＦ４の出力がＨ／Ｌし、シフトレ
ジスタのＦＦ５の出力がＨになるとスイッチ１５がオン
して信号入力線１３より容量１８に信号が蓄積され、シ
フトレジスタのＦＦＳの出力がしになるとスイッチ１５
がオフし、シフトレジスタのＦＦ６の出力が｝！／Ｌ
Ｌ／、スイッチ３２〜３４にリセ・ｒトパルスをオンし
て各信号線の電荷をリセットし、シフトレジスタのＦＦ
７の出力がＨになるとスイッチ２６〜２８がオンし、イ
３号出力トランジスタ２０〜２２を通して容量１７〜１
９に蓄積されていた信号が読み出され、フィルタ係数の
乗算器３５〜３７で各々重み付けされ加算器３Ｂで加算
され、このときサンプル状態にあるサンプルホールト回
路３９でサンプルされ、ローパスフィルタ４０でクロツ
クが除去されて信号出力線４１に出力され、そしてシフ
トレジスタのＦＦ７の出力がＬになるとスイッチ２６〜
２８がオフする。シフトレジスタのＦＦ８の出力が｝｛
／ＬＬ，、シフトレジスタのＦＦ９の出力がＨになると
スイッチ１６がオンして信号入力線１３より容ｉ１１９
に信号が蓄積され、シフトレジスタのＦＦ９の出力がＬ
になるとスイッチＩ６がオフし、シフトレジスタのＦＦ
ＩＯの出力がＨ／Ｌし、スイッチ３２〜３４にリセット
パルスをオンして各イ３号線の電荷をリセットし、シフ
トレジスタのＦＦＩＩの出力がＨになるとスイッチ２９
〜３１がオンし、信号出力トランジスタ２０〜２２を通
して容量１７〜１９に蓄積されていた信号が読み出され
、フィルタ係数の乗算器３５〜３７で各々重み付けされ
加算器３８で加算され、このときサンプル状態にあるサ
ンプルホールド回路３９でサンプルされローバスフィル
タ４０でクロックが除去されて信号出力線４１に出力さ
れ、そしてシフトレジスタのＦＦＩＩの出力がＬになる
とスイッチ２９〜３１がオフし、シフトレジスタのＦＦ
１２の出力がＨ／Ｌする。あとは以上の動作の繰り返し
である。
タのＦＦＩの出力がＨになるとスイッチ１４がオンして
信号入力線１３より容量１７に信号が蓄積されシフトレ
ジスタのＦＦＩの出力がＬになるとスイッチ１４がオフ
し、シフトレジスタのＦＦ２の出力がＨ／Ｌ Ｌ／スイ
ッチ３２〜３４にリセットパルスをオンして各信号線の
電荷をリセットし、シフトレジスタのＦＦ３の出力がＨ
になるとスイッチ２３〜２５がオンし、信号出力トラン
ジスタ２０〜２２を通じて容量１７〜１９に蓄積されて
いた信号が読み出され、フィルタ係数の乗算器３５〜３
７で各々重み付けされ加算器３８で加算され、このとき
サンプル状態にあるサンブルホールド回路３９でサンプ
ルされ、ローパスフィルタ４０でクロックが除去されて
信号出力線４１に出力され、そしてシフトレジスタのＦ
Ｆ３の出力がＬになるとスイッチ２３〜２５がオフする
。シフトレジスタのＦＦ４の出力がＨ／Ｌし、シフトレ
ジスタのＦＦ５の出力がＨになるとスイッチ１５がオン
して信号入力線１３より容量１８に信号が蓄積され、シ
フトレジスタのＦＦＳの出力がしになるとスイッチ１５
がオフし、シフトレジスタのＦＦ６の出力が｝！／Ｌ
Ｌ／、スイッチ３２〜３４にリセ・ｒトパルスをオンし
て各信号線の電荷をリセットし、シフトレジスタのＦＦ
７の出力がＨになるとスイッチ２６〜２８がオンし、イ
３号出力トランジスタ２０〜２２を通して容量１７〜１
９に蓄積されていた信号が読み出され、フィルタ係数の
乗算器３５〜３７で各々重み付けされ加算器３Ｂで加算
され、このときサンプル状態にあるサンプルホールト回
路３９でサンプルされ、ローパスフィルタ４０でクロツ
クが除去されて信号出力線４１に出力され、そしてシフ
トレジスタのＦＦ７の出力がＬになるとスイッチ２６〜
２８がオフする。シフトレジスタのＦＦ８の出力が｝｛
／ＬＬ，、シフトレジスタのＦＦ９の出力がＨになると
スイッチ１６がオンして信号入力線１３より容ｉ１１９
に信号が蓄積され、シフトレジスタのＦＦ９の出力がＬ
になるとスイッチＩ６がオフし、シフトレジスタのＦＦ
ＩＯの出力がＨ／Ｌし、スイッチ３２〜３４にリセット
パルスをオンして各イ３号線の電荷をリセットし、シフ
トレジスタのＦＦＩＩの出力がＨになるとスイッチ２９
〜３１がオンし、信号出力トランジスタ２０〜２２を通
して容量１７〜１９に蓄積されていた信号が読み出され
、フィルタ係数の乗算器３５〜３７で各々重み付けされ
加算器３８で加算され、このときサンプル状態にあるサ
ンプルホールド回路３９でサンプルされローバスフィル
タ４０でクロックが除去されて信号出力線４１に出力さ
れ、そしてシフトレジスタのＦＦＩＩの出力がＬになる
とスイッチ２９〜３１がオフし、シフトレジスタのＦＦ
１２の出力がＨ／Ｌする。あとは以上の動作の繰り返し
である。
ココテ一回容量１７〜１９に信号が蓄積されると同じ信
号を三回読み出すが、信号出方トランジスタ２０〜２２
を使うことにより読み出される電荷が１ ／ ｈ ｆ
ｅとなるので直接容Ｎ１７〜１９より読み出すのに比べ
てｈｆｅ倍の回数読み出すことができる。
号を三回読み出すが、信号出方トランジスタ２０〜２２
を使うことにより読み出される電荷が１ ／ ｈ ｆ
ｅとなるので直接容Ｎ１７〜１９より読み出すのに比べ
てｈｆｅ倍の回数読み出すことができる。
また、各々のフィルタ係数の乗算器３５〜３７へ入力さ
れる信号の時間的な関係は、フィルタ係数の乗算器３５
へ入力される信号の時劾をＴとすれば、フィルタ係数の
乗算器３６へ入力される信号の時刻はＴ−４クロックで
あり、フィルタ係数の乗算器３７へ入力される信号の時
刻はＴ−８クロックであり、結果としてある時刻の信号
とその時刻の４クロック過去の信号と最初の信号の時刻
の８クロック過去の信号が各々重み付けされて加算器３
８で加算され、サンプルホールド回路３９でサンプルホ
ールドされ、ローパスフィルタ４０でサンプリング信号
を除去され、信号出力線４１へ出力されることにより入
力信号がフィルタリングされたことになる。
れる信号の時間的な関係は、フィルタ係数の乗算器３５
へ入力される信号の時劾をＴとすれば、フィルタ係数の
乗算器３６へ入力される信号の時刻はＴ−４クロックで
あり、フィルタ係数の乗算器３７へ入力される信号の時
刻はＴ−８クロックであり、結果としてある時刻の信号
とその時刻の４クロック過去の信号と最初の信号の時刻
の８クロック過去の信号が各々重み付けされて加算器３
８で加算され、サンプルホールド回路３９でサンプルホ
ールドされ、ローパスフィルタ４０でサンプリング信号
を除去され、信号出力線４１へ出力されることにより入
力信号がフィルタリングされたことになる。
このフィルタの特性を第５図に示す。
ここで示す特性は二次のローバスフィルタである。フィ
ルタの係数は第２図Ｃおいてフィルタ係数の乗算器３５
とフィルタ係数の乗算器３７の値を０．２３０５８１と
し、フィルタ係数の乗算器３６の値を０．４Ｊ７１２４
とした。
ルタの係数は第２図Ｃおいてフィルタ係数の乗算器３５
とフィルタ係数の乗算器３７の値を０．２３０５８１と
し、フィルタ係数の乗算器３６の値を０．４Ｊ７１２４
とした。
なお、各実施例では、スイッチとしてＭＯＳ ＦＥＴを
用いているが、本発明はこれに限定されるものではなく
、適宜のスイッチ素子を用いることができる。
用いているが、本発明はこれに限定されるものではなく
、適宜のスイッチ素子を用いることができる。
また、前記シフトレジスタ手段としては、入力制御用の
シフトレジスタと出力制御トランジスタとで構成しても
よいことは当然である。
シフトレジスタと出力制御トランジスタとで構成しても
よいことは当然である。
以上説明したように、本発明によれば、量子化はしてな
いが、シフトレジスタ手段，コンデンサ．入出力スイッ
チにより遅延レジスタの動作を行わせて非巡回型デジタ
ルフィルタ類似の構成，動作にしているので良好な振幅
，位相特性を得ることができ、又、Ａ−Ｄ，Ｄ−Ａ変換
等の演算を要しないので高速化に問題がなく広帯域とす
ることが容易である。
いが、シフトレジスタ手段，コンデンサ．入出力スイッ
チにより遅延レジスタの動作を行わせて非巡回型デジタ
ルフィルタ類似の構成，動作にしているので良好な振幅
，位相特性を得ることができ、又、Ａ−Ｄ，Ｄ−Ａ変換
等の演算を要しないので高速化に問題がなく広帯域とす
ることが容易である。
第１図は本発明の第１実施例の回路図、第２図は本発明
の第２実施例の回路図、第３図は各実施例の概念図、第
４図は第２実施例のタイミングチャート、第５図は各実
施例の特性図である。 １〜６・・・・・・シフトレジスタ手段の各段７・・・
・・・信号入力線 ８〜１ ６ −−−−−−入力ＦＥＴスイッチ（入力ス
イッチ） １７〜２ ５ −−−−−−信号蓄積コンデンサ２６〜
３４・・・・・・出力ＦＥＴスイッチ（出力スイッチ） ３５〜３７・・・・・・乗算器 ３８・・・・・・加算器 ４０・・・・・・ｆ３号出力線
の第２実施例の回路図、第３図は各実施例の概念図、第
４図は第２実施例のタイミングチャート、第５図は各実
施例の特性図である。 １〜６・・・・・・シフトレジスタ手段の各段７・・・
・・・信号入力線 ８〜１ ６ −−−−−−入力ＦＥＴスイッチ（入力ス
イッチ） １７〜２ ５ −−−−−−信号蓄積コンデンサ２６〜
３４・・・・・・出力ＦＥＴスイッチ（出力スイッチ） ３５〜３７・・・・・・乗算器 ３８・・・・・・加算器 ４０・・・・・・ｆ３号出力線
Claims (1)
- （１）シフトレジスタ手段と、複数のコンデンサと、一
端が信号入力線に共通に接続され他端が前記複数のコン
デンサ中の対応するコンデンサに接続され前記シフトレ
ジスタ手段の対応する段の出力により制御された複数の
入力スイッチと、一端が前記複数のコンデンサ中の対応
するコンデンサに接続され前記シフトレジスタ手段の対
応する段の出力により制御された複数の出力スイッチと
、前記複数のスイッチの出力を加算する加算器と、該加
算器の出力側に設けた信号出力端とを備えていることを
特徴とするフィルタ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29963389A JPH03160814A (ja) | 1989-11-20 | 1989-11-20 | フィルタ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29963389A JPH03160814A (ja) | 1989-11-20 | 1989-11-20 | フィルタ装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03160814A true JPH03160814A (ja) | 1991-07-10 |
Family
ID=17875121
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29963389A Pending JPH03160814A (ja) | 1989-11-20 | 1989-11-20 | フィルタ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03160814A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007072712A1 (ja) * | 2005-12-13 | 2007-06-28 | Matsushita Electric Industrial Co., Ltd. | サンプリングフィルタ装置 |
| WO2008050630A1 (fr) * | 2006-10-23 | 2008-05-02 | Panasonic Corporation | Dispositif de filtre d'échantillonnage et dispositif de communication radio |
-
1989
- 1989-11-20 JP JP29963389A patent/JPH03160814A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007072712A1 (ja) * | 2005-12-13 | 2007-06-28 | Matsushita Electric Industrial Co., Ltd. | サンプリングフィルタ装置 |
| JP2007189666A (ja) * | 2005-12-13 | 2007-07-26 | Matsushita Electric Ind Co Ltd | サンプリングフィルタ装置 |
| US7979047B2 (en) | 2005-12-13 | 2011-07-12 | Panasonic Corporation | Sampling filter |
| WO2008050630A1 (fr) * | 2006-10-23 | 2008-05-02 | Panasonic Corporation | Dispositif de filtre d'échantillonnage et dispositif de communication radio |
| US8111741B2 (en) | 2006-10-23 | 2012-02-07 | Panasonic Corporation | Sampling filter apparatus and wireless communication apparatus |
| JP5121069B2 (ja) * | 2006-10-23 | 2013-01-16 | パナソニック株式会社 | サンプリングフィルタ装置および無線通信装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0340972B2 (ja) | ||
| US6061279A (en) | Delay circuit for analog signals | |
| Bateman et al. | An approach to programmable CTD filters using coefficients 0,+ 1, and-1 | |
| EP0388958B1 (en) | Gain/phase compensation circuit for use in servo control system of optical disk device | |
| JPH03293819A (ja) | デジタルデータ検出装置 | |
| JPH03160814A (ja) | フィルタ装置 | |
| US4099030A (en) | Speech signal processor using comb filter | |
| JPS6035837A (ja) | パルス性雑音の低減装置 | |
| US4853797A (en) | Fir type digital filter for recording and reproducing apparatus | |
| JPH03160813A (ja) | 遅延装置 | |
| JPH0193211A (ja) | 信号変換装置 | |
| JPH0660689A (ja) | サンプル・ホールド回路 | |
| JPH0744425B2 (ja) | デイジタル濾波回路 | |
| JPH0226407B2 (ja) | ||
| JPH04286416A (ja) | 遅延回路 | |
| JPH0974334A (ja) | トランスバーサルフィルタ | |
| EP0620642B1 (en) | Inverting delay circuit | |
| JPS6316472A (ja) | 再生装置 | |
| JPS646593Y2 (ja) | ||
| JPH05252119A (ja) | サンプリング周波数変換装置 | |
| JP2003158444A (ja) | アナログ信号の遅延回路 | |
| JPH0428184B2 (ja) | ||
| JP2510522B2 (ja) | 信号処理装置 | |
| JPH05199072A (ja) | ディジタルフィルタ | |
| JPH039643B2 (ja) |