JPH03159252A

JPH03159252A - 集積回路試験装置

Info

Publication number: JPH03159252A
Application number: JP1299027A
Authority: JP
Inventors: Norio Kuji; 久慈　憲夫; Kiyoshi Matsumoto; 清松本
Original assignee: Nippon Telegraph and Telephone Corp
Current assignee: Nippon Telegraph and Telephone Corp
Priority date: 1989-11-17
Filing date: 1989-11-17
Publication date: 1991-07-09

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、一般的には集積回路の試験装置に関し、さら
に具体的には、集積回路の診断を高速がつ能率的に行な
う集積回路試験装置に関するものである。

〔従来の技術〕

集積回路が大規模化するにつれ、内部の論理的動作状態
を直接非接触で測定する手段が必要となってきた。電子
ビームを探針（プローブ）の代わりに用いるＥＢテスタ
は、このような試験のための最も育力なツールであり、
ＣＡＤデータベースとのリンクをもつ装置が市販されて
いる。

ＥＢテスタによるテスト法の一つに、故障像法（または
ＤＰＩ）がある。この手法は、二つの異なるテストパラ
メータに対し、被試験集積回路デバイス（以後ＤＵＴと
呼ぶ）が、一方は正常で他方が異常な動作をするとき、
両輪理動作状態の像を観測し、両者の間で差分をとった
像（故障像）をもとに故障の状態を解析しようというも
のである。故障の状態を視覚化できるため、簡単に故障
の大体の位置を特定できるという利点がある。

第６図に、従来の集積回路試験装置の構成を図示する。

第６図の装置の動作を以下に示す。

１）ＥＢプローバにて発生された電子ビーム７０は、走
査コイル７１の偏向を受けてＤＵＴ７２の一定領域を走
査する。ＤＵＴ７２上で発生した二次電子は、画像信号
６８として故障像生成回路６６に取り込まれる。

２）テストパタン発生器６７は、ＤＵＴ７２にテスト信
号６９を供給する。

３）故障像生成回路６６は、テストレートなどのテスト
パラメータ７６をテストパタン発生器６７に与え、それ
ぞれの条件下で画像の観測を行い、差分像を生成する。

この差分像は、故障像として故障像ファイル６５に格納
され、故障像表示回路６４上で表示される。

４）ＣＡＤデータベース６０からは、観測された故障像
の故障パタンが何に対応するかを示す“地図“の役割を
する故障像マツプ６２が、マツプ生成回路６１をとおし
てつくり出され、マツプ表示回路６３に表示される。こ
のマツプ６２は、故障の伝わり方を発生源に向かって追
跡していくときの指針として使われ、以後ナビゲーショ
ンマツプとよぶ。

５）表示された故障像とナビゲーションマツプは目視比
較され、故障追跡が行われる。故障像法による故障解析
において用いるナビゲーションマツプとしては、従来、
特願昭６３−１０７９４０号公報「集積回路試験装置」
において開示された第７図に図示するような例があるの
みである。第７図（ａ）が観測された故障像であって、
故障配線パタン７３のみがあられれている。また第７図
（ｂ）にはナビゲーションマツプの例がしめされている
。このマツプには、最上層の設計配線パタン７４とその
信号の伝播方法・論理セル外形７５・論理深度の表示か
らなっており、次のような手順で故障の発生点までの追
跡（ナビゲーションと呼ぶ）を行なう。

■）故障像の中にある故障パタン７３すべてに対応する
配線パタン７４を、ナビゲーションマツプの中から探す
。

２）見つかった配線パタン７４の信号の発生源となる論
理セルフ５を求める。

３）２）の論理セルフ５の持つ論理深度の中で最大のも
のを探す。ここでいう論理深度とは、故障の検出された
回路ネットから、信号の入力側に向かって経路を追跡（
バックトレースと呼ぶ）したとき、出発点からの距離に
応じて付与された数字である。ここでは、ＤＵＴ７２の
外部端子を出発点として予め計算されている。

４）論理深度が大きい程論理セルが真の故障発生源に近
いので、次の観測ゾーン領域を論理深度最大の論理セル
を含む位置におき、再度故障像の観測を行なう。

５）ｌ）に戻る。ただし、観測した領域の中に論理深度
最大のものがあれば、それが故障の発生源であるものと
して、本手法によるテストは終了する。

しかしながら、従来のこのようなナビゲーションマツプ
には、システム化する上で、以下のような問題があった
。

ｌ）マツプと故障像の表示が別画面であるため、目視に
よる両者の対応付けが必要である。故障パタンの数が多
い場合や類似したパタンのある場合には、この対応付け
はしばしば大きな困難を伴う。

２）故障像法は、観測領域が広いほど故障の発生点に早
く到達できる。しかしながら、本マツプは配線と論理セ
ルの表示が混在しているため、広い領域を表示すればす
るほど複雑化し、故障像との対比が困難となる。

〔発明が解決しようとする課題〕

本発明は、従来の故障像のナビゲーションマツプが、観
測された故障像と比較するに際しての上記の問題点を解
決しようとするものである。即ち、本発明の目的はテス
トの過程を能率化し、テストに要する期間を短縮した集
積回路試験装置を提供することである。

〔課題を解決するための手段〕

本発明にかかる装置は、従来のナビゲーションマツプが
観測故障像とは独立に表示され、かつ全ての配線と論理
セルを表示するものであったのに対し、観測した故障像
の上に直接重ね合わせて表示し、かつ表示する内容も直
接関係する論理セルに限定することで簡単化したナビゲ
ーションマツプを有することを主な特徴とする。

本発明の構成は下記に示す通りである。即ち、本発明は
、互いに異なる２組のテストパラメータのもとでテスト
信号を半導体集積回路チップに印加するテスト信号発生
器と、集積回路チップの動作状態を画像観測するＥＢプ
ローバと、両テストパラメータの下で得た観測像間の差
分像を得る故障像生成回路と、集積回路の設計情報をも
つＣＡＤデータベースと、差分像に対応する設計マツプ
像をＣＡＤデータベースから生成する回路よりなる電子
ビーム試験装置において、所望の回路ネットから入力端子までのバックトレース経
路に存在する論理セルとそのレイアウト情報を取り出す
手段と、取り出された論理セルのレイアウトを故障像に
重ね合わせ混合する手段とを有することを特徴とする集
積回路試験装置に関するものであり、或いはまた、論理
セルのレイアウトの中から、画像観測された故障像に含
まれる故障パタンとの重なりを持つ論理セルのみを取り
出す手段とを有することを特徴とする集積回路試験装置
に関するものである。

〔実施例〕

第１図に本発明による実施例としての集積回路試験装置
の構成を図示する。

本発明による集積回路試験装置は、従来の集積回路試験
装置に１）バックトレース回路１３．２）重なり検出回
路１４．３）混合回路１７．４）混合データの表示回路
１８、を付加した点が異なる。

これを動作させるには、ｌ）故障像生成回路２０は、テスト信号発生器２１によ
り動作状態に置かれたＤＵＴ２２から、電子ビーム２３
によるＥＢプローバを用いて故障像を取り出す。この過
程は、従来の集積回路試験装置と同一である。

２）マツプ生成回路１１は、ＣＡＤデータベース１０よ
り故障像マツプ１２を生成する。この過程も従来の集積
回路試験装置と同一である。

３）観測故障像表示回路１６と故障像マツプ表示回路１
５の比較により、故障像上にある故障パタンに対応する
回路ネットを一つとりだす。

４）その回路ネットを出発点として、バックトレース回
路１３にてＣＡＤデータベース１０上にある回路をバッ
クトレースし、経路上にある論理セルのみを取り出すと
共に、論理深度を計算する。

５）重なり検出回路１４を動作させて、４）で取り出さ
れた論理セルと観測された故障像間で互いに重なり合う
論理セルのみ取り出す。

６）５）の論理セルと故障像を混合回路１７にて足し合
わせ、画像情報変換し、表示回路１８を用いて表示する
。

第２図は、バックトレースと論理深度を説明する図であ
る。バックトレースとは、ここに示す回路図の上で決め
られたある論理セルを出発点として信号の入力側に、す
べての経路をさかのぼって行くものである。該経路上に
ある論理セルの出発点からの距離に対応するものが論理
深度であって、ここでは論理段数で計算され、数字で表
現されている。このバックトレースの出発点３１を、観
測像の観測の度に得られる故障パタンに対応する論理セ
ルにとることで、バックトレースの経路からはずれる論
理セル３５は、この故障とは無関係であるとしてのぞく
ことができる。ここでは、ＡおよびＢが除去される論理
セル３５にあたる。

第３図は、論理セルと故障パタン間の重なりを説明する
図である。故障パタン３３は、その信号を発生している
論理セルとはレイアウトの上で重なりを持つ。逆にいう
と、故障パタン３３と関係のない論理セル３２は、レイ
アウトの上で重なりを持たない。そこで、両者の重なり
を持つ論理セル３４のみが（この図では、斜線で示され
ている）取り出される。このようにして、ナビゲーショ
ンマツプに表示する論理セルのデータ量の削減がはから
れる。

第４図は、論理深度をベースとした追跡法の表示回路の
実施例を説明する図である。第４図（ａ）は、最大論理
深度の論理セル４１を検出するための混合回路出力の表
示結果４０であって、観測された故障パタン４３の上に
論理セル４１．４２等の外形が点線にて直接重ね合わさ
れて表示されている。

各論理セル４１．４２等には、論理深度値が表示されて
いる。この論理深度は、この機内部で検出された故障パ
タン４３を発生する論理セル（図では論理深度ｌの論理
セル）を出発点として計算される。次に、この像の中で
論理深度値として最大のもの４１を捜し出す。該論理セ
ルを出発点としてバックトレースを行い、論理深度を再
計算する。

第４図（ｂ）は、再計算の結果水められた論理セルとそ
の論理深度値が故障パタン４７を含む現在の観測故障像
４６の領域の外に広がっている様子が混合回路出力の表
示結果４８にしめされている。その中で最大の論理深度
値を持つ論理セル４５が真の故障発生源に近いと考えら
れるため、その最大論理深度の論理セル４５を含む領域
に次の観測ゾーン４４を設定することで、故障追跡がお
こなわれる。

第５図は、階層的追跡法に於ける表示回路の実施例を示
すものである。通常の集積回路の設計は、階層的に行な
われ、上位の階層の機能ブロックを展開すると、いくつ
かの小さな機能ブロックに別れ、さらにその機能ブロッ
クを展開すると、その次の下の機能ブロックが現われる
という構造になっている。そこで、第５図（ａ）に図示
するような故障パタン５１が現われたとき、最上位の階
層にある機能ブロックＡの外形５０をまず表示する。次
に、その下の階層の機能ブロックが見えるように展開す
ると、第５図（ｂ）に図示するようになる。ここでは、
故障パタン５１は機能ブロックＣの外形５２に含まれる
ことがわかる。そこで機能ブロックＣを展開したとき、
ＥＦＧの新しい機能ブロックがあられれる。故障パタン
は機能ブロックＧの外形５３に含まれるので、詳細な追
跡は機能ブロックＧの上で行なえばよいことがわかる。

〔発明の効果〕

本発明による集積回路試験装置は、以上のように、ｌ）表示内容を、検出された故障パタンを起点とするバ
ックトレースの経路にある論理セルの外形に限定し、か
つ観測故障パタンとの重なりをもつもののみを表示する
ように必要最小限にしたため、観測領域が大きい場合で
も表示が複雑化することなく極めて見通しのよいナビゲ
ーションが可能になるという利点があり、２）ナビゲーションマツプの表示を観測故障像の上に重
ね合わせて表示したため、二つの像を見比べることによ
るわずられしさがなくなったという利点がある。さらに
また、３）ナビゲーションマツプの情報を必要最小限にしたた
め、表示が単純化され、観測領域が大きい場合の故障像
に対しても、見通しのよいマツプを提供することができ
、４）観測像上にマツプを重ね合わせ表示したため、故障
パタン同士の相対的回路接続関係が一目で見分けられる
ようになり、故障源の発見・次の観測領域の決定がきわ
めて容易化される、などの点で効果がある。

本発明は、集積回路試験の分野で故障診断期間の短縮に
大きな寄与をするものと期待される。

【図面の簡単な説明】

第１図は本発明による実施例としての集積回路試験装置
の構成を説明する図、第２図はバックトレースと論理深
度を説明する図、第３図は、論理セルと故障パタン間の
重なりを説明する図、第４図は論理深度をベースとした
追跡法の表示回路の実施例を説明する図、第５図は、階
層的追跡法における表示回路の実施例を説明する図、第
６図は従来の集積回路試験装置の構成を説明する図、第
７図は従来マツプの問題点を説明する図である。１０、６０・・・ＣＡＤデータベース、１１．６１・・
・マツプ生成回路、１２．６２・・・故障像マツプ、１
３・・・バックトレース回路、１４・・・重なり検出回
路、１５・・・故障像マツプ表示回路、１６・・・観測
故障像表示回路、１７・・・混合回路、１８・・・表示
回路、１９．６５・・・故障像ファイル、２０、６６・
・・故障像生成回路、２１・・・テスト信号発生器、３
０、４２・・・論理セル、３１・・・バックトレース出
発点、３２・・・重なりのない論理セル、３３．４７．
５１・・・故障パタン、３４・・・重なりのあった論理
セル、４０．４８・・・混合回路出力の表示結果、４Ｉ
・・・最大論理深度の論理セル、４３・・・観測された
故障パタン、４４・・・次の観測ゾーン、４５・・・最
大論理深度の論理セル、４６・・・現在の観測故障像、
５０・・・機能ブロックＡの外形、５２・・・機能ブロ
ックＣの外形、５３・・・機能ブロックＧの外形、６３
・・・マツプ表示回路、６４・・・故障像表示回路、６
７・・・テストパタン発生器、６８・・・画像信号、６
９・・・テスト信号、７０・・・電子ビーム、７１・・
・走査コイル、７２・・・ＤＵＴ、７３・・・故障配線
パタン、７５・・・論理セル外形７４・・・設計配線パタン、

Claims

【特許請求の範囲】

（１）互いに異なる２組のテストパラメータのもとでテ
スト信号を半導体集積回路チップに印加するテスト信号
発生器と、該集積回路チップの動作状態を画像観測する
ＥＢプローバと、該両テストパラメータの下で得た観測
像間の差分像を得る故障像生成回路と、該集積回路の設
計情報をもつＣＡＤデータベースと、該差分像に対応す
る設計マップ像を該ＣＡＤデータベースから生成する回
路よりなる電子ビーム試験装置において、所望の回路ネットから入力端子までのバックトレース経
路に存在する論理セルとそのレイアウト情報を取り出す
手段と、該取り出された論理セルのレイアウトを故障像
に重ね合わせ混合する手段とを有することを特徴とする
集積回路試験装置。
（２）前記論理セルのレイアウトの中から、前記画像観
測された故障像に含まれる故障パタンとの重なりを持つ
論理セルのみを取り出す手段を有することを特徴とする
前記請求項１記載の集積回路試験装置。