KR100268777B1

KR100268777B1 - 반도체소자의 패턴결함 검사방법

Info

Publication number: KR100268777B1
Application number: KR1019930024050A
Authority: KR
Inventors: 배상만
Original assignee: 김영환; 현대전자산업주식회사
Priority date: 1993-11-12
Filing date: 1993-11-12
Publication date: 2000-11-01
Also published as: KR950015687A

Abstract

본 발명은 웨이퍼의 패턴결함 검사방법에 관한 것으로, 특히 반도체제조공정에서 발생하는 패턴결함을 검사하기 위하여 광학적, 전기적인 소오스를 갖는 장치에 의해서 웨이퍼 상부에 형성된 패턴을 측정하며, 이것을 측정패턴신호화하여 데이터 베이스 메모리에 저장된 설계된 패턴신호와 비교검출하여 측정패턴신호와 설계된 패턴신호가 일치하지 않으면 결함신호가 “1”로 출력되도록하는 기술이다.

Description

반도체소자의 패턴결함 검사방법

제1(a)도는 반도체소자의 적층구조 패턴을 도시한 단면도.

제1(b)도 및 제1(c)도는 상기 제1(a)도의 A, B 방향으로 절단하여 도시한 단면도.

제2도는 종래기술의 주요구성을 도시한 블럭도.

제3(a)도 및 제3(b)도는 종래기술에 따른 데이터 베이스 방식의 패턴검사시 발생되는 신호를 도시한 도면.

제4(a)도 및 제4(b)도는 본 발명에 따른 데이터 베이스 방식의 패턴검사시 발생되는 신호를 도시한 도면.

* 도면의 주요부분에 대한 부호의 설명

1 : 웨이퍼 2 : 1 층 패턴

3 : 2층 패턴 20 : 데이터 베이스 메모리장치

30 : 패턴조사부 40 : 신호 컨버터

50 : 신호 비교기 60 : 결함 검출기

a : 2층에 대한 설계패턴신호 c1,c2 : 측정패턴신호

b1,b2 : 1층에 대한 설계패턴신호

d : 검사하고자 하는 패턴영역을 지정하는 신호펄스

e : 결함출력 f : 결함신호

본 발명은 반도체소자의 패턴결함 검사방법에 관한 것으로, 특히 다층의 적층막을 구비하는 반도체 제조공정에서 발생하는 공정결함을 검사하기 위하여 다층 패턴의 모든 설계패턴을 데이터베이스화하고, 광학적, 전기적인 소오스를 갖는 장치에 의해서 웨이퍼 상부에 형성된 패턴을 검사하고, 이 검사 결과를 데이터베이스에 저장된 다층막의 패턴 신호와 비교하여 실제 패턴의 이상유무를 검출할 수 있는 반도체소자의 패턴결함 검사방법에 관한 것이다.

패턴 대 패턴 이미지 비교방식은 디자인룰(design rule)이 0.6㎛, 즉 16 메가 디램(DRAM : Dynamic Random Access Memory, 이하에서 DRAM 이라 함) 급의 패턴에서 유효하게 사용되지만 256 메가 DRAM 급 이상의 미세패턴을 검사하는데는 한계에 도달하게 된다.

이로인하여, 데이터 베이스 방식의 검사방법이 요구되고 있는데, 종래의 데이터 베이스 방식은 CAD에서 설정된 패턴 데이터와 마스크 또는 웨이퍼의 상부에 형성된 한충의 패턴만 검사하여 패턴 결함을 확인하였다.

데이터 베이스 방식으로 패턴을 검사하는 것을 제1(a)도와 같이 패턴이 형성된 웨이퍼를 예를들어 설명하기로 한다.

제1(a)도는 웨이퍼(1)상부에 1층패턴(2)과 2층패턴(3)을 각각 예정된 지역에 적층한 것을 도시하되, 제1(b)도는 웨이퍼(1)상부에 1층패턴(2)만 형성된 부분만 도시하고, 제1(c)도는 상기 웨이퍼(1)상부에 1층패턴(2)과 2층패턴이 적층된 부분을 도시한 단면도이다.

종래기술의 데이터 베이스 방식으로 패턴을 검사하는 방법을 제2도, 제3(a)도 및 제3(b)도를 참고로하여 설명하기로 한다.

제2도는 종래의 데이터 베이스 방식을 블록도로 도시한 것이고 제3(a)도 및 제3(b)도는 패턴 검사시 발생하는 신호를 도시한 것으로, 설계된 패턴을 디지털신호로 데이터 베이스 메모리(20)에 저장시키고, 저장된 설계패턴신호(a)를 신호비교기(50)에 입력시킨다. 한편, 웨이퍼상에 형성된 패턴에 패턴조사부(30)에서 광학적 혹은 전기적 신호를 주사하여 패턴에서 반사되는 강도를 측정하여 신호컨버터(40)에 입력시킨다. 상기 신호컨버터(40)는 아날로그신호를 디지탈신호(c1)로 바꾸어서 상기 신호 비교기(50)에 측정패턴신호(c1)을 입력시킨다. 상기 신호비교기(50)에서 설계패턴신호(a)와 측정패턴신호(c1)를 비교하여 제3(a)도와 같이 일치하면 결함출력기(60)의 결함출력(e)이 “0”로 출력된다. 그러나, 제3(b)도와 같이 설계패턴신호(a)와 측정패턴신호(c2)가 일치하지 않게되면 일치하지 않는 부분에서 결함출력(e)가 “1”로 출력된다.

제3(a)도는 상기 제1(b)도와 같은 패턴의 상부로 전기적 또는 광학적 소오스(source)에 의해 반사되어 나온 측정패턴신호(c1)과 데이터 베이스 메모리 장치(20)에 있는 설계패턴신호(a)를 비교할 때, 결함출력신호(e)는 “0”가 되어 결함이 없음을 도시한다.

한편, 제1(b)도의 2층패턴(3)이 이상이 있다면 제3(a)도의 출력결함신호(e)에 어떤펄스가 발생된다. 여기서, d는 검사하고자 하는 패턴영역을 지정하는 신호펄스이다. 상기 설계패턴신호(a)는 데이터 베이스 메모리 장치(20)에 저장되어있는 신호이다. 측정패턴신호(c1)은 웨이퍼상의 패턴들에서 나오는 신호이며 웨이퍼의 패턴(3)에서 나오는 광학적 또는 전기적 강도의 크기를 상대적으로 표시함을 의미한다.

제3(b)도는 제1(c)도의 측정패턴신호(c2)와 데이터 베이스에 저장된 설계패턴신호(a)를 비교하여 일치하지 않은 곳에는 출력결함기(60)에서 결함신호(f)를 유발시킨다. 여기서, 측정패턴신호(c2)는 웨이퍼상의 패턴들에서 나오는 신호이며, 웨이퍼의 1층,2층 패턴에서 나오는 광학적 또는 전기적 강도의 크기를 상대적으로 표시함을 의미 한다.

즉, 측정패턴신호(c2)는 1충패턴의 설계패턴신호(a)는 비교가 되지만, 2층패턴의 설계패턴신호가 데이터 베이스 메모리에 저장되어 있지 않으므로 결함신호를 정확하게 측정할 수 없는 문제점이 있다.

따라서, 본 발명은 상기한 문제점을 해결하기위하여 1층패턴과 2층패턴에 대 한 설계패턴신호를 별도로 데이터 베이스 메모리에 저장시키고, 저장된 신호를 비교기로 출력하여 측정된 패턴신호와 비교하여 정확하게 패턴결함을 찾아내도록 하는 웨이퍼의 패턴 결함 검사방법을 제공하는데 그 목적이 있다.

이상의 목적을 달성하기 위한 본 발명의 특징은, 웨이퍼상부에 다층으로 패턴을 형성한후, 형성된 패턴을 검사하기 위해 위치에 따라 각각의 설계패턴을 데이터베이스 메모리장치에 저장시키는 방법과, 웨이퍼 상부에 형성된 패턴을 패턴조사부에서 검출하고, 신호컨버터를 이용하여 측정패턴신호로 변환시키는 방법과 상기 측정패턴신호와 메모리장치에 저장된 각층에 대한 설계패턴신호를 비교기에서 비교하여 신호가 일치하면 결함신호가 “0”로 출력되고, 신호가 일치하지 않으면 결함신호가 “1”로 출력되도록 하는 방법을 포함하는 것이다.

이하, 첨부된 제4(a)도와 제4(b)도를 본 발명에 의해 패턴결함을 검사하는 방법을 설명하려 한다.

제4(a)도는 제1(a)도의 “A”방향으로 패턴검사시, 메모리장치(20)에 저장되어 있는 1층패턴과 2층패턴의 설계패턴신호(a,bl)와 측정패턴신호(c1)를 각각 도시하고, 결함검출기(60)에서 출력결함신호 “0”로 나오는 것을 도시한다.

제4(b)도는 제1(a)도의 “B”방향으로 패턴검사시, 메모리장치(20)에 저장되어있는 1층패턴과 2층패턴의 설계패턴신호(a,c₂)와 측정패턴신호(c2)를 각각도시하고 결함출력기에서 출력결함신호(e)가 “0”로 출력됨을 도시한다.

상기한 바와같이 본 발명은 데이터 베이스 메모리 장치에 각층에 대한 설계 패턴신호(a,b1,b2)를 미리 저장시킨 후, 예정된 지역으로 지정하는 신호펄스영역(d)에서 해당되는 설계패턴신호와 패턴상부에서 측정되는 측정패턴신호를 비교하면, 다층으로 형성되는 패턴의 예정된 지역에서 결함여부를 파악할수 있다.

Claims

적어도 두 층 이상의 적층 패턴을 구비하는 반도체소자의 패턴결함 검사방법에 있어서, 웨이퍼상부에 다층으로 패턴을 형성한후, 형성된 패턴을 검사하기 위해 위치에 따른 각층들의 설계패턴들의 데이터들을 데이터 베이스 메모리장치에 저장시켜 설계패턴신호화하는 공정과, 상기 웨이퍼 상부에 형성된 패턴조사부에서 검출하는 공정과, 상기 패턴조사부에서 검출된 신호를 신호컨버터를 이용하여 측정패턴신호로 변환시키되, 각층이 적층된 상태에서 검출되어 하나의 신호로 합성되는 공정과, 상기 측정패턴신호와 메모리장치에 저장된 각층에 대한 설계패턴신호를 비교기에서 비교하여 신호가 일치하면 결함신호가 “0”로 출력되고, 신호가 일치하지 않으면 결함신호가 “1”로 출력되도록 하되, 각층들의 설계패턴신호를 조합하여 비교하도록하는 공정을 포함하는 반도체소자의 패턴 결함 검사방법.