KR100268779B1 - 반도체소자의 패턴 결함 검사방법 - Google Patents

Abstract

반도체소자의 패턴공정에 의해 제조된 패턴의 측정방법에 있어서, 마스크에 설계된 패턴을 디지털 신호로 저장한 입력데이터와 웨이퍼의 칩상에 형성된 패턴을 광학 시스템으로 측정한 데이터를 비교하여 비교된 데이터의 공차가 공정마진 데이터에 포함되는지를 검사하여 패턴의 양품과 불량품을 판단하도록 하는 방법이다.

Description

반도체소자의 패턴 결함 검사방법

제1도는 종래의 기술에 따라 선택된 칩에 대해 패턴을 측정하는 일례를 도시한 도면.

제2도는 본 발명에 의해 모든 칩의 패턴을 측정하는 방법을 도시한 도면.

제3도는 칩 가장자리에 패턴 영역을 형성한 도면.

제4도는 패턴영역 내의 패턴을 도시한 도면.

제5도는 본 발명에 의해 패턴을 측정하는 방법을 도시한 블록도.

* 도면의 주요부분에 대한 부호의 설명

10 : 웨이퍼 20 : 칩

30 : 스크라이브라인 40 : 패턴영역

50 : 라인패턴

본 발명은 반도체 소자의 제조공정중에 형성된 패턴의 결함검사방법에 관한 것으로, 특히 리소그라피 제조공정으로 패턴을 형성할 때, 스크라이브라인상에 검사할 패턴영역을 형성하고, 이 패턴의 임계크기(critical demension)가 공정 마진에 포함되는지 안되는지의 여부를 판단하여 효과적으로 웨이퍼상의 모든 칩을 검사할 수 있는 반도체소자의 패턴 결함검사방법에 관한 것이다.

종래의 리소그라피 제조공정중 패턴의 크기를 확인할 때는 웨이퍼 상에 도포된 포토레지스트의 패턴을 형성한 후, 이들 패턴의 임계크기를 측정함으로써 가능하였다. 즉, 제1도에 도시한 바와 같이 하나의 웨이퍼(10)에 다수외 칩(20)이 배열될 경우 가로, 세로 방향으로 중앙에 있는 샘플 칩(빗금친 부분)들의 패턴을 CD-SEM(Critical Demension Scanning Electron Microscope)장비로 측정하여 패턴의 이상 유, 무를 검사하였다.

그러나 이 방법은 임계크기 측정시의 정확도는 높으나, 시간이 많이 걸리고 신속한 점검을 할 수가 없어서 인-라인 모니터링(In-Line Monitering)방법으로는 부적절한 문제점이 있다.

따라서, 본 발명은 설계된 마스크 상의 패턴을 디지탈 신호로 컴퓨터에 저장시킨 다음, 이 설계데이터와 웨이퍼 상에 형성되는 패턴을 측정된 신호와 비교하여 이상 유무가 있는지를 판단하도록 하는 패턴 측정방법을 제공하는데 그 목적 이 있다.

본 발명에 의하면 반도체소자의 패턴공정에 의해 제조된 패틴의 측정방법에 있어서, 마스크내에 별도로 설계된 패턴을 디지탈 신호로 저장하는 입력데이터와 마스크의 별도 설계 패턴의 웨이퍼의 칩상에 형성되는 이미지 패턴을 광학 시스템으로 측정하고, 이들 데이터를 비교하여 비교된 데이터의 차이가 공정마진 범위(SPEC)데이터에 포함되는지를 검사하여 패턴의 양품과 불량품을 판단하도록 하는 것을 특징으로 한다.

이하, 첨부된 도면을 참고하여 설명하면 다음과 같다.

제2도는 본 발명에 의해 패턴의 이상 유무를 웨이퍼(10)의 모든 칩(20)에 대해 검사하는 과정을 도시한 것이다.

제3도는 본 발명의 실시예에 의해 패턴의 이상 유무를 체크할 때 용이하게 검사할 수 있도록 칩(20) 가장자리의 스크라이브 라인(30)에 샘플로 검사할 패턴영역(40)을 별도로 형성한 것을 도시한 것으로서, 결함검사 장비로 검사시 패턴영역(40)만을 검사하면 된다.

제4도는 제3도의 패턴영역(40)을 확대한 도면으로서, 라인패턴(50)이 소정 간격 이격되어 반복적으로 배열됨을 도시한다.

제5도는 마스크에 설계된 패턴의 디지탈 신호를 입력한 데이터(100)와 웨이퍼의 칩 상에 형성되는 패턴을 광학시스템(공정결함 검사장치; Defect Inspection System)으로 측정한 이미지 데이터(200)를 비교장치(300)에서 비교하고 비교된 데이터의 공차가 공정마진 데이터(400)에 포함되는지 여부를 판정하여 양품과 불량품을 판단하도록 하는 본 발명에 의한 블록도이다.

예를들어 마스크에 설계된 패턴의 데이터 와 0.5㎛인데 웨이퍼에 형성된 패턴의 측정데이터가 0.55㎛인 경우 0.05㎛만큼 임계크기 차이가 발생된 것이다. 한편 공정마진 데이터 설계 방법은 마스크 상의 설계패턴을 0.45, 0.47. 0.49, 0.51, 0.53, 0.55㎛의 다섯개의 임계 데이터로 설정한다면 웨이퍼 패턴이 0.45㎛∼0.55㎛까지 어느 경우로 형성되더라도 결함(이상)으로 검출하지 않아 마치 설계데이터와 패턴크기가 같은 크기로 인식하게 되어 양품으로 처리된다.

종래의 결함 검사장치는 설계도면에 하나의 데이터 즉 0.5㎛로 설정하는데, 장비의 결함검출 센시티비티(Defect Captive Sensitivity)가 0.02㎛이상으로 매우 높다면, 웨이퍼가 형성된 패턴 데이터가 0.5±0.02㎛ 이내는 정상 패턴으로 인색되지만 0.45㎛∼0.48㎛의 범위와 0.52㎛∼0.55㎛ 범위 패턴, 혹은 그 이상 범위 패턴에서는 모두 결함으로 간주 불량으로 인식하게 된다. 이에 따라, 이의 0.5±0.02㎛ SPEC를 유지하기 위해서는, 마스크 설계를 공정마진 범위를 충족할 수 있도록 가상적인 몇 개의 패턴을 더 설계 해두면 이런 일을 방지할 수 있고, 원하는 SPEC 범위만큼 설계를 설정해 둘 수 있다.

종래에는 패턴의 양품 불량품 여부를 전자빔(e-beam)을 원리로 하는 장치(예를들어 CD-SEM)에 의해 웨이퍼에 있는 5개의 칩만 선택적으로 검사하고 마스크상의 패턴의 크기와 검사자가 육안으로 비교하여 양품과 불양품을 검색하였으나, 본 발명은 특징지역의 설계패턴과 웨이퍼에 형성되는 패턴을 비교하여 공정마진 내에 포함되는지 여부를 판단할 뿐 아니라 웨이퍼에 있는 모든 칩에 대해 점검하고 매우 빠른 시간안에 패턴공정에 따른 임계크기 변화폭을 알 수가 있는 것이다.

Claims (1)

1. 반도체소자의 패턴 결함 검사방법에 있어서, 마스크에 설계된 패턴을 디지털 신호로 저장하는 입력하여 입력데이터화 시키는 공정과, 웨이퍼상에 패턴을 형성하되, 칩 사이의 스크라이브 라인의 검사할 패턴영역에 검사할 패턴을 형성하는 공정과, 상기 검사할 패턴을 공정결함 검사장치로 측정하여 측정데이터를 얻는 공정과, 상기 측정데이터와 입력데이터를 비교하여 비교된 데이터의 공차가 공정 마진 데이터에 포함되는지 여부를 검사하여 패턴의 양품과 불량품을 판단하는 공정을 웨이퍼 전체의 칩에 반복적용하는 것을 특징으로하는 반도체소자의 패턴 결함 검사방법.