KR0165319B1 - 포토리소그래피 공정에서의 공정 마진 평가 방법 - Google Patents

포토리소그래피 공정에서의 공정 마진 평가 방법 Download PDF

Info

Publication number
KR0165319B1
KR0165319B1 KR1019950059499A KR19950059499A KR0165319B1 KR 0165319 B1 KR0165319 B1 KR 0165319B1 KR 1019950059499 A KR1019950059499 A KR 1019950059499A KR 19950059499 A KR19950059499 A KR 19950059499A KR 0165319 B1 KR0165319 B1 KR 0165319B1
Authority
KR
South Korea
Prior art keywords
wafer
defect inspection
recipe
photolithography process
defective portion
Prior art date
Application number
KR1019950059499A
Other languages
English (en)
Other versions
KR970051900A (ko
Inventor
이진표
박상훈
홍명희
성기호
Original Assignee
김광호
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자주식회사 filed Critical 김광호
Priority to KR1019950059499A priority Critical patent/KR0165319B1/ko
Publication of KR970051900A publication Critical patent/KR970051900A/ko
Application granted granted Critical
Publication of KR0165319B1 publication Critical patent/KR0165319B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67242Apparatus for monitoring, sorting or marking
    • H01L21/67276Production flow monitoring, e.g. for increasing throughput

Landscapes

  • Engineering & Computer Science (AREA)
  • Automation & Control Theory (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

본 발명은 포토리소그래피 공정에서 웨이퍼 상의 결함을 검사하는 결함 검사 장치를 이용한 포토리소그래피 공정에서의 공정 마진 평가 방법에 관한 것으로서, 본 발명에 의한 방법은 칩마다 레시피(recipe)가 다르게 패터닝된 웨이퍼 상에서 포토리소그래피 공정을 행하는 제1단계와, 레시피 기준을 설정하는 제2단계와, 상기 설정된 레시피 기준에 따라서 상기 결함 검사 시스템을 이용하여 웨이퍼의 결함 부분을 검출하는 제3단계와, 상기 검출된 결함 부분의 위치 데이타를 상기 데이타베이스 시스템에 저장하는 제4단계와, 상기 리뷰 스테이션에서 상기 데이타베이스 시스템에 저장된 결함 부분의 위치 데이타에 의거하여 양호한 영역을 결정하는 제5단계를 포함하여 구성된다. 본 발명에 의하면, 포토리소그래피 공정에 있어서의 공정 마진을 평가하는데 있어서, 종래의 방법에 비하여 웨이퍼상의 훨씬 많은 영역에 걸쳐서 매우 정밀하고 정확하게 평가할 수 있다.

Description

포토리소그래피 공정에서의 공정 마진 평가 방법
제1도는 종래 기술에 의한 포토리소그래피 공정에서의 공정 마진 평가 방법을 설명하기 위한 플로챠트이다.
제2도는 본 발명에 의한 공정 마진 평가 방법에 사용되는 결함 검사 장치의 결함 검사 시스템의 구성을 개략적으로 도시한 것이다.
제3도는 본 발명의 방법에 의하여 포토리소그래피 공정에서 공정 마진을 평가하는 방법을 설명하기 위한 플로챠트이다.
제4도는 본 발명에 의한 공정 마진 평가 방법에 사용되는 결함 검사 장치의 데이타베이스 시스템에 저장되어 있는 웨이퍼 맵의 예를 도시한 것이다.
제5도는 설정된 레시피 조건에 따른 결함 부분이 표시되어 있는 웨이퍼 맵의 예를 도시한 것이다.
제6도는 제5도의 경우보다 세밀하게 설정된 레시피 조건에 따른 결함 부분이 표시되어 있는 웨이퍼 맵의 예를 도시한 것이다.
본 발명은 포토리소그래피 공정에서의 공정 마진(margin) 평가 방법에 관한 것이며, 특히 포토리소그래피 공정에서 웨이퍼상의 결함을 검사하는 데 사용되는 결함 검사 장치를 이용하여 포토리소그래피 공정에서의 공정 마진을 평가하는 방법에 관한 것이다.
종래에는, 포토리소그래피 공정에서 공정 마진을 평가하기 위하여 포토리소그래피 장치의 파라미터, 예를 들면 노광 시간, 초점 심도 등에 따라 패터닝된 웨이퍼에 대하여, 광학 현미경이나 주사형 전자 현미경(SEM)에만 의존하여 웨이퍼 내에서 일부분만을 확인하여 공정 마진을 평가하고, 이를 기초로 하여 공정 조건을 설정하였다.
다음에, 종래 기술에 의한 포토리소그래피 공정에서의 공정 마진 평가 방법을 제1도의 플로챠트를 참조하여 설명한다.
먼저, 제1단계(10)에서 평가하고자 하는 공정 조건에 따라서 패턴이 형성된 웨이퍼 상에 포토리소그래피 공정을 진행한다. 이때, 상기 공정조건으로 평가되는 파라미터로서 노광시간, 초점 심도 등을 설정한다.
그 후, 제2단계(20)에서 패턴이 형성된 웨이퍼 상에서 1개 또는 2개의 칩을 표본으로서 선정한다.
그리고, 제3단계(30)에서 상기 선정된 칩을 당 분야에 숙련된 기술자가 광학 현미경이나 SEM을 이용하여 각 포인트에서 일일이 정상인가 비정상인가를 목시검사(目視檢査)한다. 여기서, 상기 표본으로 선정된 칩내에는 형성되는 회로의 수가 매우 많고, 특히 16M DRAM의 경우에는 회로가 보통 1600만개 이상 존재하게 된다. 따라서, 실제로는 각 패턴을 모두 일일이 확인하는 것은 불가능하고, 그 중에서 일부 포인트만을 선정해서 상기한 바와 같이 광학 현미경이나 SEM을 이용하여 정상인가 비정상인가를 목시검사하게 된다.
상기와 같이 종래의 방법에 의하여 포토리소그래피 공정에서의 공정 마진을 평가하는 경우에는, 웨이퍼 내에서 확인 가능한 칩의 수가 0.1% 정도이고, 또한 그 칩 내에서도 상기 방법에 의해 확인되는 패턴은 0.1% 정도밖에 안된다. 따라서, 불확실한 공정으로 공정 마진의 평가가 이루어지게 되고, 웨이퍼의 구경이 확대됨에 따라 그 불량 발생률이 증가한다. 또한, 소자의 집적도가 향상되면서 16M DRAM급 이상에서는 확인해야 할 패턴의 수나 칩의 수가 증가하게 되어, 공정 마진 확인 작업이 거의 불가능하게 되고, 특히 콘택 스텝에서는 콘택이 형성되지 않거나 작아지는 등의 현상을 확인할 수 없었다. 따라서, 적정한 공정 마진을 확보하기가 어려워지고, 그에 따라 정확한 공정 마진의 평가를 위한 효과적인 방법이 요구되어 왔다.
따라서, 본 발명의 목적은 포토리소그래피 공정에서 결함 검사 장치를 사용하여, 웨이퍼의 전체면에서 각 칩의 전체 영역에 걸쳐서, 포토리소그래피 공정에 있어서의 공정 마진을 효과적으로 평가할 수 있는 방법을 제공하는 것이다.
상기 목적을 달성하기 위하여 본 발명은, 포토리소그래피 공정에서 웨이퍼 상의 결함을 검사하는 결함 검사 시스템과, 상기 검사한 데이타를 저장하는 데이타베이스 시스템과, 상기 저장된 데이타를 확인하는 리뷰 스테이션을 포함하는 결함 검사 장치를 이용한 포토리소그래피 공정에서의 공정 마진 평가 방법에 있어서, 칩마다 레시피(recipe)가 다르게 패터닝된 웨이퍼 상에서 포토리소그래피 공정을 행하는 제1단계와, 레시피 기준을 설정하는 제2단계와, 상기 설정된 레시피 기준에 따라서 상기 결함 검사 시스템을 이용하여 웨이퍼의 결함 부분을 검출하는 제3단계와, 상기 검출된 결함 부분의 위치 데이타를 상기 데이타베이스 시스템에 저장하는 제4단계와, 상기 리뷰 스테이션에서 상기 데이타베이스 시스템에 저장된 결함 부분의 위치 데이타에 의거하여 양호한 영역을 결정하는 제5단계를 포함하는 것을 특징으로 하는 공정 마진 평가 방법을 제공한다.
바람직하게는, 상기 공정 마진 평가 방법은 새로운 레시피 기준을 설정하는 제6단계를 더 포함하고, 상기 새로 설정된 레시피 기준에 따라서 상기 제3단계 내지 제5단계를 소정 횟수만큼 반복한다.
또한 바람직하게는, 상기 설정된 레시피 기준은 노광 시간, 초점 심도, 포토리소그래피 공정에 사용되는 장치상의 변화를 보상하기 위한 리덕션(reduction), TTLFT(Through The Lens Focus Control)의 조건을 포함한다.
또한, 상기 제3단계에서 웨이퍼의 결함 부분을 검출하는 것은 상기 결함 검사 시스템에서 웨이퍼상에 형성된 상(相)의 그레이 레벨(gray level)차이에 의해 검출할 수 있고, 상기 제5단계에서 양호한 영역을 결정하는 것은 상기 리뷰 스테이션 내에 포함된 광학 현미경, 또는 별도의 주사형 전자 현미경(SEM)을 사용하여 행할 수 있다.
본 발명에 의하면, 포토리소그래피 공정에 있어서의 공정 마진을 평가하는 데 있어서, 종래의 방법에 비하여 웨이퍼 상의 훨씬 많은 영역에 걸쳐서 매우 정밀하고 정확하게 확인할 수 있다.
다음에, 본 발명의 바람직한 실시예에 대하여 첨부 도면을 참조하여 상세히 설명한다.
본 발명의 방법에 따라서 포토리소그래피 공정에서의 공정 마진을 확인하는데 사용되는 결함 검사 장치는 포토리소그래피 공정에서 웨이퍼상의 결함을 검사하는 용도에만 한정하여 사용되었던 것이다. 상기 결함 검사 장치는 크게 3부분으로 구분할 수 있다. 구체적으로 설명하면, 결함 검사 장치는 포토리소그래피 공정에서 웨이퍼상의 결함을 검사하는 결함 검사 시스템과, 상기 검사한 데이타를 저장하는 데이타베이스 시스템과, 상기 저장된 데이타를 확인하는 리뷰 스테이션을 포함하여 구성된다.
제2도는 상기 결함 검사 장치의 결함 검사 시스템의 구성을 개략적으로 도시한 것이다.
제2도를 참조하여 결함 검사 시스템에서 결함을 검사하는 원리를 설명하면 다음과 같다. 웨이퍼(50)상의 결함을 검사하기 위하여 복수개의 픽셀(52)을 포함하는 TDI(Time Delay Image) 센서(54)에서 광학계(56)를 거쳐서 웨이퍼(50)까지 전달되는 빛(55)에 의해 웨이퍼(50)상에는 TDI 센서(54)로부터 웨이퍼(50)상에 비치는 상(相)이 형성된다. 이때 웨이퍼(50)상에 형성되는 각 상의 크기는 광학계(56)에서 조절한다. 웨이퍼(50)의 모든 부분에서의 결함을 검사하기 위하여 웨이퍼(50)를 적당한 방향으로 이동시키면서 상기한 바와 같은 방법으로 복수개의 상을 웨이퍼(50)상에 형성시킬 수 있다. 상기와 같이 웨이퍼(50)상에 형성된 각 상을 아날로스 신호(57)로서 광학계(56)를 거쳐서 TDI 센서(54)로 입력시킨다. 여기서, 상기 신호는 디지털화되어 디지털 신호(59)로서 중앙 처리 장치(60)에 입력된다. 상기와 같이 구성된 결함 검사 시스템에서는 상기 웨이퍼(50)상에 형성된 상의 그레이 레벨(gray level)차이에 따라서 결함 존재의 여부를 확인하게 된다.
다음에, 상기와 같이 구성된 결함 검사 시스템을 포함하는 결함 검사 장치를 이용하여 본 발명에 따라서 포토리소그래피 공정에서의 공정 마진을 확인하는 방법을 설명한다.
제3도는 본 발명의 방법에 의하여 포토리소그래피 공정에서 공정 마진을 확인하여 평가하는 방법을 설명하기 위한 플로챠트이다.
이를 구체적으로 설명하면 다음과 같다. 제1단계(100)에서, 칩마다 레시피(recipe)가 다르게 패터닝된 웨이퍼 상에 포토리소그래피 공정을 진행한다.
제2단계(120)에서 레시피 기준을 설정한다. 여기서, 상기 레시피 기준은 노광 시간, 초점 심도, 포토리소그래피 공정에 사용되는 장치상의 변화를 보상하기 위한 리덕션(reduction), TTLFT(Through The Lens Focus Control)의 조건을 포함한다.
제3단계(140)에서, 상기 설정된 레시피 기준에 따라서 결함 검사 장치의 결함 검사 시스템을 이용하여 웨이퍼의 결함 부분을 검출한다. 상기 웨이퍼의 결함 부분을 검출하는 것은 상기 결함 검사 시스템에서 웨이퍼상에 형성된 상(相)의 그레이 레벨(gray level) 차이에 의해 검출한다.
제4단계(160)에서, 상기 제3단계에서 검출된 결함 부분의 위치 데이타를 상기 결함 검사 장치의 데이타베이스 시스템에 저장한다. 상기 데이타베이스 시스템에는 웨이퍼 맵(map)이 미리 저장되어 있다.
제4도는 상기 데이타베이스 시스템에 저장되어 있는 웨이퍼 맵(80)의 예를 도시한 것이다. 상기 제3단계(140)에서 검출된 결함 부분의 위치 데이타는 (x, y)좌표값으로 기억되어 상기 웨이퍼 맵(80)상의 복수의 칩(82)중 해당 칩(82)의 해당 위치에 표시되도록 구성되어 있다.
제5단계(180)에서, 상기 결함 검사 장치의 리뷰 스테이션에서 상기 데이타베이스 시스템에 저장된 결함 부분의 위치 데이타에 의거하여 양호한 영역을 결정한다. 이 단계에서, 상기 리뷰 스테이션에서는 입력키의 조작에 따라서 상기 제4단계(160)에서 저장된 결함 부분이 화면상의 웨이퍼 맵상에서 해당 좌표의 위치에 표시된다.
제5도는 상기 설정된 레시피 기준에 따라서 검출된 결함 부분(85)이 웨이퍼 맵(80)의 해당 칩(82) 내에 표시되어 있는 예를 도시한 것이다. 이 예에 있어서, 화면상의 웨이퍼 맵에 표시된 결함에 대하여 당 분야에 숙련된 기술자에 의하여 불량인가 또는 정상인가를 판단함으로써, 공정이 정상인가 아닌가를 확인한다. 여기서, 양호한 공정 마진 영역 결정을 위한 확인 작업을 위하여 상기 결함 검사 장치의 리뷰 스테이션 내에 포함되어 있는 광학 현미경을 이용할 수 있다. 그러나, 상기 광학 현미경은 1500~2000배 확대가 가능한 것으로서, 그 범위에서 결함의 확인이 불가능한 경우에는 5만~8만 배까지 확대 가능한 SEM을 이용하여 결함을 확인할 수도 있다.
제5도의 경우에 있어서는, 결함 부분(85)이 검출되지 않는부분을 양호한 공정 마진 영역으로서 결정한다.
또한 제6단계(200)로서, 상기 레시피 기준과 다른 새로운 레시피 기준, 예를 들면 상기 제2단계(120)에서 설정한 레시피 기준보다 더 엄격한 레시피 기준을 설정하는 단계를 더 포함할 수 있다. 이 경우에는, 상기 새로 설정된 레시피 기준에 따라서 상기 제3단계(140)내지 제5단계(180)를 소정 횟수만큼 반복한다. 상기 반복 횟수는 당 분야에 숙련된 기술자에 의하여 효율적인 공정 관리에 필요한 정도로 조절될 수 있다.
제6도는 상기 반복 횟수를 2회로 하여 새로 설정된 더 엄격한 레시피 조건에 따라서 검출된 결함 부분(87)이 웨이퍼 맵(80)의 해당 칩(82) 내에 표시되어 있는 예를 도시한 것이다. 제6도의 경우에 있어서는, 결함 부분(87)이 검출되지 않은부분을 양호한 공정 마진 영역으로서 결정한다.
상기 제3단계(140) 내지 5단계(180)를 소정 횟수만큼 반복한 것을 제7단계(200)에서 확인하면, 제8단계(240)로 진행하여 상기 결정한 공정 마진 영역에 해당하는 레시피를 실제 공정에 적용한다.
상기한 바와 같이 본 발명에 의한 공정 마진 확인 방법에 의하면 포토리소그래피 공정에 있어서의 공정 마진을 평가하는 데 있어서, 종래의 방법에 비하여 웨이퍼 상의 훨씬 많은 영역에 걸쳐서 매우 정밀하고 정확하게 평가할 수 있다.
이상, 본 발명을 구체적인 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 사상의 범위내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러 가지 변형이 가능하다.

Claims (5)

  1. 포토리소그래피 공정에서 웨이퍼상의 결함을 검사하는 결함 검사 시스템과, 상기 검사한 데이타를 저장하는 데이타베이스 시스템과, 상기 저장된 데이타를 확인하는 리뷰 스테이션을 포함하는 결함 검사 장치를 이용한 포토리소그래피 공정에서의 공정 마진 평가 방법에 있어서, 칩마다 레시피(recipe)가 다르게 패터닝된 웨이퍼 상에서 포토리소그래피 공정을 행하는 제1단계와, 레시피 기준을 설정하는 제2단계와, 상기 설정된 레시피 기준에 따라서 상기 결함 검사 시스템을 이용하여 웨이퍼의 결함 부분을 검출하는 제3단계와, 상기 검출된 결함 부분의 위치 데이타를 상기 데이타베이스 시스템에 저장하는 제4단계와, 상기 리뷰 스테이션에서 상기 데이타베이스 시스템에 저장된 결함 부분의 위치 데이타에 의거하여 양호한 영역을 결정하는 제5단계를 포함하는 것을 특징으로 하는 공정 마진 평가 방법.
  2. 제1항에 있어서, 또한 새로운 레시피 기준을 설정하는 제6단계를 더 포함하고, 상기 새로 설정된 레시피 기준에 따라서 상기 제3단계 내지 제5단계를 소정 횟수만큼 반복하는 것을 특징으로 하는 공정 마진 평가 방법.
  3. 제1항 또는 제2항에 있어서, 상기 설정된 레시피 기준은 노광 시간, 초점 심도, 포토리소그래피 공정에 사용되는 장치상의 변화를 보상하기 위한 리덕션(reduction), TTLFT(Through The Lens Focus Control)의 조건을 포함하는 것을 특징으로 하는 공정 마진 평가 방법.
  4. 제1항 또는 제2항에 있어서, 상기 제3단계에서 웨이퍼의 결함 부분을 검출하는 것은 상기 결함 검사 시스템에서 웨이퍼상에 형성된 상(相)의 그레이 레벨(gray level) 차이에 의해 검출하는 것을 특징으로 하는 공정 마진 평가 방법.
  5. 제1항 또는 제2항에 있어서, 상기 제5단계에서 양호한 영역을 결정하는 것은 상기 리뷰 스테이션 내에 포함된 광학 현미경, 또는 별도의 주사형 전자 현미경(SEM)을 사용하여 행하는 것을 특징으로 하는 공정 마진 평가 방법.
KR1019950059499A 1995-12-27 1995-12-27 포토리소그래피 공정에서의 공정 마진 평가 방법 KR0165319B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950059499A KR0165319B1 (ko) 1995-12-27 1995-12-27 포토리소그래피 공정에서의 공정 마진 평가 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950059499A KR0165319B1 (ko) 1995-12-27 1995-12-27 포토리소그래피 공정에서의 공정 마진 평가 방법

Publications (2)

Publication Number Publication Date
KR970051900A KR970051900A (ko) 1997-07-29
KR0165319B1 true KR0165319B1 (ko) 1999-02-01

Family

ID=19445211

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950059499A KR0165319B1 (ko) 1995-12-27 1995-12-27 포토리소그래피 공정에서의 공정 마진 평가 방법

Country Status (1)

Country Link
KR (1) KR0165319B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100867634B1 (ko) * 2007-03-09 2008-11-10 삼성전자주식회사 웨이퍼 시료 분석 방법
KR20200023479A (ko) * 2017-08-14 2020-03-04 에이에스엠엘 네델란즈 비.브이. 패터닝 프로세스 파라미터를 결정하는 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100867634B1 (ko) * 2007-03-09 2008-11-10 삼성전자주식회사 웨이퍼 시료 분석 방법
KR20200023479A (ko) * 2017-08-14 2020-03-04 에이에스엠엘 네델란즈 비.브이. 패터닝 프로세스 파라미터를 결정하는 방법

Also Published As

Publication number Publication date
KR970051900A (ko) 1997-07-29

Similar Documents

Publication Publication Date Title
KR100310106B1 (ko) 패턴검사방법 및 그 장치
US7769225B2 (en) Methods and systems for detecting defects in a reticle design pattern
JP5284792B2 (ja) 検査サンプル上で検出された欠陥分類のための方法とシステム
US20140043467A1 (en) Defect inspection apparatus
US6023328A (en) Photomask inspection method and apparatus
KR101104665B1 (ko) 기판 검사 시스템, 기판 검사 방법 및 기판 검사 장치
CN101210932B (zh) 一种可提高缺陷检验可靠性的方法
US7023541B2 (en) Device inspecting for defect on semiconductor wafer surface
KR0165319B1 (ko) 포토리소그래피 공정에서의 공정 마진 평가 방법
KR100792687B1 (ko) 반도체 기판 패턴 결함 검출 방법 및 장치
CN112330590A (zh) 晶圆缺陷的验证方法
US7855088B2 (en) Method for manufacturing integrated circuits by guardbanding die regions
KR20080002044A (ko) 검사 영역 설정 방법
JP2000067243A (ja) 自動欠陥情報収集制御方法及び自動欠陥情報収集制御プログラムを記録した記録媒体
JP2007184364A (ja) パターン欠陥の検査装置及び検査方法
JPH09211840A (ja) レチクルの検査方法及び検査装置並びにパターンの検査方法及び検査装置
JP4021084B2 (ja) 電子顕微鏡及び検査方法
US20040228516A1 (en) Defect detection method
US5459404A (en) Apparatus and method for detecting floating nodes
KR970007974B1 (ko) 반도체 공정결함 검사방법
JP4220061B2 (ja) 周期性パターンの欠陥検査方法及び装置
WO2024166608A1 (ja) 外観検査方法及び外観検査装置
JPH10142771A (ja) パターンを検査する検査装置の感度設定方法及び感度設定可能な検査装置
KR970011652B1 (ko) 반도체소자의 리소그래피 공정마진 검사방법
JPH11274254A (ja) 外観検査装置および外観検査方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060830

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee