JPH03158768A - 電圧変動検出回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〈産業上の利用分野〉 本発明は電源電圧の微小な変動を検出する電圧変動検出
回路に関する。

〈従来技術〉 電源容量の少ないユーザ側で複写機等のようにゼロクロ
スを用いたオン／オフ制御によって定着ヒータ等の温度
を制御する電気機器を使用すると、電源電圧の微小変動
によって蛍光灯等の照明器具がちらつくというフリッカ
−が発生するつそこで、ＩＣＥではＰｕｂ５５５−３に
電圧変動の規定を設はフリッカ−の制限値を決めている
。

しかし、フリッカ−の検出や測定についてはまだ具体的
な方法が確立されていない。

このため、電源電圧の微小変動を検出する方法として、
従来から知られている検出回路、例えば特開平１−１１
０２６６号公報、特開昭６３−３０８５７４　？ｊ　公
報、ｖｆ開昭６３−３１５９６３号公報、特開昭６３−
２１０６６９号公報によって開示されているものを用い
ることも考えられるが−１このような検出回路はいずれ
かも大幅な電圧低下を検出することを主目的にしている
ため、電源電圧の微小変動を検出するのに適さないとい
う問題があった。

〈発明の目的〉 本発明は上記の事情に鑑み、フリッカ−の検出を精度良
く行なうことができる電圧変動検出回路を提供すること
を目的としている。

〈発明の構成〉 上記の問題点を解決するため本発明による電圧変動検出
回路においては、電源電圧信号を整流平滑する整流平滑
回路と、この整流平滑回路から出力される信号のピーク
を検出するピークホールド回路と、このピークホールド
回路から出力される信号の値と前記整流平滑回路から出
力される信号の値との差を抽出する差分回路と、この差
分回路の出力に基づいてｆｒｉ紀電源電圧信号のフリッ
カ−値を求める演算部とを備えたことを特徴としている
。

以下、一実施例に基づいて本発明を具体的に説明する。

第１図は本発明による電圧変動検出回路の一実施例を示
すブロック図である。

この図に示す電圧変動検出回路はトランス１と、整流平
滑回路２と、ピークホールド回路３と、差分回路４と、
増幅回路５と、ピークホールド回路６と、ディジタルポ
ルトメータ７と、周波数測定器８とを備えており、入力
された電源電圧の変化分を抽出してこれを増幅しその電
圧値をディジタルポルトメータ７に表示するとともに、
その周波数を周波数測定器５８に表示する。

トランスｌは電源側と前記整流平滑回路２とを絶縁する
とともに、この電源側から電源電圧が入力されたとき、
巻線数によって決まる降圧比で前記電源電圧を降圧して
整流平滑回路２に供給する。

整流平滑回路２は第２図に示す如く２つの演算増幅器１
０．１１と、５つの抵抗１２〜Ｉ６と、２つのダイオー
ド１７．１８と、１つのコンデンサ１９とを備えており
、前記トランス１から供給される電圧信号を整流、平滑
して差分回路４とピークホールド回路３とに供給する。

この場合、コンデンサ１９と抵抗１６とによって決まる
時定数はトランス１に入力される電源電圧のリップル周
波数の１０倍程度に設定されている。

ピークホールド回路３は第３図に示す如く２つの演算増
幅器２０．２１と、５つの抵抗２２〜２６と、２つのコ
ンデンサ２７．２８と％　１つのトランジスタ２９とを
備えており、＠ｌ？ｃ！整流平滑回路２から出力される
信号のピークをホールドしてこのホールド動作によって
得られた信号（ピークホールド信号）を前記差分回路４
に供給する。

差分回路４は前記ピークホールド回路３から出力される
ピークホールド信号と前記ｇ流平滑回路２から出力され
る信号との差を抽出してこれを増幅回路５に供給する。

増幅回路５は前記差分回路４から出力される信号を予め
設定されている増幅率、例えば増幅率“ｌＯ”で増幅し
てこれをピークホールド回路６と周波数測定器８とに供
給する。

ピークホールド回路６は前記増幅回路５から供給される
信号のピークをホールドしてこれをディジタルポルトメ
ータ７に供給する。

ディジタルポルトメータタ７ ド回路６から供給される信号の値を測定しこれをディジ
タル表示する。

また、周波数測定器８は前記増幅回路５から供給される
信号の周波数を測定しこれを表示する。

次に、第４図を参照しながらこの実施例の動作を説明す
る。

今、トランス１から出力される電圧信号の嘔常電圧値が
Ｕであり、前記電圧信号の値が＠記電圧値Ｕから△Ｕだ
け変動すれば、これに対応して整流平滑回路２から出力
される信号が変化する。

この場合、整流平滑回路２の時定数が電源周波数の１０
倍程度に設定され、トランスｌから出力される電圧信号
中のリップル成分が整流平滑回路２によって吸収される
ので、前記電圧信号の変動周波数が電源周波数に較べて
十分遅ければ、第４−図（ａ）に示す如く入力された電
圧信号の包絡線を示す信号が出力され、これが差分回路
４とピークホールド回路３とに供給される６ そして、ピークホールド回路３は更に長い時定数を持っ
ているので、電圧変化分ΔＵが取り除いて平常電圧値Ｕ
を差分回路４に供給し、ここでこの平常電圧値【Ｊと前
記整流平滑回路２から出力されている信号の電圧値（Ｕ
±ΔＵ）とを比較させてこれらの差分ΔＵを抽出させる
。

この後、増幅回路５によってこの差分ΔＵが第４図（ｂ
）に示す如く予め設定されている増幅率（１０倍程度）
で増幅されて周波数測定器８でその周波数が測定されて
表示されるとともに、ピークホールド回路６によって前
記差分ΔＵの増幅結果が保持され、ディジタルポルトメ
ータ７によってその値が表示される。

このようにこの実施例においては、電源電圧が変動した
とき、この変動分を抽出した後、増幅してその周波数を
周波数測定器８に表示させるとともに、変動分の値をデ
ィジタルポルトメータ７に表示させるようにしているの
で、フリッカ−の検出を精度良く行なうことができる。

第５図は本発明による電圧変動検出回路の他の実施例を
示すブロック図である。なおこの図において、第１図の
各部と対応する部分には同じ符号が付しである。

この図に示す電圧変動検出回路が第１図に示す回路と異
なる点は整流回路３０およびリセット発生回路３１．ピ
ークホールド回路３２によって整流平滑回路２ｂを構成
し、整流回路３０から出力される信号がピーク値になっ
たときリセット発生回路３１からリセットパルスを出力
させてピークホールド回路３２にホールドされている電
圧をリセットさせるようにしたことである。

整流回路３０はトランスｌから出力される電圧信号を整
流してこれをリセット発生回路３１とピークホールド回
路３２とに供給する。

リセット発生回路３１は第６図に示す如く１つの演算増
幅器３３と、２つの単安定マルチバイブレータ３４．３
５と、５つの抵抗３６〜４０と、２つのコンデンサ４１
．４２とを備えており、前記整流回路３０から第７図（
ａ）に示す信号が供給されたとき、演算増幅器３３によ
って前記信号のゼロクロス部分を検出して第７図（ｂ）
に示すパルスを作成する。そして、前記整流回路３０か
ら出力される信号がピーク値になったとき、単安定マル
チバイブレータ３４から第７図（Ｃ）に示す如くパルス
を出力させるとともに、このパルスに基づいて単安定マ
ルチバイブレータ３５から第７図（ｄ）に示すリセット
パルスを出力させてこれをピークホールド回路３２に供
給させる。

ピークホールド回路３２は第８図に示す如く２つの演算
増幅器４５．４６と、５つの抵抗４７〜５２と、２つの
コンデンサ５３．５４と、１つのアナログスイッチ５５
と、１つのトランジスタ５６とを備えており、ｇｉＸ記
５Ｉ流回路３０から出力される信号のピークが更新され
る毎に演算増幅器４５から出力される信号が“Ｈｉ−と
なってトランジスタ５６がオンしコンデンサ５４に保持
されているピーク電圧が更新される。

またこの動作と並行して、前記リセット発生回路３１か
らリセットパルスが供給される毎に、アナログスイッチ
５５によって抵抗５２の一端と抵抗５１の一端とが接続
されて前記整流回路３０から出力されている電圧により
コンデンサ５４に保持されているピーク電圧が更新され
る。

これによって、第９図（ａ）に示す如く前記整流回路３
０から出力されている信号が、Ｑ、ｆｌ！１に低下した
ときでも、第９図（ｂ）に示す如く前記リセット発生回
路３Ｋから出力されるリセットパルスによって第９図（
ｃ）に示す如く半サイクル遅れでピークホールド回路３
２から出力される信号が更新されるとともに、前記整流
回路３０から出力される信号が平常値に復帰したときに
はピークホールド回路３２から出力される信号が直ちに
平常値に戻される。

このようにこの実施例においては、電圧変化時間が短い
場合にも、これを検出することができ、これよって精度
良くフリッカ−を検出することができる。

〈発明の効果〉 以上説明したように本発明によれば、フリッカ−の検出
を精度良く行なうこ仁ができる。

【図面の簡単な説明】

第１図は本発明による電圧変動検出回路の一実施例を示
すブロック図、第２図は第１図に示す整流平滑回路の詳
細な回路図、第３図は第１図に示す第１図に示すピーク
ホールド回路の詳細な回路図、第４図（ａ）、（ｂ）は
各々第１図に示す実施例の動作例を示すタイミング図、
第５図は本発明による電圧変動検出回路の他の実施−１
を示すブロック図、第６図は第５図に示すリセット発生
回路の詳細な回路図、第７図（ａ）〜（ｄ）は各々第６
図に示すリセット発生回路の動作例を示すタイミング図
、第８図は第５図に示すピークホールド回路の詳細な回
路図、第９図（ａ）〜（ｃ）は各々第８図に示すピーク
ホールド回路の動作例を示すタイミング図である。 ２・・・整流平滑回路、３・・・ピークホールド回路、
４・・・差分回路、５・・・演算部（増幅回路）、２ｂ
・・・整流平滑回路、３０・・・整流回路、３１・・・
リセット発生回路、３１・・・ピークホールド回路。

Claims (2)

【特許請求の範囲】
1. （１）電源電圧信号を整流平滑する整流平滑回路と、こ
   の整流平滑回路から出力される信号のピークを検出する
   ピークホールド回路と、このピークホールド回路から出
   力される信号の値と前記整流平滑回路から出力される信
   号の値との差を抽出する差分回路と、この差分回路の出
   力に基づいて前記電源電圧信号のフリッカー値を求める
   演算部とを備えたことを特徴とする電圧変動検出回路。
2. （２）前記整流平滑回路は前記電源電圧信号を整流する
   整流回路と、この整流回路から出力される信号のピーク
   部に同期したパルスを発生するリセット発生回路と、こ
   のリセット発生回路から出力されるパルスに同期して前
   記整流回路から出力される信号を取り込んでホールド値
   をリセットするピークホールド回路とを備えた請求項１
   記載の電圧変動検出回路。