JPH03157957A - 樹脂封止型半導体装置 - Google Patents

樹脂封止型半導体装置

Info

Publication number
JPH03157957A
JPH03157957A JP1297938A JP29793889A JPH03157957A JP H03157957 A JPH03157957 A JP H03157957A JP 1297938 A JP1297938 A JP 1297938A JP 29793889 A JP29793889 A JP 29793889A JP H03157957 A JPH03157957 A JP H03157957A
Authority
JP
Japan
Prior art keywords
moisture
resin
sealing resin
semiconductor device
moisture absorption
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1297938A
Other languages
English (en)
Inventor
Ko Shimomura
興 下村
Yukio Higuchi
幸雄 樋口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP1297938A priority Critical patent/JPH03157957A/ja
Publication of JPH03157957A publication Critical patent/JPH03157957A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は樹脂封止型半導体装置の改良に関するもので
ある。
〔従来の技術〕
第5図及び第6図は従来の樹脂封止型半導体装ごを示す
もので、第5図は外観構成を示す斜視図、第6図は第5
図の■−■線に沿った断面図である。
これらの図において(1)は半導体素子、f21は半導
体素子を支承するア、イランド、(31(41は半導体
素子の両側に夫々複数個配設され、半導体素子を外部回
路に接続するためのリード、(51(61は半導体素子
とリードとを電気的に接続するワイヤー、(7)は半導
体素子、・アイランド、ワイヤー及びリードの一部を第
6図に示すように覆い、封止する封止用樹脂である。
〔発明が解決しようとする課題〕
従来の樹脂封止型半導体装置は以上のように構成されて
いるが、封止用樹脂(刀とアイランド(2)の裏面との
界面接着力が弱いため、特に小型薄形を要求される表面
実装型パッケージなどでは、封止用樹脂(力が一部レベ
ル以上吸湿していると実装時に印加される熱応力によっ
てアイランド(2)のエッチ部近辺で封止用樹脂(力に
第6図に示すようなりラック(8)が発生する場合があ
る。
このクラックは半導体装置のサイズにもよるが、吸湿が
一部レベル以下の場合には発生しない。従ってクラック
を防止する手段として、金属をコーティングして水分を
通さないようにした袋に、半導体装置を乾燥剤と共に工
場段階で封入し、防湿梱包を行なっている。
ところが使用に際して防湿梱包を開封した場合に、封止
されていた半導体装置ヲ全部使用せず、その一部が未使
用のまま残ってしまうことが多々ある。その場合、残っ
た半導体装置をその後の実装時まで一定レベル以下の吸
湿状態に保持することが困難である他、実装時に半導体
装置の吸湿が一定レベル以下か否かを簡単にチエツクす
ることができないため、結局、再乾燥処理を行なわなけ
ればならなかった。
この発明はこのような問題点を解消するためになされた
もので、吸湿状態を容易に知ることができる樹脂封止型
半導体装置を提供しようとするものである。
〔課題を解決するための手段〕 この発明に係る樹脂封止型半導体装置は、吸湿時に変色
する吸湿材を封・止用樹脂の表面に付着するようにした
ものである。又、吸湿時に変色する吸湿材を封止用樹脂
に、一部を露出させて埋設するようにしたものである。
〔作  用〕
この発明によれば封止用樹脂が一定レベル以上吸湿した
場合には、封止用樹脂の表面にt1着されている吸湿材
あるいは封止用樹脂に埋設されている吸湿材の露出部が
変色するため、吸湿材が変色しているかどうかを確認す
ることによって実装前の乾燥処理の要否を判断すること
ができる。
〔発明の実施例〕
以下、この発明の一実施例を図について説明する。第1
図は吸湿が一定レベル以下の状態における外観構成を示
す斜視図、第2図は吸湿が一定レベル以上になった場合
の外観構成を示す斜視図である。
これらの図において(9]は封止用樹脂の表面に表示さ
れた形名等の記号で、一定レベル以上吸湿することによ
って変色する吸湿材、例えばシリカゲルを主体とするマ
ーキング材を捺印等の手段によって封止用樹脂の表面に
付着することにより構成(3) されたものである。
その他の構成は従来の装置と同様であるため説明を省略
する。
この実施例は以上のように構成されているため、防湿梱
包を開封した後は、封止用樹脂(7)と同様に、記号と
して封止用樹脂の表面に付着されている吸湿材(9)が
周囲の温度、湿度に応じて徐々に吸湿し、一定レベル以
上吸湿すると、第2図に示すように、総ての記号(9)
が変色することになる。
従って、その後の実装に際しては変色したもののみ乾燥
処理を行ない、変色しなかったものはそのまま装着する
ことができ、作業効率を向上し得る。
第3図および第4図はこの発明の他の実施例を示すもの
で、第3図は吸湿が一定レベル以下の状態における外観
構成を示す斜視図、第4図は吸湿か−・定レベル以上に
なった場合の外観構成を示す斜視図である。
これらの図においてαO)は封止用樹脂の一部に設けら
れた穴、(11)は上記穴に充填、埋設され、そ(4) の表面が封止用樹脂(7)と同一面で露出するようにさ
れた吸湿材で、一定レベル以上吸湿することによって変
色するシリカゲル等によって構成されている。その他の
構成は従来のものと同様であるため説明を省略する。
この実施例においても防湿梱包の開封後、封止用樹脂(
2)が一定レベル以上吸湿すると、第4図に示すように
、吸湿材(11)が変色することになる。
以上の説明では吸湿材としてシリカゲルを使用した実施
例を示したが、これに限られるものではなく、一定レベ
ル以上の吸湿によって変色する部材であれば同様の効果
を期待することができる。
〔発明の効果〕
以上のようにこの発明によれば、吸湿時に変色する吸湿
材を封止用樹脂の表面に付着、あるいは一部を露出させ
て封止用樹脂に埋設するようにしたため、封止用樹脂が
一定レベル以上吸湿しているかどうか、従って、実装に
際しての乾燥処理の要否を簡単に判断することができ、
作業効率の向上を図ることができる。
【図面の簡単な説明】
第1図及び第2図はこの発明の一実施例を示すもので、
第1図は吸湿が一定レベル以下の状態における外観構成
を示す斜視図、第2図は吸湿が一定レベル以上になった
場合の外観構成を示す斜視図、第3図及び第4図はこの
発明の他の実施例を示すもので、第3図は吸湿が一定レ
ベル以下の状態における外Wi構成を示す斜視図、第4
図は吸湿が一定レベル以上になった場合の外観構成図、
第5図及び第6図は従来の樹脂封止型半導体装置を示す
もので、第5図は外W1構成を示す斜視図、第6′図は
第5図のVI−VI線に沿った断面図である。 図において(1)は半導体素子、(3) (4)はリー
ド、(7)は封止用樹脂、(9](11)は吸湿材、0
0)は穴である。 なお、図中、同一符号は同−又は相当部分を示す。

Claims (2)

    【特許請求の範囲】
  1.  (1)半導体素子を封止用樹脂で封止するようにした
    ものにおいて、吸湿時に変色する吸湿材を上記封止用樹
    脂の表面に付着したことを特徴とする樹脂封止型半導体
    装置。
  2. (2)半導体素子を封止用樹脂で封止するようにしたも
    のにおいて、吸湿時に変色する吸湿材を上記封止用樹脂
    に、一部を露出させて埋設したことを特徴とする樹脂封
    止型半導体装置。
JP1297938A 1989-11-15 1989-11-15 樹脂封止型半導体装置 Pending JPH03157957A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1297938A JPH03157957A (ja) 1989-11-15 1989-11-15 樹脂封止型半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1297938A JPH03157957A (ja) 1989-11-15 1989-11-15 樹脂封止型半導体装置

Publications (1)

Publication Number Publication Date
JPH03157957A true JPH03157957A (ja) 1991-07-05

Family

ID=17853038

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1297938A Pending JPH03157957A (ja) 1989-11-15 1989-11-15 樹脂封止型半導体装置

Country Status (1)

Country Link
JP (1) JPH03157957A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6294411B1 (en) 1996-10-25 2001-09-25 Nippon Steel Semiconductor Corporation Method for molding a semiconductor device utilizing a satin finish

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6294411B1 (en) 1996-10-25 2001-09-25 Nippon Steel Semiconductor Corporation Method for molding a semiconductor device utilizing a satin finish

Similar Documents

Publication Publication Date Title
US5313102A (en) Integrated circuit device having a polyimide moisture barrier coating
US4837184A (en) Process of making an electronic device package with peripheral carrier structure of low-cost plastic
EP0458423A2 (en) Packaging of semiconductor elements
US5164815A (en) Integrated circuit device and method to prevent cracking during surface mount
JPH06268107A (ja) 半導体デバイスパッケージ
JP4326609B2 (ja) 半導体素子を製造する方法
JPH03157957A (ja) 樹脂封止型半導体装置
US5572066A (en) Lead-on-chip semiconductor device and method for its fabrication
KR920018880A (ko) 유리봉지형 세라믹 패키지
JP3115566B2 (ja) 面実装型半導体パッケージ包装体の製造方法
JP3134445B2 (ja) 樹脂封止型半導体装置
JP3187399B2 (ja) 袋体に封入された面実装型樹脂封止半導体装置
JP2665181B2 (ja) 面実装型半導体パッケージ包装体
JPH0526760Y2 (ja)
JP3115565B2 (ja) 面実装型樹脂封止半導体パッケージ包装体
JPH05183072A (ja) 半導体装置
JP2511148Y2 (ja) 光結合素子
JP2665182B2 (ja) 面実装型半導体パッケージ包装体の製造方法
JP2609516B2 (ja) 面実装型半導体パッケージの実装方法
KR100774512B1 (ko) 습도표시부를 구비한 반도체패키지
JPS62249443A (ja) 半導体装置用キヤリアテ−プ
JPH02161759A (ja) 樹脂封止型半導体装置
JPH06140525A (ja) 半導体装置
JPS60187045A (ja) リ−ドフレ−ム
JPS63236353A (ja) 半導体装置