JP2665181B2 - 面実装型半導体パッケージ包装体 - Google Patents

面実装型半導体パッケージ包装体

Info

Publication number
JP2665181B2
JP2665181B2 JP7035802A JP3580295A JP2665181B2 JP 2665181 B2 JP2665181 B2 JP 2665181B2 JP 7035802 A JP7035802 A JP 7035802A JP 3580295 A JP3580295 A JP 3580295A JP 2665181 B2 JP2665181 B2 JP 2665181B2
Authority
JP
Japan
Prior art keywords
package
moisture
bag
proof
humidity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP7035802A
Other languages
English (en)
Other versions
JPH0834483A (ja
Inventor
和平 北村
村上　　元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP7035802A priority Critical patent/JP2665181B2/ja
Publication of JPH0834483A publication Critical patent/JPH0834483A/ja
Application granted granted Critical
Publication of JP2665181B2 publication Critical patent/JP2665181B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Packages (AREA)
  • Packaging Frangible Articles (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、面実装型半導体パッケ
ージのプリント基板などの実装用基板への実装に際して
の当該パッケージ界面剥離及びクラックを防止する技術
に関する。
【０００２】
【従来の技術】面実装型半導体パッケージ例えばスモー
ルアウトラインパッケージ（ＳＯＰ）やクワッドフラッ
トパッケージ（ＱＦＰ）やプラスチックリーディドチッ
プキャリア（ＰＬＣＣ）にあっては、そのパッケージ内
に収納されている半導体チップの大型化に伴ない、益々
小型薄型化し、パッケージ強度が低下する傾向にある。
このため、信頼性の高い薄型レジン封止ＩＣを製造する
ことが困難であった。
【０００３】なお、面実装型パッケージについて述べた
文献の例としては、１９８０年１月１５日、株式会社工
業調査会発行「ＩＣ化実装技術」Ｐ１３５〜１５６が挙
げられる。更に、特開昭６１−１７８８７７号公報に示
されるようにマガジン内に乾燥剤を入れたり、搬送用ト
レーをビニール・シートによる袋体内にシールする等の
方法が考えられている。
【０００４】
【発明が解決しようとする課題】これらの薄型パッケー
ジの実装上の信頼性・強度について、本願発明者が分析
したところによると、パッケージをプリント基板などの
実装用基板に面装着する際に、例えばハンダリフロー時
に、パッケージに熱がかかると、パッケージ内に侵入し
た水分が急激に体積膨張を起こし、パッケージ界面剥離
及びクラックを生ぜしめることが明らかとなった。
【０００５】その対策としては、ハンダリフロー前に、
例えば１２５℃で長時間一般に１６〜２４hrs もの間ベ
ークするということが考えられるが、ベークのための炉
を用意しなければならないし、なによりも、長時間のベ
ークを要するために、作業能率の悪いものであると考え
られる。
【０００６】本発明者が上記クラックの原因となる水分
の由来について分析したところによると、チップ部品等
のレジンによるトランスファモールド後から、半田リフ
ロー前のパッケージの置かれる環境条件中に、空気中の
水分がパッケージ内に侵入し、結露しやすい状態がある
とクラックが生じることが明らかとなった。
【０００７】また、上記公報に記載された方法は、相当
の効果が期待できるが、ますます薄肉化・小型化し、大
型チップを封止するようになった現在の製品の状況およ
び、航空機による輸送等のきびしい環境を考慮すると、
これらの方法だけでは、解決困難であることが明らかに
なった。
【０００８】したがって、本発明は面実装型パッケージ
のパッケージ界面剥離やクラックを防止する技術を提供
することを目的とする。
【０００９】本発明の１つの目的は、信頼性の高い高密
度実装技術を提供することにある。
【００１０】本発明の１つの目的は、効率的な半田リフ
ローを行ない得る面実装型パッケージの包装技術を提供
することにある。
【００１１】本発明の１つの目的は、アセンブリープロ
セスの実施条件に大きな自由度を与え得る包装技術を提
供することにある。
【００１２】本発明の１つの目的は、効率的な面実装技
術を提供することにある。
【００１３】本発明の１つの目的は、レジン封止ＩＣ等
の面実装型パッケージの耐湿性を向上し得る包装技術を
提供することにある。
【００１４】本発明の１つの目的は、自動実装に適した
レジン封止ＩＣ等の面実装型パッケージの包装技術を提
供することにある。
【００１５】本発明の１つの目的は、長期間保存して
も、ベーキング等の必要のない防湿性のすぐれたレジン
封止ＩＣ等のパッケージを保存し得る包装技術を提供す
ることにある。
【００１６】本発明の１つの目的は、スペースをとらな
い面実装型パッケージの防湿包装技術を提供することに
ある。
【００１７】本発明の１つの目的は、航空機による輸送
に適した面実装型パッケージの包装技術を提供すること
にある。
【００１８】本発明の１つの目的は、低温においても結
露を発生しない防湿包装技術を提供することにある。
【００１９】本発明の１つの目的は、面実装型パッケー
ジの吸湿度が簡単に判別できる防湿包装技術を提供する
ことにある。
【００２０】本発明の１つの目的は、面実装型パッケー
ジの吸湿状態の表示部を有する防湿包装技術を提供する
ことにある。
【００２１】本発明の１つの目的は、面実装型パッケー
ジの吸湿状態が簡単にわかる面実装パッケージの包装技
術を提供することにある。
【００２２】本発明の１の目的は、防止包装袋の外部か
らその内部の吸湿状況を確認することができる技術を提
供することにある。
【００２３】
【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を簡単に説明すれば、以
下のとおりである。
【００２４】本願発明の面実装型半導体パッケージ包装
体は、少なくとも１つの面実装型半導体パッケージを収
容する導電性の搬送用補助部材と、搬送用補助部材を収
容する防湿性のラミネート袋と、搬送用補助部材と防湿
性のラミネート袋との間に配置されラミネート袋内の湿
度の状態を示す湿度インジケータとを有し、搬送用補助
部材に収容された面実装型半導体パッケージと湿度イン
ジケータとをラミネート袋内に収容してラミネート袋を
密封するようにしたことを特徴とする。搬送用補助部材
としてマガジン、トレーとすることができ、ラミネート
袋を外装箱に収容しても良く、ラミネート袋内に内装箱
を収納しないようにしても良い。
【００２５】また、本発明の面実装型半導体パッケージ
包装体は、少なくとも１つの面実装型半導体パッケージ
と、防湿性のラミネート袋と、ラミネート袋内の湿度の
状態を示す湿度インジケータと、ラミネート袋を収容す
る外装箱とを有し、面実装型半導体パッケージと湿度イ
ンジケータとをラミネート袋内に収容してラミネート袋
を密封するようにしたことを特徴とする。ラミネート袋
内に内装箱を収納するようにしても良く、収容しないよ
うにしても良い。
【００２６】さらに、本発明の面実装型半導体パッケー
ジ包装体は、少なくとも１つの面実装型半導体パッケー
ジと、防湿性のラミネート袋と、ラミネート袋内の湿度
の状態を示す湿度インジケータと、ラミネート袋内に収
納される吸湿材とを有し、面実装型半導体パッケージと
湿度インジケータとをラミネート袋内に入れてラミネー
ト袋を密封するようにしたことを特徴とする。
【００２７】
【作用】前記構成の包装体にあっては、面実装型半導体
パッケージはマガジンやトレーなどの搬送用補助部材に
収容された状態で防湿性のラミネート袋内に密封され、
このラミネート袋の内に湿度を検出する湿度インジケー
タを収容するようにしたことから、面実装型半導体パッ
ケージは完全に密封されて、外部の影響を受けることな
く、実装時にパッケージ界面剥離やクラックの発生が防
止される。そして、面実装型半導体パッケージの吸湿度
が判別でき、面実装型半導体パッケージを実装する際に
ラミネート袋内の湿度に応じて最適の処理を行うことが
できる。これにより、信頼性が高く、効率的に面実装型
半導体パッケージの実装を行うことができる。
【００２８】また、前記構成の包装体にあっては、面実
装型半導体パッケージを収容するラミネート袋内に湿度
インジケータを収容するようにしたので、面実装型半導
体パッケージの吸湿度が判別でき、面実装型半導体パッ
ケージを実装する際にラミネート袋内の湿度に応じて最
適の処理を行うことができる。これにより、信頼性が高
く、効率的に面実装型半導体パッケージの実装を行うこ
とができる。
【００２９】さらに、前記構成の包装体にあっては、面
実装型半導体パッケージを収容するラミネート袋内に湿
度シンジケータと吸湿材とを収容するようにしたので、
面実装型半導体パッケージの吸湿度が判別されるととも
に、吸湿材によってラミネート袋内の湿分が吸収される
ことから、面実装型半導体パッケージはより一層外部の
湿度の影響を受けることがなくなる。
【００３０】
【実施例】
実施例の全般的説明 （実施例１）次に、本発明を、図面に示す実施例に基づ
いて説明する。
【００３１】図２に示すような紙製の内装箱１に、マガ
ジン２を収納する。当該マガジン２の一例を図３に示
す。図４に示すように、当該マガジン２内に面実装型半
導体パッケージ３を詰め、マガジン２の端部には、当該
パッケージ３のマガジン外部への突出をおさえるために
ストッパー４を装着する。マガジン２内には、当該パッ
ケージ３が複数詰込されている。
【００３２】内装箱１の壁面とマガジン２の側面との間
に、図２に示すように、シリカゲル５を入れる。該シリ
カゲル５は、マガジン２の端部側に入れると、湿気を吸
収する上で良く、また、蓋６のフランジ部７を内装箱１
の内側に折り込みして当該蓋６を閉じ、当該蓋６を持ち
上げて当該パッケージ３を取り出す際に、当該蓋６の端
部開口側が最初に外気の湿分の影響を受けるので、当該
開口側にシリカゲル５を設けると良い。
【００３３】当該内装箱１を、図５に示すような、袋体
８内に入れ、脱気後、当該袋体８の開口部９を熱シール
する。当該袋体８は、例えば透湿度2.０ｇ／ｍ3 ・２４
hrs以下のポリエステルをベースにした透明導電袋によ
り構成される。
【００３４】当該袋体８を透明なものとしたのは、内装
箱１の表面に、品種や数量やロットNo. などが書かれて
いるときに、その管理上有利であるからである。
【００３５】当該導電袋８を構成する樹脂フィルムの例
としては、内側から帯電防止剤練込ポリエチレン、ポリ
エステルフィルム、カーボン導電層、アクリル系樹脂保
護層をラミネートし、さらに、該フィルム上に塩化ビニ
リデンフィルムをコーティングして成るものが挙げられ
る。当該導電板袋８は、パッケージ３内のＩＣの帯電防
止のために、表面固有抵抗を外面１０6 Ω以下および内
面とも１０11Ω以下とする。
【００３６】当該導電袋８表面には、開封後には速やか
に使用すべきことや湿度の低い環境下に再びおくことな
どの注意書きを記した印刷またはラベル１０を貼着す
る。
【００３７】本発明によれば、面実装型パッケージ３は
防湿性の袋体８内に収められ、さらに、脱気や熱シール
９により完全密封され、また、シリカゲル５により開口
部側で湿分が吸収され、外部の湿気の影響を受けないの
で、面倒なベーク作業を要せずして、ハンダリフローし
てもパッケージ界面剥離およびクラックを生ずることを
防止できる。
【００３８】（実施例２）以下、本発明の他の実施例を
図面を用いて具体的に説明する。なお、実施例を説明す
るための図６〜図８において、同一の機能を有するもの
は同一符号を付け、その繰り返しの説明は省略する。
【００３９】図６は本発明の一実施例の透明な防湿包装
袋の外観構成を示す斜視図である。
【００４０】本実施例の透明な防湿包装袋は、図６に示
すように、透明な袋状防湿部材１１からなっており、こ
の袋状防湿部材１１の中に、面付実装型半導体装置等の
電子部品１２を複数個収納した収納容器１３を内装箱１
４に収納し、その内装箱１４を袋状防湿部材１１の中に
挿入し、その両端部１１Ａ及び１１Ｂを密封して防湿包
装したものである。そして、前記防湿包装する際に、図
６及び図７に示すように、透明な袋状防湿部材１１の内
側面には、防湿包装袋１７の内部の湿度を検出するため
の湿度インジケータ１５が外部から見える位置に設けら
れる。
【００４１】この湿度インジケータ１５の一実施例を次
に示す。
【００４２】１．透明な袋状防湿部材１１の内側面に湿
度インジケータ１５となる塩化コバルト等の湿度で変色
する物質を含有させたインクで注意書きを印刷する。こ
の注意書きは、例えば、「この注意書きの色が青色から
薄紫色に変化したら、防湿包装袋から面付実装型半導体
装置を出して、１２５℃で２４時間ベークして下さい」
等とする。
【００４３】２．図６及び図７に示すように、湿度イン
ジケータ（湿度検出ラベル）１５を透明な袋状防湿部材
１１の内側に通気孔１６Ａを有する接着部材１６で貼り
付け、外から確認できるようにする。この湿度ラベル
は、例えば、パルプで作った紙に塩化コバルト等の湿度
で変色する物質を吸い込ませたものを用いる。
【００４４】３．図６に示すように、防湿包装袋１７の
内部の内装箱１４上に湿度インジケータ（湿度検出ラベ
ル）１５を貼り付けるかあるいは注意書きを塩化コバル
ト等の湿度で変色する物質で印刷する。
【００４５】なお、前記２（２項）及び３（３項）の湿
度インジケータ（湿度検出ラベル）１５を貼り付ける場
合は、「注意書き」を塩化コバルト等の湿度で変色する
物質書く（印刷する）必要がない。
【００４６】次に、前記防湿包装袋１７の透明な袋状防
湿部材１１の構成は、図８に示すように積層板からなっ
ている。
【００４７】図８において、１８は帯電防止剤練込みポ
リエチレン層であり、前記防湿包装袋１７の一番内側に
なる層である。この帯電防止剤練込みポリエチレン層１
８は、例えば６３μｍの厚さであり、摩擦帯電防止、ヒ
ートシール性、開口性等の機能を有するものである。帯
電防止剤練込みポリエチレン層１８の上には、耐ピンホ
ールの機能を有するポリエステルフィルム層１９が設け
られる。ポリエステルフィルム層１９の上には、水蒸気
の浸入防止の機能を有するバリアー層を有したポリエス
テルフィルム層２０が設けられる。バリアー層２０は、
例えば厚さ１４μｍポリエステルフィルム上に塩化ビニ
リデン膜のコーティングからなっている。ポリエステル
フィルム（１４μｍ）に塩化ビニリデンをコーティング
したバリアー層２０の上には、ポリエステルフィルム層
（１２μｍの厚さ）２１が設けられ、その上には、例え
ば１μｍの厚さのカーボン導電層２２が設けられる。さ
らに、その上にはアクリル系保護膜層２３が設けられ
る。前記ポリエステルフィルム層２１は、機械的強度及
び絶縁耐力の補強の機能を有し、カーボン導電層２２は
帯電防止の機能を有している。カーボン導電層２２は、
経時劣化がなく、湿度依存性を有していない。保護層２
３の材質は、前記カーボン導電層２２の保護の機能及び
カーボンフレーク発塵防止の機能を有し、耐摩耗性が大
きくかつ印刷の良いものである。
【００４８】次に、本実施例の防湿包装袋１７における
湿度インジケータ１５の使用方法を簡単に説明する。
【００４９】まず、図７に示すように、透明な袋状防湿
部材１１の内側面に、防湿包装１７の内部の湿度を検出
するための湿度インジケータ１５が外部から見える位置
に設けられた袋状防湿部材１１を用意する。この袋状防
湿部材１１の中に、面付実装型半導体装置等の電子部品
１２を複数個収納した収納容器１３を内装箱１４に収納
し、その内装箱１４を袋状防湿部材１１の中に挿入し、
その両端部１１Ａ及び１１Ｂを密封して防湿包装する。
【００５０】そして、面付実装型半導体装置等の電子部
品１２の使用時に、前記湿度インジケータ１５または注
意書きの色が青色から薄紫色に変化したら、電子部品１
２を防湿包装袋１７から出して１２５℃で２４時間ベー
クしてから半田リフロー、赤外線ランプまたはベーパー
フェーズリフロー等によって面付実装等の実装を行う。
【００５１】以上の説明からわかるように、本実施例に
よれば、透明な防湿包装袋１７の内部の湿度を検出する
湿度インジケータ１５を外部から見える位置に設けたこ
とにより、防湿包装袋１７の外側から内部の吸湿状況を
確認することができるので、その管理が容易にできる。
また、防湿包装袋１７を破ることがないので確認後の再
包装を行う必要がない。
【００５２】（実施例３）以下、本発明のその他の実施
例及び上記２つの実施例に共通な半導体プロセス等を図
面に基づいて説明する。以下では、主にＤＲＡＭを例に
とり説明する。
【００５３】(1) 製造プロセス一般；本発明に係る半導
体デバイス（集積回路デバイス、電子デバイス）の心臓
部にあたる半導体チップ（ＤＲＡＭ、ロジックＩＣ）の
構造及びプロセスは、ＵＳＰ４６１２５６５（US.Seria
l NO.78531、filed Oct.3.1985）及びＵＳＰ４６２５２
２７（US.Serial NO.744151 filed Jun.13.1985)に記載
されているので、これを援用して記述の一部となす。
【００５４】ウェハ工程が完了すると、回転ブレードに
よるダイシング方法により、ウェハが各チップに分割さ
れる。これらの前後の工程の概要は、Electric Integra
tedCircuits」 John Allison 著、1975 by Mcgraw-Hill
Book CompanyのＰ５〜１０、特にＦｉｇ．１．３（Ｐ
７）に、ダイシング技術については、ＵＳＰ４０１６８
５５（US.Serial NO.608733 、filed 1975.8.28)に、そ
れぞれ記載されており、これを援用して記載の一部とな
す。
【００５５】この後、各チップは、リードフレームにダ
イボンディングされるが、これらについては、各種のパ
ッケージについて、ドイツ特許公報ＤＥ３１１６４０６
Ａ１；特開昭５８−１３４４５２号；特開昭６１−２１
８１３９号；特開昭６１−２１８１５０号；特願昭６０
−２０９９５１号；特開昭６０−２５７１６０号；特開
昭６１−３２４５２号；特開昭６１−７８１４９号各公
報に、それぞれ記載されており、これを援用して記述の
一部となす。
【００５６】次に、各ペレットの各ボンディング・パッ
ドとリードフレームのインナーリード端が、銅、Ａｌ、
Ａｕ等からなるボンディングワイヤ（太さ３０μｍ程
度）により、ボンディングされる。これらについては、
上記のUS patents及びUS patent Applications及びＵＳ
Ｐ４５６４７３４（US.Serial NO.476268 、filed Mar.
17.1983)；ＵＳＰ４３０１４６４（US.Serial NO.5507
0、filed Jul.5.1979）；特願昭６０−２２１８３２
号；英国特許公報ＧＢ２１５７６０７Ａに記載されてお
り、これを援用して記述の一部となす。
【００５７】更に、ボンディングが完了したチップ上
に、α線によるメモリのソフト不良を防止するために２
０μｍ〜２００μｍ程度の厚さの高純度ポリイミド層ま
たは、シリコーン樹脂層がポッティングにより形成され
る。これらの樹脂コートについては、上記ドイツ特許公
報ＤＥ３１１６４０６Ａ１に記載されているので、これ
を援用して記述の一部となす。また、α線によるソフト
不良を防止するための樹脂コートは、ウェハプロセス中
に形成してもよい。このときは、１０μｍ〜８０μｍ程
度の厚さが適当であり、これらは少なくとも、メモリセ
ル・マットの上を覆うようにスピン・コーティングとホ
トリソグラフィーの組合せにより形成することによって
行われる。
【００５８】ワイヤボンディング等が完了した後、リー
ドフレームは、トランスファーモールド法により、エポ
キシ・レジン材中に封止される。これらの封止技術につ
いては、上記US patents及びUS patent Applications
中、及び「ＶＬＳＩ Ｔｅｃｈｎｏｌｏｇｙ」S.M.Sze
著、1983 by Mcgraw-hill Book Company, Ｐ５７４〜５
８１に記載されており、これを援用して記述の一部とな
す。
【００５９】モールドが完了したリードフレームは、金
型から取り出され、リード上のバリを完全に除去した
後、リードフレームの不要部分の切断、フレームからの
封止体の切り離し及びリードを所望の形状に整形する工
程が実施される。
【００６０】この工程の後、製品の選別が行われ、テス
トに合格した製品に対してマーク付け作業が行われる。
このマーキング作業はリード切断時の前に行ってもよ
い。すなわち、樹脂封止後、露出するリードフレーム部
表面に電気メッキ法によりＳｎなどをメッキする。その
後、樹脂封止体及び露出するリードフレーム表面を清浄
（水洗）し、樹脂封止体及びリードフレーム表面に付着
するメッキ液を除去し、乾燥後、自動マーク付け機にか
けてマークを施す。
【００６１】このマーク付けは、複数の半導体装置が固
定されたリードフレームを一定方向に向けて移動させ、
回転ドラム（転写ドラム）によるオフセットマーク付
け、または凸版ダイレクトマークで、封止された各ＭＯ
Ｓ型などの半導体装置の樹脂封止体にそれぞれ品種、等
級等を表示するマークを同時に付ける。このとき、転写
ドラムまたは凸版と樹脂封止体との間に摩擦が生じて静
電気が発生するが、フレーム全体が同電位であることか
ら、半導体ペレット内部に影響なく全体がアースされ
る。その後、紫外線または赤外線乾燥機または単なる熱
処理により印刷したマークを焼付けないし乾かし、同時
に樹脂封止体に密着させる。
【００６２】然る後、打抜き切断折曲により、各半導体
装置毎に分離切断し、同時にそれぞれのＭＯＳ型などの
半導体装置の各リード線が独立したリード線となし、ま
た、各リード線が同一側にＬ字状に曲げて、静電破壊が
ないデュアルインライン型などのＭＯＳ型半導体装置を
完成させる。
【００６３】上記のように、インクによるマーキングの
場合は、１５０℃で３〜５時間のベーキング（マーク・
ベーク）が施される。これに対して、レーザーによるマ
ーキングの場合は、特にインク乾燥用のベークを必要と
しない。レーザーマーキングについては、ヨーロッパ特
許公報ＥＰ１５７００８Ａ２に記載されており、これを
援用して記述の一部となす。
【００６４】ベーキングが完了した後、２〜３日以内
に、望ましくは数時間以内に前記２つの実施例に示した
防湿袋内に、直接または各種パッケージのタイプにあわ
せて、適切な補助部材（マガジン、トレー、テープ＆リ
ール）を介して、レジン封止電子デバイス（集積回路デ
バイス、半導体デバイス）をシリカゲル等の乾燥剤とと
もに気密封止する。
【００６５】その後、レジン封止デバイスは、袋内に封
止されたまま、搬送用のダンボールに詰められて発送さ
れる。これらの半導体デバイスは、実装作業の直前に防
湿袋から取り出される。通常の環境では、２〜３日以
内、望ましくは、数時間前に取り出すのが適当である。
一週間以上外気にさらすと、ほぼ完全に外気中の水分を
吸収することが本発明者によって、明らかにされてい
る。実装作業は、各種のハンダ・リフロー・プロセスに
よって実施される。
【００６６】(2) 防湿袋及び同フィルムの詳細；図９
は、本発明の一実施例の不透明な防湿包装袋の外観構成
を示す斜視図である。本実施例の不透明な防湿包装袋
は、図９に示すように、不透明な袋状防湿部材３１から
なっており、この袋状防湿部材３１の中に、面付実装型
半導体装置等の電子部品１２を複数個収納した収納容器
１３を内装箱１４に収納し、その内装箱１４を袋状防湿
部材３１の中に挿入し、その両端部３２Ａ及び３２Ｂを
密封して防湿包装したものである。そして、前記防湿包
装する際に、図９及び図１０に示すように、不透明な袋
状防湿部材３１の内側面には、防湿包装袋３１の内部の
湿度を検出するための湿度インジケータ１５が外部から
見える位置に設けられる。
【００６７】このインジケータ１５の一実施例を次に示
す。不透明な袋状防湿部部材３１の内側面に湿度インジ
ケータ１５となる塩化コバルト等の湿度で変色する物質
を含有させたインクで注意書きを印刷する。この注意書
きは、例えば、「この注意書きの色が青色から薄紫色に
変化したら、防湿包装袋から面付実装型半導体装置を出
して、１２５℃で２４時間ベークして下さい」等とす
る。
【００６８】図９及び図１０に示すように、湿度インジ
ケータ（湿度検出ラベル）１５の周辺部を不透明な袋状
防湿部材３１の一部に設けられた透明な窓の内側に接着
部材で直接貼り付け、外から確認できるようにする。こ
の湿度検出ラベルは、例えばパルプで作った紙に塩化コ
バルト等の湿度で変色する物質を吸い込ませたものを用
いる。例えば内装箱表面で窓３３に対応する位置にしみ
こませてもよい。
【００６９】図９及び図１０に示すように、防湿包装袋
３１の内部の内装箱１４上に湿度インジケータ（湿度検
出ラベル）１５を貼り付けるかあるいは注意書きを塩化
コバルト等の湿度で変色する物質で印刷する。なお、前
記の湿度インジケータ（湿度検出ラベル）１５を貼り付
ける場合は、「注意書き」を塩化コバルト等の湿度で変
色する物質で書く（印刷する）必要がない。
【００７０】次に、前記防湿包装袋の透明窓部の防湿部
材３４の構成は、図１０に示すように積層板からなって
いる。
【００７１】一方、図１０の透明窓３３以外の防湿袋
は、アルミ膜３５を有する不透明な図１１に示すような
シートから作られている。
【００７２】図１１において、３６は帯電防止材練込み
ポリエチレン層であり、前記防湿包装袋３１の一番内側
になる層である。この帯電防止材練込みポリエチレン層
３６は、例えば、６０μｍの厚さであり、摩擦帯電防
止、ヒートシール性、開口性等の機能を有するものであ
る。このポリエチレン層３６の上には、耐湿性にすぐれ
たアルミニウム箔３５が敷かれている。アルミはメタル
であるため、水蒸気の透過率が有機フィルムと比較して
非常に低いため、その侵入を有効に阻止できる。このア
ルミの厚さは、例えば１０μｍ程度である。更にアルミ
の上には、熟成形性にすぐれた２０μｍ程度のポリエチ
レン・フィルム層３９が設けられている。更に、このポ
リエチレン・フィルムの上には、機械的強度がすぐれ
て、かつ絶縁耐圧の高いポリエステルフィルム層（１２
μｍの厚さ）３８が設けられ、その上には例えば、１μ
ｍの厚さのカーボン導電層３７が設けられ、さらにその
上にはアクリル系保護層４０が設けられる。前記ポリエ
ステルフィルム層３８は、機械的強度及び絶縁耐力の補
強の機能を有し、カーボン導電層３７は帯電防止の機能
を有している。カーボン導電層３７は経時劣化がなく、
湿度依存性を有していない。保護層４６の材質は前記カ
ーボン導電層３７の保護の機能及びカーボンフレーク発
塵防止の機能を有し、耐摩耗性が大きくかつ印刷性が良
いものである。
【００７３】次に、本実施例の防湿包装袋３１における
湿度インジケータ１５の使用方法を簡単に説明する。
【００７４】まず、図１０に示すように、不透明な袋状
防湿部材３１の内側面に、防湿包装３１の内部の湿度を
検出するためのインジケータ１５が外部から見えるよう
に透明窓３３の位置に設けられた袋状防湿部材３１を用
意する。この袋状防湿部材３１の中に、面付実装型半導
体装置等の電子部品１２を複数個収納した収納容器１３
を内装箱１４に収納し、その内装箱１４を袋状防湿部材
１１の中に挿入し、その両端部３２Ａ及び３２Ｂを密封
して防湿包装する。
【００７５】そして、面付実装型半導体装置等の電子部
品１２の使用時に、前記湿度インジケータ１５または注
意書きの色が青色から薄紫色に変化したら、電子部品１
２を防湿包装袋３１から出して、１２５℃で２４時間ベ
ークしてから半田リフロー、赤外線ランプまたはベーパ
ーフェーズリフロー等によって面付実装等の実装を行
う。
【００７６】以上の説明からわかるように、本実施例に
よれば、不透明な防湿包装袋３１の内部の湿度を検出す
る湿度インジケータ１５を外部から見える位置に設けた
ことにより、防湿包装袋３１の外部から内部の吸湿状況
を確認することができるので、その管理が容易にでき
る。また、防湿包装袋３１を破ることがないので確認後
の再包装を行う必要がない。
【００７７】以上、本発明を実施例にもとづき具体的に
説明したが、本発明は、前記実施例に限定されるもので
はなく、その要旨を逸脱しない範囲において種々変更可
能であることは言うまでもない。
【００７８】例えば、本発明は、前記面付実装型半導体
装置等の電子部品以外の湿度の影響を受ける電子部品の
包装に関するすべてのものに適用できる。
【００７９】(3) 被適用レシン封止電子デバイスの詳
細；図１２は、gull wing とよばれるリード形状を有す
るもので、一般に、 smalloutline package（ＳＯＰ）
とよばれる。
【００８０】図１３は、flat plastic package（ＦＰ
Ｐ）または quad flat package（ＱＦＰ）とよばれる面
実装用パッケージである。更に、図１４は、特にメモリ
等に用いられるもので、small outline J-bend packege
（ＳＯＪ）とよばれる。
【００８１】図１５は、plastic leaded chip carrier
（ＰＬＣＣ）とよばれ、高密度実装に用いられる。図１
６は、Bull lead タイプに属し、mini-square package
（ＭＳＰ）とよばれるものである。
【００８２】図１７は、これまでのものと異なり、基板
の穴にリードをさしこむタイプで、インサートタイプに
属し、一般に dual in-line packege （ＤＩＰ）とよば
れている。
【００８３】以上、図１２〜図１７において、半導体チ
ップ４２は、Ａｇペースト４３を介して、金属薄板より
なるタブまたはアイランド等の保持部材上に固着されて
いる。上記チップ上のボンディング・パッドとＡｇ spo
t plating 層４４が形成されたリード内端（インナーリ
ード）部は、Ａｕ線４５など（３０μｍ径）で、キャピ
ラリーを用いて、ボール＆ウェッジ・ボンディングがな
されている。リード４６は、４２アロイや銅合金のフィ
ルムから打ぬき等で形成されている。これらは、エポキ
シ・レジンつまりエポキシ樹脂４１により、トランスフ
ァー・モールドされている。
【００８４】(4) 搬送用補助部材の詳細；多数のレジン
封止デバイスは、その用途に応じて、各種の搬送用補助
部材に収容された後、気密封止されることになる。
【００８５】これらの補助部材について説明する。
【００８６】図１８は、マガジン５４とそれらへのレジ
ン封止デバイス（トランジスタ、ＩＣ、ＬＳＩ）の収納
実態を示す。内部にＭＳＰ型のレジン封止デバイス５３
がタテに重ねられており、端部には、ポリエチレン予備
ストッパー５２と硬質ニトリルゴムからなる本ストッパ
ーがつめられている。マガジン本体は、カーボン入り硬
質ポリスチロールまたは、導電性軟質塩化ビニール製で
ある。
【００８７】図１９は、補助部材としてのトレー５５を
示す。トレーは、帯電防止処理が施された塩化ビニール
よりなり、アレー状に並んだ角型くぼみ５６に、レジン
封止デバイス５３が載置される。この場合、各くぼみ５
６に直接シリカゲル等を入れて、上面を防湿シートで気
密封止してもよい。一般には、トレーをつみ重ねた後、
紙製の内装箱に収容したのち、防湿袋に封入される。
【００８８】図２０は、テープ＆リール方式とよばれる
もので、リール５９に巻き付けられたキャリア・テープ
５７上に粘着テープ５８を介してレジン封止デバイス５
３が１列に保持されている。これは、リール５９に巻き
付けられた状態で１リールずつ防湿袋内に気密封入され
る。
【００８９】図２１は、テープ＆リール方式の他のタイ
プを示す。この場合、キャリアテープ５７に作られた１
列の角型くぼみ５６内にレジン封止デバイス５３が収納
され、上面がカバーテープ６０により熱シールされる。
そして、この状態でリールに巻き付けられ、上と同様に
防湿シールされる。この場合も、カバーテープ６０を図
８または図１１のような防湿シートにし、くぼみ５６内
にシリカゲル等を入れれば、外部の防湿シートは不要と
なる。
【００９０】なお、マガジン等の製造その他の詳細につ
いては特開平６２−１６３７８号公報に記載されてお
り、これを援用して記述の一部となす。
【００９１】(5) ＩＣ等の出荷梱包の詳細；図２２は、
レジン封止デバイス５３（挿入型または面実装デバイ
ス）の出荷用の梱包の一列を示す。多数のレジン封止デ
バイス５３は、チューブ状のマガジン２内に一列に収容
され、止めピン６４とストッパー用つめもの４により、
その内部に確保される。このマガジンは、所定の数まと
めて、紙製または吸湿性の少ないシート製の内装箱１内
に収納された後、上記図８または図１１の如き防湿シー
トで作られた袋内に収容され、その内部の気圧が外気よ
り若干低くなって、防湿袋が内装箱外面に、ほぼ密着す
るように脱気して、加圧または加熱等の方法により、気
密シールする。このようにすると、外装箱への収納が容
易になるほか、収納スペースもとらないので好都合であ
る。
【００９２】一方、内部に若干加圧ぎみのドライＮ2 な
どを封入して、防湿シートと内装箱の間に間隙ができる
ようにすると、簡単にピンホールの有無が判定できる。
【００９３】以上は、主にマガジンを例にとり説明した
が、トレーやテープ＆リールの場合も、これとはぼ同様
に梱包することができる。また、レジン封止ＩＣを１個
ずつ、または複数個直接防湿袋内に封入してもよい。ま
た、内装箱を用いず補助部材を直接防湿袋内に封入して
もよい。
【００９４】更に、乾燥剤は、紙袋等に入れて内装箱の
内側に入れるが、マガジンやキャリアテープのくぼみ内
やその他の気密封止内の適当な場所においてもよい。た
とえば、防湿シート内面に塗布・拡散してもよい。
【００９５】以上のように気密シールされた防湿袋は、
所定の数ダンボールの外装箱６１内に収容され粘着テー
プ６２で封止され、外周を結束バンド６３でバインドさ
れて出荷される。
【００９６】その他の気密封止法特にトレーを用いるも
のについては、先にあげた特開昭６１−１７８８７７号
公報に記載されており、これを援用して記述の一部とな
す。
【００９７】(6) メモリ・チップ及びＤＲＡＭデバイス
の詳細；本発明のメモリＩＣデバイスの断面構造とパッ
ケージの関係を説明する。ここでは、ＳＯＰタイプのパ
ッケージを例に説明する。
【００９８】図２３において、ＤＲＡＭを構成する多数
のＦＥＴは、Ｓｉ基板７１の上主面に形成される。Ｓｉ
基板上には、これらの素子をかたち作るフィールド酸化
膜、層間ＰＳＧ ( Phospho-silicate-Glass)等からなる
絶縁膜（無機膜）７２が形成されている。更にその上に
は、多数のＡｌボンディング・パッド７５が設けられて
いる。
【００９９】一方、先のＳｉ基板７１は、下主面で、Ａ
ｇペースト７７を介して４２アロイからなるアイランド
またはタブ部７８に固着されている。このチップ７１の
サイズは、およそ１０ｍｍ×５ｍｍ×0.４ｍｍ（タテ×
ヨコ×厚さ）である。リード８０は、アイランドと同じ
４２アロイからできており、インナーリード部には、部
分Ａｇメッキ７９が設けられている。リード８０の内端
と上記ボンディング・パッド間は、３０μｍφのＡｕ線
等で、ボール＆ウェッジ・ボンディングがなされた後、
その上から、チップの上面のほぼ全面にわたって、ポリ
イミド・レジン７３がポッティングにより形成されてい
る。この後、これらの構造体は、リードフレーム単位で
エポキシ・レジン７６によってトランスファーモールド
される。モールド・レジン７６から突出したリード部分
には半田メッキ８１が施される。
【０１００】このとき、リード及びアイランド部の４２
アロイ部材の厚さは、0.１５ｍｍ、パッケージ上面の封
止レジンの厚さは約１ｍｍ、ポリイミドフィルムの厚さ
は約0.１ｍｍ、Ａｇペーストの厚さは、５０μｍ程度、
封止レジンの下面の厚さは、約１ｍｍである。
【０１０１】このような薄いレジンによって封止された
パッケージにおいては、吸湿水分が多い場合、ハンダ付
け実装時に急激な加熱によって、まず、タブ７８の下面
で水分の気化膨張がおこる。引き続いてレジンと金属の
剥離が起こりパッケージがふくれることになる。この
時、発生する応力にレジンが耐えられないとパッケージ
・クラックが発生することが、本発明者によって明らか
にされた。
【０１０２】(7) 実装プロセスの詳細；まず、面実装プ
ロセスの概要を示す。
【０１０３】ガラス−エポキシ等の基板上にＣｕフイル
ム等で所望の配線が形成されており、基板上のはんだ付
け部（フットプリント）に、半田ペーストをスクリーン
印刷等の方法で形成し、続いて、レジン封止デバイスを
真空チャック等により、半田ペースト上に搭載し、半田
リフロー法、すなわち、ベーパーフェーズリフロー法、
加熱炉法、赤外線リフロー法等によりペースト中のハン
ダを溶漏させて半田付けを行う。
【０１０４】図２４にこの実装のようすを示す。同図に
おいて、９１はＳＯＪタイプのレジン封止デバイス、９
２はＳＯＰタイプ、９３はＭＳＰタイプを示す。９４は
配線基板であり、９５はリフローされたり、またはディ
ップされた半田である。
【０１０５】図２５に、半田ディップ法を示す。この場
合は、同図（ａ）に示すごとくＭＳＰタイプのレジン封
止デバイス９３は、粘着剤９６により基板９４にそのリ
ードがスクリーン印刷された半田ペースト上に乗るよう
に固定されている。それに続き、同図（ｂ）に示す如
く、下向きに半田の噴流９８にディップしたのち、同図
（ｃ）に示す状態になるように冷却される。
【０１０６】
【発明の効果】本願において開示された発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下のとおりである。
【０１０７】(1).面実装型半導体パッケージは完全に密
封されて、外部の影響を受けることなく、実装時にパッ
ケージ界面剥離やクラックの発生が防止される。
【０１０８】(2).面実装型半導体パッケージの吸湿度が
判別でき、面実装型半導体パッケージを実装用基板に実
装する際にラミネート袋内の湿度に応じて最適の処理を
行うことができる。
【０１０９】(3).これにより、信頼性が高く、効率的に
面実装型半導体パッケージの実装を行うことができる。
【０１１０】(4).吸湿材によってラミネート袋内の湿分
が吸収されることから、面実装型半導体パッケージはよ
り一層外部の湿度の影響を受けることがなくなる。
【図面の簡単な説明】
【図１】本発明の第１の実施例を示す包装体の斜視図で
ある。
【図２】本発明の上記実施例を示す内装箱の斜視図であ
る。
【図３】マガジンの一例斜視図である。
【図４】マガジン端部の説明断面図である。
【図５】袋体の一例説明図である。
【図６】本発明の第２の実施例の透明な防湿包装袋の外
観構成を示す斜視図である。
【図７】図６に示すII−IIの切断線で切断した断面拡大
図であり、透明な袋状防湿部材の内側面に取り付けられ
た湿度インジケータの取付部の拡大断面図である。
【図８】図６に示す防湿包装袋の透明な袋状防湿部材の
構成を示す一部欠き斜視図である。
【図９】本発明の第３の実施例の透明な防湿包装袋の外
観構成を示す斜視図である。
【図１０】図９に示すII−IIの切断線で切断した断面拡
大図であり、透明な袋状防湿部材の内側面に取り付けら
れた湿度インジケータの取付部の拡大断面図である。
【図１１】図９に示す防湿包装袋の不透明な袋状防湿部
材の構成を示す一部欠き斜視図である。
【図１２】本発明の第１〜３の実施例が適用されるレジ
ン封止半導体デバイスのパッケージを示す一部切り欠き
斜視図である。
【図１３】本発明の第１〜３の実施例が適用されるレジ
ン封止半導体デバイスのパッケージを示す一部切り欠き
斜視図である。
【図１４】本発明の第１〜３の実施例が適用されるレジ
ン封止半導体デバイスのパッケージを示す一部切り欠き
斜視図である。
【図１５】本発明の第１〜３の実施例が適用されるレジ
ン封止半導体デバイスのパッケージを示す一部切り欠き
斜視図である。
【図１６】本発明の第１〜３の実施例が適用されるレジ
ン封止半導体デバイスのパッケージを示す一部切り欠き
斜視図である。
【図１７】本発明の第１〜３の実施例が適用されるレジ
ン封止半導体デバイスのパッケージを示す一部切り欠き
斜視図である。
【図１８】本発明の第１〜３の実施例に使用する搬送用
補助部材の概要を示す斜視図である。
【図１９】本発明の第１〜３の実施例に使用する搬送用
補助部材の概要を示す斜視図である。
【図２０】本発明の第１〜３の実施例に使用する搬送用
補助部材の概要を示す斜視図である。
【図２１】本発明の第１〜３の実施例に使用する搬送用
補助部材の概要を示す説明図である。
【図２２】本発明の第１〜３の実施例における包装方法
の詳細を示す説明図である。
【図２３】本発明の第１〜３の実施例に関するメモリＩ
Ｃデバイスの断面図である。
【図２４】本発明の第１〜３の実施例の面実装の完了状
態を示す模式図である。
【図２５】（ａ），（ｂ），（ｃ）は、同様のパッケー
ジのハンダ・ディプ法の模式図である。
【符号の説明】
１ 内装箱 ２ マガジン ３ 面実装型半導体パッケージ ４ ストッパー ５ シリカゲル（吸湿剤） ６ 蓋 ７ フランジ部 ８ 袋体 ９ 袋体開口部（熱シール） １０ 印刷またはラベル

Claims (8)

    (57)【特許請求の範囲】
  1. 【請求項１】 少なくとも１つの面実装型半導体パッケ
    ージを収容する導電性の搬送用補助部材と、前記搬送用
    補助部材を収容する防湿性のラミネート袋と、前記搬送
    用補助部材と前記防湿性のラミネート袋との間に配置さ
    れ前記ラミネート袋内の湿度の状態を示す湿度インジケ
    ータとを有し、前記搬送用補助部材に収容された前記面
    実装型半導体パッケージと前記湿度インジケータとを前
    記ラミネート袋内に収容して前記ラミネート袋を密封す
    るようにしたことを特徴とする面実装型半導体パッケー
    ジ包装体。
  2. 【請求項２】 請求項１記載の面実装型半導体パッケー
    ジ包装体であって、前記搬送用補助部材はマガジンであ
    ることを特徴とする面実装型半導体パッケージ包装体。
  3. 【請求項３】 請求項１記載の面実装型半導体パッケー
    ジ包装体であって、前記搬送用補助部材はトレーである
    ことを特徴とする面実装型半導体パッケージ包装体。
  4. 【請求項４】 請求項１記載の面実装型半導体パッケー
    ジ包装体であって、前記ラミネート袋を外装箱に収納す
    るようにしたことを特徴とする面実装型半導体パッケー
    ジ包装体。
  5. 【請求項５】 請求項４記載の面実装型半導体パッケー
    ジ包装体であって、前記ラミネート袋内には内装箱が収
    納されていないことを特徴とする面実装型半導体パッケ
    ージ包装体。
  6. 【請求項６】 少なくとも１つの面実装型半導体パッケ
    ージと、防湿性のラミネート袋と、前記ラミネート袋内
    の湿度の状態を示す湿度インジケータと、前記ラミネー
    ト袋を収容する外装箱とを有し、前記面実装型半導体パ
    ッケージと前記湿度インジケータとを前記ラミネート袋
    内に収容して前記ラミネート袋を密封するようにしたこ
    とを特徴とする面実装型半導体パッケージ包装体。
  7. 【請求項７】 請求項６記載の面実装型半導体パッケー
    ジ包装体であって、前記ラミネート袋内には、内装箱が
    収納されていないことを特徴とする面実装型半導体パッ
    ケージ包装体。
  8. 【請求項８】 少なくとも１つの面実装型半導体パッケ
    ージと、防湿性のラミネート袋と、前記ラミネート袋内
    の湿度の状態を示す湿度インジケータと、前記ラミネー
    ト袋内に収納される吸湿材とを有し、前記面実装型半導
    体パッケージと前記湿度インジケータとを前記ラミネー
    ト袋内に入れて前記ラミネート袋を密封するようにした
    ことを特徴とする面実装型半導体パッケージ包装体。
JP7035802A 1995-02-24 1995-02-24 面実装型半導体パッケージ包装体 Expired - Lifetime JP2665181B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7035802A JP2665181B2 (ja) 1995-02-24 1995-02-24 面実装型半導体パッケージ包装体

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7035802A JP2665181B2 (ja) 1995-02-24 1995-02-24 面実装型半導体パッケージ包装体

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP63041992A Division JPH0219292A (ja) 1988-02-26 1988-02-26 面実装型半導体パッケージ包装体

Publications (2)

Publication Number Publication Date
JPH0834483A JPH0834483A (ja) 1996-02-06
JP2665181B2 true JP2665181B2 (ja) 1997-10-22

Family

ID=12452061

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7035802A Expired - Lifetime JP2665181B2 (ja) 1995-02-24 1995-02-24 面実装型半導体パッケージ包装体

Country Status (1)

Country Link
JP (1) JP2665181B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4551238B2 (ja) * 2005-02-18 2010-09-22 三菱重工業株式会社 太陽電池パネル製造方法
JP5709037B2 (ja) * 2010-01-29 2015-04-30 日立金属株式会社 Ｒ−Ｆｅ−Ｂ系永久磁石の防錆方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5926745A (ja) * 1982-08-04 1984-02-13 Canon Inc プロセスユニット及び該ユニットを用いる画像形成装置
JPS60167415A (ja) * 1984-02-10 1985-08-30 Sumitomo Electric Ind Ltd 半導体の包装体

Also Published As

Publication number Publication date
JPH0834483A (ja) 1996-02-06

Similar Documents

Publication Publication Date Title
EP0512579B1 (en) Packaging of semiconductor elements
US5274914A (en) Method of producing surface package type semiconductor package
US4837184A (en) Process of making an electronic device package with peripheral carrier structure of low-cost plastic
US5136827A (en) Wrapping member for semiconductor device and method for manufacturing the wrapping member
JP3115566B2 (ja) 面実装型半導体パッケージ包装体の製造方法
JP2665181B2 (ja) 面実装型半導体パッケージ包装体
JP2609516B2 (ja) 面実装型半導体パッケージの実装方法
JP2665182B2 (ja) 面実装型半導体パッケージ包装体の製造方法
JP3187399B2 (ja) 袋体に封入された面実装型樹脂封止半導体装置
US6474476B1 (en) Universal carrier tray
JP3115565B2 (ja) 面実装型樹脂封止半導体パッケージ包装体
KR960016323B1 (ko) 면실장형 반도체패키지 포장체의 제조방법
JPH0219292A (ja) 面実装型半導体パッケージ包装体
US20050189629A1 (en) Method of manufacturing a semiconductor device
JP2781522B2 (ja) 面実装型半導体パッケージの包装体
JP3711969B2 (ja) 半導体装置用テープキャリアの梱包方法
JP2501177B2 (ja) 面実装型半導体パッケ―ジの実装方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080620

Year of fee payment: 11

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080620

Year of fee payment: 11