JPH0315752B2 - - Google Patents
Info
- Publication number
- JPH0315752B2 JPH0315752B2 JP56067516A JP6751681A JPH0315752B2 JP H0315752 B2 JPH0315752 B2 JP H0315752B2 JP 56067516 A JP56067516 A JP 56067516A JP 6751681 A JP6751681 A JP 6751681A JP H0315752 B2 JPH0315752 B2 JP H0315752B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- electrodes
- picture element
- liquid crystal
- matrix
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004973 liquid crystal related substance Substances 0.000 claims description 22
- 239000011159 matrix material Substances 0.000 claims description 19
- 238000003491 array Methods 0.000 claims 1
- 238000000926 separation method Methods 0.000 claims 1
- 238000000034 method Methods 0.000 description 13
- 210000004027 cell Anatomy 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 3
- 210000002858 crystal cell Anatomy 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 238000004070 electrodeposition Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/134309—Electrodes characterised by their geometrical arrangement
- G02F1/134336—Matrix
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Geometry (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Liquid Crystal (AREA)
Description
【発明の詳細な説明】
本発明はマトリクス型液晶表示装置の電極構造
に関し、その目的は液晶パネルの製作の歩留を向
上させることにある。
に関し、その目的は液晶パネルの製作の歩留を向
上させることにある。
マトリクス型液晶表示装置はその低消費電力性
を活用した画質向上を目指し、高密度化、多ライ
ン表示化へと開発が進められている。マトリクス
型液晶表示装置の駆動方式としては、たとえば、
第１図に示すような線順次走査方式が使用され
る。この線順次走査方式について第１図とともに
説明する。主記憶装置１は文字・記号・図形・模
様などを記憶しており、この記憶データを文字信
号変換器２により、表示パターンに変換し、表示
画面の一行毎に信号側駆動回路３の中のバツフア
メモリに記憶させた後、その出力を信号側電極
Y1，Y2，……，Ynに夫々、供給する。一方、信
号側電極と交差した走査側電極X1，X2，…，
Xmは走査側回路４によつて順次駆動され、上
記、バツフアメモリに記憶された情報が、１行毎
に表示される。図中５は信号側、走査側駆動回路
を制御する制御装置であり、６はマトリクス型電
極構造を持つ液晶表示装置であらる。
を活用した画質向上を目指し、高密度化、多ライ
ン表示化へと開発が進められている。マトリクス
型液晶表示装置の駆動方式としては、たとえば、
第１図に示すような線順次走査方式が使用され
る。この線順次走査方式について第１図とともに
説明する。主記憶装置１は文字・記号・図形・模
様などを記憶しており、この記憶データを文字信
号変換器２により、表示パターンに変換し、表示
画面の一行毎に信号側駆動回路３の中のバツフア
メモリに記憶させた後、その出力を信号側電極
Y1，Y2，……，Ynに夫々、供給する。一方、信
号側電極と交差した走査側電極X1，X2，…，
Xmは走査側回路４によつて順次駆動され、上
記、バツフアメモリに記憶された情報が、１行毎
に表示される。図中５は信号側、走査側駆動回路
を制御する制御装置であり、６はマトリクス型電
極構造を持つ液晶表示装置であらる。
このマトリクス型液晶表示装置は、行数（走査
ライン数）が多い程、表示密度が高くなり、画質
が向上するが行数が多くなれば、一行に信号が印
加される時間、即ち、デユーテイーが小さくな
り、そのため、クロストーク等の問題が発生して
くる。特に、表示装置として、液晶を用いた液晶
表示装置に於いては、液晶の閾値特性が急峻でな
い、レスポンス（応答特性）が遅い、と言つた理
由から充分なコントラストが得られなくなる。そ
のため、これら問題を解決するために次にような
様々な方策が提案されている。
ライン数）が多い程、表示密度が高くなり、画質
が向上するが行数が多くなれば、一行に信号が印
加される時間、即ち、デユーテイーが小さくな
り、そのため、クロストーク等の問題が発生して
くる。特に、表示装置として、液晶を用いた液晶
表示装置に於いては、液晶の閾値特性が急峻でな
い、レスポンス（応答特性）が遅い、と言つた理
由から充分なコントラストが得られなくなる。そ
のため、これら問題を解決するために次にような
様々な方策が提案されている。
閾値のより明瞭な特性を持つ液晶材料の開
発。
発。
マトリクスアドレス方式をより最適化するこ
とによつて、駆動マージン（α＝Von／Voff）
を大きくする。
とによつて、駆動マージン（α＝Von／Voff）
を大きくする。
電極構造、セル構造を改良して見かけ上の分
解能を高める。
解能を高める。
これら方法のうち、，の方法は従来より知
られている液晶セルの構造を大幅に変更する必要
はないが、現在の液晶材料の開発状況等を考慮す
ると飛躍的に駆動可能なライン数を増加させるこ
とは期待できない。これに対しての方法は液晶
セルの構造が複雑になる反面、駆動可能なライン
数を確実に２，22，23，……倍と増加させること
ができる。上記の具体的な例としては、 (a) ２重電極構造方式 (b) 上下分割方式 (c) ２層セル構造方式 の３方式が提唱されている。また、この３方式を
相互に組み合わせることも可能である。
られている液晶セルの構造を大幅に変更する必要
はないが、現在の液晶材料の開発状況等を考慮す
ると飛躍的に駆動可能なライン数を増加させるこ
とは期待できない。これに対しての方法は液晶
セルの構造が複雑になる反面、駆動可能なライン
数を確実に２，22，23，……倍と増加させること
ができる。上記の具体的な例としては、 (a) ２重電極構造方式 (b) 上下分割方式 (c) ２層セル構造方式 の３方式が提唱されている。また、この３方式を
相互に組み合わせることも可能である。
従来のマトリクス型液晶表示装置の電極構造を
第２図に示す。第２図は上下分割と２重電極構造
を組み合わせた場合または上下分割と２重電極と
２層セル構造の３方式を組み合わせた場合に相当
する。マトリクス電極構造を構成す一方の電極群
は帯状に配列された複数の走査側電極…Xm-1，
Xm，Xm+1，…から成り、他方の電極群はこの
走査側電極に対向する位置に２個１対で配置され
た矩形の絵素電極とこの絵素電極順次その右端で
１個おきに連結する第１連結電極及び左端で１個
おきに残りを連結する第２連結電極で構成される
信号側電極…Yj，Y′j，Yj+1，Y′j+1，Yj+2，
Y′j+2，……から成る。信号側電極は走査側電極
のXmとXm+1の間で上下分割されている。従来
のこの種の液晶表示装置は、互いに隣する画素を
構成するための横方向の１条の走査側電極Xmと
これに隣接する走査側電極Xm+1との間隔lxと、
上記画素に対応する縦方向の１条の上ブロツク信
号側電極Y′jと下ブロツクの１条の信号側電極Yj
との間隔Lyとは等間隔となるように構成されて
いる。一方、各電極の幅と電極間隔はともに非常
に小さいために、製造時において走査側電極を担
持した電極板と信号側電極を担持した電極板とを
相互に対向して配置するとき、両方の電極同士の
位置を第２図に示すように正確に合致させること
は困難であつて、相互にずれ易いという問題があ
つた。
第２図に示す。第２図は上下分割と２重電極構造
を組み合わせた場合または上下分割と２重電極と
２層セル構造の３方式を組み合わせた場合に相当
する。マトリクス電極構造を構成す一方の電極群
は帯状に配列された複数の走査側電極…Xm-1，
Xm，Xm+1，…から成り、他方の電極群はこの
走査側電極に対向する位置に２個１対で配置され
た矩形の絵素電極とこの絵素電極順次その右端で
１個おきに連結する第１連結電極及び左端で１個
おきに残りを連結する第２連結電極で構成される
信号側電極…Yj，Y′j，Yj+1，Y′j+1，Yj+2，
Y′j+2，……から成る。信号側電極は走査側電極
のXmとXm+1の間で上下分割されている。従来
のこの種の液晶表示装置は、互いに隣する画素を
構成するための横方向の１条の走査側電極Xmと
これに隣接する走査側電極Xm+1との間隔lxと、
上記画素に対応する縦方向の１条の上ブロツク信
号側電極Y′jと下ブロツクの１条の信号側電極Yj
との間隔Lyとは等間隔となるように構成されて
いる。一方、各電極の幅と電極間隔はともに非常
に小さいために、製造時において走査側電極を担
持した電極板と信号側電極を担持した電極板とを
相互に対向して配置するとき、両方の電極同士の
位置を第２図に示すように正確に合致させること
は困難であつて、相互にずれ易いという問題があ
つた。
従つて、例えば第３図に示すように走査側電極
Xmの幅方向の一方の側端縁１１（図上下端縁）
と上ブロツク側の信号側電極Y′jの下端縁２１と
が相互にずれると、両電極が対向しないハツチン
グ部分13，23はもとに表示に寄与しない。
Xmの幅方向の一方の側端縁１１（図上下端縁）
と上ブロツク側の信号側電極Y′jの下端縁２１と
が相互にずれると、両電極が対向しないハツチン
グ部分13，23はもとに表示に寄与しない。
このように電極位置が相互にずれた表示装置で
表示すると、第４図に示すように走査側電極
Xm-1とXmとに対応する画素１００と１０１間
の間隔l1に対してXmとXm+1とに対応する画素１
０１と１０２間の間隔l3は大きくなる。即ち、間
隔l1は走査側電極Xm-1とXmの配列間隙に対応し
て信号側電極の連結電極が走査側電極と対向しな
い部分の長さに相当し、一方、間隔l2は走査側電
極の配列間隔と上下方向の走査側電極と信号側電
極のずれとの総和に相当する。絵素電極は規則的
に配列されている限り信号側電極と走査側電極が
相互にずれた場合であつても絵素電極自体の表示
パターンは全て同じ形に表示されるが、連結電極
は信号側電極の上下分割領域には配置されないた
め、上下分割領域を他の領域で全体としての表示
パターンが異なる結果となるのである。従つて表
示画面は上下各ブロツクに分割されてしまい、表
示画面の画質低下を招くという問題が生じる。
表示すると、第４図に示すように走査側電極
Xm-1とXmとに対応する画素１００と１０１間
の間隔l1に対してXmとXm+1とに対応する画素１
０１と１０２間の間隔l3は大きくなる。即ち、間
隔l1は走査側電極Xm-1とXmの配列間隙に対応し
て信号側電極の連結電極が走査側電極と対向しな
い部分の長さに相当し、一方、間隔l2は走査側電
極の配列間隔と上下方向の走査側電極と信号側電
極のずれとの総和に相当する。絵素電極は規則的
に配列されている限り信号側電極と走査側電極が
相互にずれた場合であつても絵素電極自体の表示
パターンは全て同じ形に表示されるが、連結電極
は信号側電極の上下分割領域には配置されないた
め、上下分割領域を他の領域で全体としての表示
パターンが異なる結果となるのである。従つて表
示画面は上下各ブロツクに分割されてしまい、表
示画面の画質低下を招くという問題が生じる。
これ故、従来の電極の配置方法では、上述のよ
うな画質低下を防止するためには、走査側電極の
側端縁とこれに対向する信号側電極の端縁とを正
確に一致させる必要があり、それだけ製品の歩留
りが低下するという欠点があつた。
うな画質低下を防止するためには、走査側電極の
側端縁とこれに対向する信号側電極の端縁とを正
確に一致させる必要があり、それだけ製品の歩留
りが低下するという欠点があつた。
本発明は上述の問題を解決するためになされた
ものであつて、走査側電極と信号側電極との間に
多小の位置ずれがあつても画素間隔を均一に保ち
かつ２重マトリクス電極構造における２個一対の
絵素電極及びこの絵素電極を順次１個おきに連結
する２本１組の連結電極で形成される表示絵素パ
ターン対を上下分割領域との他の領域で同一形状
とするように設定し、デユーテイ比が高くても高
コントラストを維持することが可能な電極構造を
用いて均一な表示絵素パターン対から成る高品質
の画質を得ることができるとともに、製造時の歩
留りを高く保持し得る液晶表示装置を提供するこ
とを目的とするものである。
ものであつて、走査側電極と信号側電極との間に
多小の位置ずれがあつても画素間隔を均一に保ち
かつ２重マトリクス電極構造における２個一対の
絵素電極及びこの絵素電極を順次１個おきに連結
する２本１組の連結電極で形成される表示絵素パ
ターン対を上下分割領域との他の領域で同一形状
とするように設定し、デユーテイ比が高くても高
コントラストを維持することが可能な電極構造を
用いて均一な表示絵素パターン対から成る高品質
の画質を得ることができるとともに、製造時の歩
留りを高く保持し得る液晶表示装置を提供するこ
とを目的とするものである。
以下実施例に従つて説明する。
第５図は信号側電極を上下ブロツクに分割する
とともに各信号側電極条を２重に凹凸状の入り込
ませた電極構造を用いた本発明の１実施例を示す
平面パターン図である。上ブロツク信号側電極を
Y′j，Y′j+1，Y′j+2，Y′j+3で示す一方、下ブロツ
ク信号側電極をYj，Yj+1，Yj+3で示してある。
本実施例の信号側電極Ｙ，Y′は矩形の絵素電極
３１，３２が２個一対となり、一方の絵素電極３
１を列方向に順次その右端で連結する第１連結電
極３４及び他方の絵素電極３２を列方向に順次そ
の左端で連結する第２連結電極３３で構成されて
いる。また信号側電極Ｙ，Y′の上下分割界境で
は第１連結電極３４と第２連結電極３３が上下ブ
ロツクに切断されており、各連結電極３３，３４
の切断端面に対面する絵素電極３１，３２の隅部
領域が連結電極３３，３４に近接する方向へ延設
されて連結電極３３，３４と略々同幅の拡大小片
（突起）３５が形成さげている。１対の絵素電極
３１，３２は行方向に延びる共通の線電極３６か
ら成る走査側電極Ｘに重なり合つて２重マトリク
ス電極構造を構成している。また拡大小片３５と
連結電極３３，３４間の間隙は微小に設定されて
おり、この拡大小片３５と連結電極３３，３４の
間隙が実質的に分割境界での信号側電極Ｙ，
Y′の間隔l4となる。
とともに各信号側電極条を２重に凹凸状の入り込
ませた電極構造を用いた本発明の１実施例を示す
平面パターン図である。上ブロツク信号側電極を
Y′j，Y′j+1，Y′j+2，Y′j+3で示す一方、下ブロツ
ク信号側電極をYj，Yj+1，Yj+3で示してある。
本実施例の信号側電極Ｙ，Y′は矩形の絵素電極
３１，３２が２個一対となり、一方の絵素電極３
１を列方向に順次その右端で連結する第１連結電
極３４及び他方の絵素電極３２を列方向に順次そ
の左端で連結する第２連結電極３３で構成されて
いる。また信号側電極Ｙ，Y′の上下分割界境で
は第１連結電極３４と第２連結電極３３が上下ブ
ロツクに切断されており、各連結電極３３，３４
の切断端面に対面する絵素電極３１，３２の隅部
領域が連結電極３３，３４に近接する方向へ延設
されて連結電極３３，３４と略々同幅の拡大小片
（突起）３５が形成さげている。１対の絵素電極
３１，３２は行方向に延びる共通の線電極３６か
ら成る走査側電極Ｘに重なり合つて２重マトリク
ス電極構造を構成している。また拡大小片３５と
連結電極３３，３４間の間隙は微小に設定されて
おり、この拡大小片３５と連結電極３３，３４の
間隙が実質的に分割境界での信号側電極Ｙ，
Y′の間隔l4となる。
以下より、本実施例においては走査側電極間の
間隔l1よりも上、下各ブロツク信号側電極間の間
隔l4が狭くなるように設けてあり、その表示パタ
ーンは第６図に示すようにl1＝l′1となつて連結電
極も全て同一表示パターンとなる。
間隔l1よりも上、下各ブロツク信号側電極間の間
隔l4が狭くなるように設けてあり、その表示パタ
ーンは第６図に示すようにl1＝l′1となつて連結電
極も全て同一表示パターンとなる。
この発明は上述の実施例に限らず、例えば、信
号側電極を第７図に示すように台形状の凹凸部を
互いに入り込ませた形状のものなど、随意の形状
の電極にも適用される。いずれの場合でも走査側
電極間隔l1よりも上，下各ブロツク信号側電極間
隔l4がせまくなるように設定される。
号側電極を第７図に示すように台形状の凹凸部を
互いに入り込ませた形状のものなど、随意の形状
の電極にも適用される。いずれの場合でも走査側
電極間隔l1よりも上，下各ブロツク信号側電極間
隔l4がせまくなるように設定される。
本発明では上述のように上下分割と２重マトリ
クス電極構造の組み合わせのみならずこれに２層
セル構造を付加しても適用可能である。
クス電極構造の組み合わせのみならずこれに２層
セル構造を付加しても適用可能である。
以下詳述したように本発明はマトリクス型の液
晶表示装置において、走査側電極の間隔よりも上
下ブロツクに分割された信号側電極の間隔がせま
くなるように、云いかえると信号側電極の連結電
極相当部を長く延在させたものであるから、表示
される画素の上下方向の間隔は、走査側電極の間
隔によつて定まり、したがつて走査電極と表示側
電極との位置に多小のずれがあつても、表示され
る画素の間隔は均等になり、一対の表示絵素パタ
ーンは全て同一形状となることにより画質を向上
することができるとともに、製品の歩留まりも向
上することができる。
晶表示装置において、走査側電極の間隔よりも上
下ブロツクに分割された信号側電極の間隔がせま
くなるように、云いかえると信号側電極の連結電
極相当部を長く延在させたものであるから、表示
される画素の上下方向の間隔は、走査側電極の間
隔によつて定まり、したがつて走査電極と表示側
電極との位置に多小のずれがあつても、表示され
る画素の間隔は均等になり、一対の表示絵素パタ
ーンは全て同一形状となることにより画質を向上
することができるとともに、製品の歩留まりも向
上することができる。
第１図はマトリクス型液晶表示装置の制御系の
一例を示す回路図、第２図は従来のマトリクス型
液晶表示装置の電極構造を示す部分平面図、第３
図は第２図の従来の電極構造において走査側電極
と信号側電極の位置ずれの状態を示す図、第４図
は第３図の状における表示画素パターンの例を示
す図、第５図は本発明の１実施例を示す部分平面
図、第６図は第５図に示す実施例の表示画素パタ
ーンの一例を示す図、第７図は本発明の他の実施
例を示す部分平面図である。 Xm，Xm+1……走査側電極、Y′j，Y′j+1……上
ブロツクの信号側電極、Yj，Yj+1……下ブロツ
クの信号側電極、l1……走査側電極間隔、l4……
信号側電極間隔。
一例を示す回路図、第２図は従来のマトリクス型
液晶表示装置の電極構造を示す部分平面図、第３
図は第２図の従来の電極構造において走査側電極
と信号側電極の位置ずれの状態を示す図、第４図
は第３図の状における表示画素パターンの例を示
す図、第５図は本発明の１実施例を示す部分平面
図、第６図は第５図に示す実施例の表示画素パタ
ーンの一例を示す図、第７図は本発明の他の実施
例を示す部分平面図である。 Xm，Xm+1……走査側電極、Y′j，Y′j+1……上
ブロツクの信号側電極、Yj，Yj+1……下ブロツ
クの信号側電極、l1……走査側電極間隔、l4……
信号側電極間隔。
Claims (1)
- 【特許請求の範囲】 １ マトリクスの各交点位置に対応して配置され
た個々の絵素を構成する複数の絵素電極を、列方
向に順次その右端で１個おきに連結する第１連結
電極と、左端で残りを１個おきに連結する第２連
結電極と、で２重マトリクス電極構造の一方の電
極群が形成され、前記第１及び第２連結電極を対
とする絵素電極２個当り１本の割合で順次交差し
ながら行方向に配列される複数の線電極で２重マ
トリクス電極構造の他方の電極群が形成されて成
るマトリクス型液晶表示装置において、 前記第１及び第２連結電極は前記線電極配列間
隙部で上ブロツクと下ブロツクに上下分割され、
分離領域で各連結電極の端面に対面する絵素電極
の隅部領域は連結電極に近接する方向へ延設され
る前記連結電極と略々同幅の拡大小片を有しかつ
該拡大小片に対して対向間隙を縮小する方向へ連
結電極が延在されていることを特徴とするマトリ
クス型液晶表示装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56067516A JPS57181580A (en) | 1981-05-02 | 1981-05-02 | Matrix type liquid crystal display unit |
| US06/372,949 US4778257A (en) | 1981-05-02 | 1982-04-29 | Electrode spacing on a matrix-type liquid crystal display panel |
| DE19823216202 DE3216202A1 (de) | 1981-05-02 | 1982-04-30 | Fluessigkristall-anzeigematrix |
| GB08212633A GB2102175B (en) | 1981-05-02 | 1982-04-30 | Electrode pattern for liquid crystal matrix display |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56067516A JPS57181580A (en) | 1981-05-02 | 1981-05-02 | Matrix type liquid crystal display unit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57181580A JPS57181580A (en) | 1982-11-09 |
| JPH0315752B2 true JPH0315752B2 (ja) | 1991-03-01 |
Family
ID=13347222
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56067516A Granted JPS57181580A (en) | 1981-05-02 | 1981-05-02 | Matrix type liquid crystal display unit |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4778257A (ja) |
| JP (1) | JPS57181580A (ja) |
| DE (1) | DE3216202A1 (ja) |
| GB (1) | GB2102175B (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4547042A (en) * | 1983-08-05 | 1985-10-15 | At&T Information Systems Inc. | Liquid crystal display with electrode shielding another electrode |
| DE3420549C1 (de) * | 1984-05-28 | 1986-01-02 | Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt | Anordnung zur variablen bildlichen Darstellung von Formen und/oder Kurvenverläufen mittels LCD-Kristallen |
| JPS6442633A (en) * | 1987-08-10 | 1989-02-14 | Koito Mfg Co Ltd | Liquid crystal display device for color display |
| DE3732982A1 (de) * | 1987-09-30 | 1989-04-13 | Valeo Borg Instr Verw Gmbh | Elektrooptisches matrix-display |
| US5146356A (en) * | 1991-02-04 | 1992-09-08 | North American Philips Corporation | Active matrix electro-optic display device with close-packed arrangement of diamond-like shaped |
| US5285300A (en) * | 1991-10-07 | 1994-02-08 | Canon Kabushiki Kaisha | Liquid crystal device |
| US5317409A (en) * | 1991-12-03 | 1994-05-31 | North American Philips Corporation | Projection television with LCD panel adaptation to reduce moire fringes |
| JP4169992B2 (ja) | 2002-02-27 | 2008-10-22 | シャープ株式会社 | 液晶表示装置及びその駆動方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54133099A (en) * | 1978-04-07 | 1979-10-16 | Seiko Epson Corp | Matrix optical display unit |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3647280A (en) * | 1969-11-06 | 1972-03-07 | Rca Corp | Liquid crystal display device |
| US4231640A (en) * | 1977-07-07 | 1980-11-04 | Sharp Kabushiki Kaisha | Matrix type liquid crystal display panel |
| JPS59103B2 (ja) * | 1977-07-07 | 1984-01-05 | シャープ株式会社 | マトリツクス型液晶表示装置 |
| JPS5846454Y2 (ja) * | 1977-11-10 | 1983-10-22 | シャープ株式会社 | 液晶表示装置の電極構造 |
| JPS6020074Y2 (ja) * | 1977-12-01 | 1985-06-15 | セイコーインスツルメンツ株式会社 | デイジタル表示式電子時計 |
| JPS54152998A (en) * | 1978-05-24 | 1979-12-01 | Seiko Epson Corp | Matrix electrode structure |
| JPS5577790A (en) * | 1978-12-08 | 1980-06-11 | Seiko Instr & Electronics | Multiplex liquid crystal display unit |
| JPS5924061Y2 (ja) * | 1979-04-27 | 1984-07-17 | シャープ株式会社 | マトリツクス型液晶表示装置の電極構造 |
-
1981
- 1981-05-02 JP JP56067516A patent/JPS57181580A/ja active Granted
-
1982
- 1982-04-29 US US06/372,949 patent/US4778257A/en not_active Expired - Lifetime
- 1982-04-30 DE DE19823216202 patent/DE3216202A1/de not_active Ceased
- 1982-04-30 GB GB08212633A patent/GB2102175B/en not_active Expired
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54133099A (en) * | 1978-04-07 | 1979-10-16 | Seiko Epson Corp | Matrix optical display unit |
Also Published As
| Publication number | Publication date |
|---|---|
| GB2102175A (en) | 1983-01-26 |
| GB2102175B (en) | 1985-02-20 |
| DE3216202A1 (de) | 1982-11-25 |
| JPS57181580A (en) | 1982-11-09 |
| US4778257A (en) | 1988-10-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5924061Y2 (ja) | マトリツクス型液晶表示装置の電極構造 | |
| JP3155996B2 (ja) | カラー液晶表示装置 | |
| JPS599636A (ja) | 液晶表示体 | |
| JPS6238709B2 (ja) | ||
| JPS61143787A (ja) | カラ−表示パネル | |
| JPH0834591B2 (ja) | カラ−表示装置 | |
| JPS63108394A (ja) | 表示装置の動作方法および表示装置 | |
| US4743896A (en) | Electrode pattern for a liquid crystal display | |
| JPH0315752B2 (ja) | ||
| US4932756A (en) | Display character | |
| JPS6030775Y2 (ja) | マトリックス型液晶表示装置の電極構造 | |
| JPH0534654B2 (ja) | ||
| JP3665773B2 (ja) | 液晶表示装置 | |
| JP2690568B2 (ja) | カラー画像表示装置 | |
| JPS6133195B2 (ja) | ||
| JPS61170778A (ja) | アクテイブマトリツクスカラ−液晶表示パネル | |
| JP2528445Y2 (ja) | 液晶表示装置 | |
| JP2641778B2 (ja) | カラー液晶ディスプレイ装置 | |
| JPH0157350B2 (ja) | ||
| JPH03150593A (ja) | カラー液晶ディスプレイパネル | |
| JPS63316087A (ja) | アクティブマトリックス型液晶表示装置 | |
| JP2840378B2 (ja) | 液晶表示装置 | |
| JPS6149675B2 (ja) | ||
| JPS62168115A (ja) | 液晶表示装置 | |
| JPS5843005Y2 (ja) | ドット・マトリックス形表示パネル |