JPS63316087A

JPS63316087A - アクティブマトリックス型液晶表示装置

Info

Publication number: JPS63316087A
Application number: JP15106287A
Authority: JP
Inventors: 小椋　茂樹
Original assignee: Oki Electric Industry Co Ltd
Current assignee: Oki Electric Industry Co Ltd
Priority date: 1987-06-19
Filing date: 1987-06-19
Publication date: 1988-12-23

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】（産業上の利用分野）この発明はアクティブマトリックス型液晶表示装置、特
にそのカラー画素配列に間する。

（従来の技術）従来から種々のタイプの液晶表示装置が開発され実用に
供されできている。そのなかで、特に、非常に精細な画
像表示が出来るということで、アクティブマトリックス
型液晶表示装置が注目され開発が進められている０周知
の通り、アクティブマトリックス表示は、アクティブ素
子（スイッチング素子ともいう、）ヲマトリックス状に
配列し、これらアクティブ素子によって液晶を直接駆動
させて表示する技術である。

従来既知の典型的なアクティブマトリ・シクス型カラー
液晶表示装置の基本的構造を第５図に概略的に示す、第
５図において、１０は下側ガラス基板、１２はこの基板
１０の表面に形成した画素電極、１４は薄膜トランジス
タ（ＴＰＴ）のようなアクティブ素子、１６は走査電極
、１８は信号電極、２０は液晶、２２は共通電極、２４
は例えば像細な３原色日（赤）、Ｇ（緑）、Ｂ（青）透
過領域を多数配列させたカラーフィルタ、２６はカラー
フィルタ２４が形成されている上側ガラス基板、２８及
び３０はそれぞれ下側偏光板及び上側偏光板である。こ
れらの各構成要件は従来既知であるのでその詳細な説明
を省略するが、この装置は下側から白色光を、アクティ
ブ素子によって選択駆動される画素電極１２と共通電極
２２どの間の液晶部分を通過させ、カラーフィルタ２４
の対応するカラー透過領域を介し、上側へ通過せて画像
表示させる構成となっている。そして、１つの画素電極
１２と対向するカラーフィルタ２４の１つのカラー透過
領域との間のｗ４域が１つの画素表示を行うように作用
し、それぞれ互いに隣接する１つの日画素、Ｇ画素、Ｂ
画素で１つの絵素を構成する。従って、各画素は、走査
電極１６及び信号電極１８からの信号によって選択作動
されるアクティブ素子１４によって予定のカラーで表示
され、Ｒ，Ｇ、Ｂの加法混色によってマルチカラー、フ
ルカラー等のカラー表示を実現するものである。尚、以
下の説明においで、ＲｌＧ、Ｂの各画素をそれぞれと間
違する画素電極でそれぞれ代表して表わすものとする。

ところで、このカラー液晶表示装置の従来のカラー画素
配列として、マルチプレクス型のカラー液晶表示装置お
いて用いられるカラー画素配列と同一のものが用いられ
てきた。その配列としで、ストライブ配列、モザイク配
列、三角配列が知られでいる。

第６図（Ａ）はアクティブマトリックス型液晶装置のカ
ラー画素配列にストライブ配列を用いた例であり、順次
の走査電極ＳＪ　、ＳＪ＋＋　、・・・とこれと交差す
る順次の信号電極４１　％　Ａ　ｌ＋１、・・・とで囲
まれるブロックが１つの画素をそれぞれ形成し、同一行
方向のブロックには同一色の画素が並び、同一列方向の
ブロックには日画素、Ｇ画素、Ｂ画素が繰り返し循環配
列した構成となっている。そして、図中、例えば斜ｍを
施して示した日、Ｇ、Ｂの各画素の組合せで１つの絵素
としでいる。尚、Ｔは各画素毎にそれぞれ設ゆられたア
クティブ素子である。

第６図（Ｂ）はカラー画素配列にモザイク配列を用いた
例であり、走査電極ＳＪ％ＳＪ＋＋　　・・・と信号電
極Ａ　ｌｓ　Ａ　ｌ＋１　　・・・とで囲まれたブロッ
クのうち、図中例えば左上側から右下側への斜め方向の
一つのライン上の各ブロックには例えば同色の日画素が
配列され、次の斜めライン上の各ブロックには例えば同
色のＢ画素が配列され、次の斜めライン上の各ブロック
には同色のＧｉ！ｉｉ素が配列された構成となっている
。この場合の１絵素を構成する各画素の組合せの一例を
斜線を施して示しである。

また、三角配列は上述したモザイク配列にあける画素を
１行毎に半ピツチずつ列方向にずらしで構成したもので
あるが、その説明は省略する。

（発明が解決しようとする問題点）しかしながら、この従来のカラー画素配列においては、
走査電極と信号電極の交差点毎に１絵素を形成する構成
となっているため、十分な解像度が得られないという問
題点があった。

ざらに、第６図（Ｂ）に示すように、モザイク配列の場
合には、信号電極Ａ　ｌ　％　Ａ　Ｉ＋＋　、・・・か
う入力される信号は走査電極ＳＪ　、ＳＪ＋１、・・・
と走査する度に日、Ｂ、Ｇ、Ｒ，８，Ｇ、・・・と色情
報を切り換える必要があり、ＲｌＧ、Ｂの色情報を分担
して駆動出来るストライブ配列に対する駆動回路と比べ
て色情報を切り換えるための余分な駆動回路を必要とし
、これがため、駆動回路が複雑化するという問題点かあ
った。

さら１こ、ストライブ配列の場合には、第６図（Ａ）に
示すように、色情報を信号電極Ａ、、４１４１％　　・
・・に分担させているので、駆動回路は複雑化しない。

しかしながら、表示部分の行方向（縦方向）の上端から
下端まで、日、Ｇ、Ｂの各色がその色のみをもって配列
されでいるため、ストライブ方向に縦のモアレが生じ、
ざらに、モザイク配列の場合１こは、斜め方向すなわち
画像表示部の対角線方向に斜めモアレが生じ、これがた
め、表示画像が見すらいという問題点があった。

この発明の目的は、駆動回路を複雑化せず、しかも、上
述した縦モアレや斜めモアレの発生を抑えた見易い表示
画像を与えるカラー画素配列を具えたアクティブマトリ
ックス型液晶表示装Ｗを提供することにある。

この発明の他の目的は、高解像度を与えるカラー画素配
列を具えたアクティブマトリックス型液晶表示装置を提
供することにある。

（問題点を解決するための手段）これらの目的の達成を図るため、この発明によるアクテ
ィブマトリックス型液晶表示装置では、次のような手段
を講じる。

まず、走査電極の各々をそれぞれ互いに電気的に接続さ
れかつ並行に設（すられた第一及び第二副走査電極を以
って構成すると共に、Ｒ，Ｇ及び８画素の各々をそれぞ
れ第一、第二及び第三副画素を以って構成する。

そして、Ｒ，Ｇ及び８画素の各画素毎に、第一副画素を
当該画素の信号電極の一方の側であってかつ第一副走査
電極の上側の領域に位置させ、第二副画素を当該信号電
極の他方の側であってかつ第一及び第二副走査電極間の
領域に位置ｃ５せ及び第三副画素を当該信号電極の上述
の一方の側であってかつ第二走査電極の下側の領域に位
１させて配置する。

そして、これら第一、第二及び第三副画素毎に個別のア
クティブ素子をそれぞれ設ける。この場合、同一画素の
各副画素（実際には副画素に対応する各副画素電極）に
設けるアクティブ素子を当該画素用の信号電極と第一副
走査電極との交差点に一個（又は互いに対向するよう（
こ二個）及び当該信号電極と第二副走査電極との交差点
に互いに対向するように二個（又は−個）にそれぞれ接
続して設ける。

尚、この発明においては、副画素の縦横比は設計に応じ
た適切な値に設定するのが良い。

（作用）上述したようなこの発明のカラー画素配列であると、日
、Ｇ、８画素の同色の画素が、従来のようにそれぞれ一
方向に連続配列されでいるのではなく、それぞれ対応す
る信号電極に沿って走査電極の配列方向に「＜」の字型
（又はその鏡像）に繰り返し配列きるので、従来生じて
いたような縦モアレや斜めモアレが発生する恐れがなく
、従って、見易い画像となる。

また、この発明によれば、１絵素を構成する日、Ｇ、８
画素をそれぞれ３分割した副画素として構成し、同色の
３副画素を従来の同色の１画素と同等に作動させる構成
となっているので、従来よりも解像度が上る。

よって、この発明のアクティブマトリックス型液晶表示
装置は従来よりも画像品質が良い。

ざらに、この発明によれば、Ｒ，Ｇ、Ｂの各画素をそれ
ぞれ構成する第一、第二及び第三副画素の駆動には、従
来のストライブ配列に対する駆動回路に対応する駆動回
路を用いることが出来、従って、駆動回路が複雑化しな
い。

（実施例）以下、図面ヲ譬照して、この発明のアクティブマトリッ
クス型液晶表示装置の構成の一実施例につき説明する。

尚、以下に説明する実施例で参照する図面は、この発明
が理解出来る程度に概略的に示しであるにすぎず、従っ
て、各構成成分の形状、寸法及び配１ｌｌＷｌ係は図示
例のものに限定されるものではない。

第１図はこの発明のアクティブマトリックス型液晶表示
装置の説明に供するカラー画素配列の説明図で、画像表
示面を平面的に見たときの図で示しである。

第１図に示す実施例において、この発明に従って、画素
Ｒ，Ｇ及びＢの各々をそれぞれ３個の副画素すなわち第
一、第二及び第三副画素Ｒ３゜Ｂ２及びＲ３，Ｇ、、Ｇ
２及びＧ３、Ｂ＋　、８２及びＢ３を以って構成して示
す、尚、図中、これら各副画素に対応した副画素電極で
これら各副画素を代表して示しである。

また、図には、行方向に多数設けられている走査電極の
うち代表として順次の２本の走査電極ＳＪ　、ＳＪ＋１
　％それぞれ示し、これら各走査電極を画像表示面外で
互いに電気的に同電位となるように接続された第一及び
第二の２本の副走査電極例えばＳ、Ｉ及びＳ　Ｊ２１　
Ｓｊ＋−及びＳ　Ｊ＋１”を以って構成しで示しである
。これら第一及び第二副走査電極ＳＪ’及びＳ　ｊ２＋
　Ｓ　Ｊ＋＋’及びＳＪ＋＋２はそれぞれ互いに等間隔
で平行に列方向に延在しでいる。

同様に、列方向に多数配列されている信号電極のうち、
代表して、Ｂ画素用の信号電極ｂ　ｌ−１〜ｂｌ＋＋、
日画素用の信号電極ｒ１〜ｒｌ＋２、Ｇ画素用の信号電
極９１〜９□や、を示しである。これら信号電極を、所
要に応じ、それぞれｂ信号電極、ｒ信号電極及び９個号
電極として総称しで示す、これらｒ、ｇ、ｂ信号電極は
従来と同様にそれぞれ各副走査電極と直交しで設けると
共に、１絵素を構成する各画素組毎のｒ、ｇ、ｂ信号電
極を、列方向に、周期的に繰り返して多数配列して設け
である。

また、Ｔ＋　、Ｔ２．Ｔ３はそれぞれの信号電極と副走
査電極との間に接続され各副画素を駆動させるために個
別に設けたアクティブ素子を代表しで示し、これについ
では後述する。

以下、上述したように３分割して得られた副画素の配列
につき説明する。

第１図に示すように、走査電極ＳＪの第一及び第二副走
査電極Ｓ、＋及びＳ、２と順次に多数配列されでいるＲ
、Ｇ、Ｂの各ｒ、９．ｂ信号電極ｒ　　Ｉ　　−ｒ　　
Ｉ＋　２　　＋　　　９　ｔ　　　〜　９ｔ＋＋　　　
ｅ　　　ｂｔ−＋　　　〜　ｔ）ｔ＋＋　　　とによっ
て仕切られた領域の各ブロックを考える。

そうすると、日画素の各第−１第二及び第三副画素臼＋
　＊　Ｒ２＊　Ｒ３はそれぞれ対応する８色の信号電極
ｒ、に沿ってその信号電極ｒｌの左右いずれかの側のブ
ロックに副走査線Ｓ　Ｊ　’及び３．２毎に交互に順次
に配設されている０図示例では、第一副走査電極Ｓ、＋
の上側では信号電極ｒｌの右側のブロックに第一副画素
Ｒ＋、第一及び第二副走査電極Ｓ、＋及びＦｚ２ＦｉＪ
！では信号電極ｒ、の左側のブロックに第二副画素Ｒ２
及び第二副走査電極ＳＪ２の下側では信号電極ｒ１の右
側のブロックに第三副画素Ｒ３がそれぞれ配置されてい
る。Ｇ及びＢ画素の各副画素Ｇ、、Ｇ、、Ｇ３及びＢ、
。

Ｂ２．Ｂ３も、日画素の場合と同様な配列間係で、それ
ぞれの画素用の９及びｂ信号電極に沿って副走査電極Ｓ
ｊＩ及びＳＪ２毎に左右に交互にそれぞれ配置されてい
る。

従って、この場合、日、Ｇ、Ｂの各第一副画素Ｒ＋　、
Ｇ＋　、Ｂ＋は第一副走査電極３．＋に沿ってこの副走
査電極ＳｊＩの上側のブロックに順次に繰り返し配置ｌ
されており、各第二副画素Ｒ２゜Ｇ２，８２は第一及び
第二走査副電極Ｓ、言及びＳ、２間のブロックにこれら
副走査電極Ｓ、Ｉ及びＳ、２に沿って順次に繰り返し配
Ｍされており、及び各第三副画素Ｒ３、Ｇ３，８３は第
二副走査電極３．２の下側のブロックにこの副走査電極
に沿って順次に繰り返し配置された構成となっている。

この第一〜第三副画素（Ｒ＋　、Ｒ２，Ｒ３）、（Ｇ＋
　、　Ｇ２．　Ｇ３）、（Ｂ＋　、　８２．８３）はそ
れぞれ丁度「〈」の字型の配列となっでｒ。

９、ｂ信号電極の配列方向（列方向）に画素配列の一端
から他端まで順次に配列されでいる。ざらに、このよう
な「〈」の字型の副画素配列は、順次に設けられている
各走査電極・・・ＳＪ　　（ＳＪ’及び５Ｊ２）　＋　
Ｓｊ＋＋　　（Ｓｚ＋＋’及びＳＪ＋＋２）・・・毎に
繰り返し、行方向の画素配列の一端から他端まで設けら
れている。

このように「＜」の字型に配列されたＲ、Ｇ。

Ｂの各画素の第一〜第三副画素（Ｒ１，Ｒ２゜Ｒ３）、
　（Ｇ１　、Ｇ２　、Ｇ３　）、　（Ｂ＋　　、８２　
。

８３）の合計９個の副画素を以って１絵素を構成しでい
る。図中、この１画素の一例を斜線を施して示しである
。

次に、第１図に示したアクティブ素子と、各副画素、信
号電極及び副走査電極との対応関係につき第２図を参照
して具体的に説明する。

第２図は、］絵素、１画素従って３副画素及びこれらを
駆動するアクティブ素子の配Ｉ！間係を説明するための
模式図である。同図においで、走査電極Ｓ、の第一及び
第二副走査電極Ｓ、Ｉ及び３，２、次の走査電極Ｓ　ｊ
＋”＋の第一及び第二副走査電極Ｓ　Ｊ＋＋’及びＳ　
Ｊｕｌ２と、信号電極をｒ、、９□、ｂｌ　、ｒｌ＋＋
とに関係する画素を代表して示しである。　Ｗｌ、Ｊ　
、Ｗｌ、Ｊ、Ｉは各々１行ｊ。

ｊ＋１列目の１絵素である。この１絵素Ｗ１．。

及びＷｌ、Ｊｕｌはそれぞれ３副画素からなる各画素Ｒ
１，Ｊ　、　Ｇ１．Ｊ　、Ｂｉ、ｉ及びＲ１，Ｊｕｌ、
Ｇ　１．　Ｊｕｌ　％　Ｂ　ｔ、　Ｊｕｌを１つずつ含
み、従って計９個の副画素を含んでいることを示しでい
る。また、Ｌ＋　、Ｌ２＋　１３は題意、第二及び第三
副画素にそれぞれ対応する液晶である。

第２図からも理解出来るように、この発明のカラー画素
配列の構成では、１画素を３副画素で構成しているので
、３個のアクティブ素子下、。

Ｔ２．Ｔ３を必要とする。代表して日画素日よ、。

を例にとって説明すると、この実施例では、第一副画素
の液晶Ｌ１を表示駆動するためのアクティブ素子Ｔ、を
信号電極ｒ、と第一副走査電極Ｓ、１との交差点に接続
して設け、第二副画素の液晶Ｌ２を表示駆動するための
アクティブ素子Ｔ２を信号電極ｒ１と第二副走査電極Ｓ
、２との交差点に接続しで設け、第三副画素の液晶Ｌ３
＠表示駆動するためのアクティブ素子Ｔ３’Ｆｒ信号電
極ｒｌと第二副走査電極Ｓ、２どの交差点にアクティブ
素子Ｔ２とは別個に接続して設ける。尚、第二副画素に
対するアクティブ素子Ｔ２は第二副走査電極ＳＪ２の代
わりζこ第一副走査電極Ｓ　、　ｌに接続しても良い、
残りの他の全ての副画素に対しでも、アクティブ素子Ｔ
、、’Ｔ２．Ｔ３を前述と同様に接続する。尚、ここで
使用するアクティブ素子ＴＩ＋７２、Ｔ３を、好ましく
は、ＴＰＴと称せられる薄膜トランジスクで構成するの
が良い、上述したようなカラー画素配列に対して、日の
３副画素Ｒ＋、日、及びＲ３、Ｇの３副画素Ｇ、、Ｇ２
及びＧ３及びＢの３副画素ＢＴ、Ｂ２及びＢ３にそれぞ
れ対応する各副画素電極には、各色の副画素毎に対応す
る同一の色情報をそれぞれ加えて、これら９副画素の加
法混色によってマルチカラー或いはフルカラーを実現す
ることが出来る。今、線順次走査によって駆動する場合
に、ｊ行目の走査電極ＳＪに走査オン信号が入力される
と、ｉ列目の日画素Ｒ＋、ＪＩＦｒ駆動する３個のアク
ティブ素子Ｔ、、Ｔ２．Ｔ３は第一及び第二副走査電極
Ｓ、１及び３ｊ２を通じて一斉にオン状態となり、信号
電極ｒｌの情報がＲ１，、に書き込まれる。他の行及び
列の各画素についても同様であり、同一色の１画素を構
成する３個の副画素電極に当該１画素の３個のアクティ
ブ素子が同一の色信号情報を書き込んで液晶表示するこ
とが出来る。この場合、マトリックスアレイ内には（ｉ
ｘｊ）個の絵素があり、（ｉｘｊｘ３ｘ３）個の副画素
及びアクティブ素子がありが、マトリックスアレイの外
側では従来と同様にｊ本の走査電極とｉ本の信号電極が
あるにすぎないので、これら色信号情報を入力させるた
めの駆動回路として、従来のストライブ配列の場合の駆
動回路と同一の駆動回路を用いることが出来る。

第３図はこの発明に従って得られる１絵素のカラー画素
配列状態を画像表示面の一部分を取って概略的に示す図
である。同図においで、横方向の線で各副走査電極を示
し、縦方向の線で各信号電極を示し、日７、Ｒ２及びＲ
３、Ｇ＋　、Ｇ２及びＧ３　、Ｂ＋　、Ｂ２及びＢ３の
９個の副画素で構成される１絵素を閉曲線Ｃで囲んでそ
れぞれ示しである。

上述したカラー画素配列の構成からも理解出来るように
、この発明においでは、菓−副走査電極の上側の副画素
は列方向に順次に・・・日７、Ｇ、、８．、日１、（３
１、ａｔ、日１、Ｇ９、８＋、・・・の順序で繰り返し
配列しており、第一及び第二副走査電極間の副画素は一
信号電極分だけ左側又は右側にずれて同様に列方向に・
・・Ｒ７、Ｇｌ　、Ｂ＋　、Ｒ＋　、Ｇｌ　、Ｂ＋、日
＋、Ｇｌ、８１　　・・・の順序で繰り返し配列しであ
り、第二副走査電極の下側の副画素は列方向に第一副走
査電極の上側の副画素の配列と同じ配列位置の順序で配
列した構成となっていて、いずれかの方向に一端から他
端まで同一色の副画素が連続しで配列しない構成となっ
ている。

第４図はこのように構成したこの発明におけるカラー画
素配列と、従来のストライブ配列及びモザイク配列とで
の表示の比較を説明するための表示パクーンを示す図で
ある。この比較例に用いた被写体は“Ａ　”の文字であ
って、その文字フォントを５ｘ７とし、ざらに、５ｘ７
個の絵素によって表示される１文字がほぼ縦４．２ｍｍ
及び横３．２ｍｍ程度の大きざにほぼ等しくなるように
するために、縦画素と・９チ及び横画素ピッチをこの発
明のカラー画素配列に対しては３００ｕｍ及び２００ｕ
ｍとし、モザイク配列の場合に対しては３８０ＬＩｍ及
び３２０μｍとし、ストライブ配列に対しては６００ｕ
ｍ及び２１０ＬＩｍとした０以上の条件の下で、Ｒ単色
による文字“Ａ″を表示させた。

第４図（Ａ）は従来のモザイク配列での表示パターン、
第４図（Ｂ）は従来のストライブ配列での表示パターン
、第４図ＣＣ，）はこの発明のカラー画素配列での表示
パターンであり、表示箇所に斜線を施しで示しである。

この比較例からも理解出来るように、（Ａ）図のモザイ
ク配列による表示では斜め方向に色が強調されでおり、
この強調は他の文字やグラフィック等を表示させても変
わらなく、それが斜めモアレとなって見づらくなる原因
となっている。また、ＣＢ）図のストライブ配列の表示
では縦方向に色が強調され、これが縦モアレとなって見
づらくなでいる。（Ｃ）図に示したこの発明のカラー画
素配列での表示では、ストライブで見られた縦モアレ及
びモザイクで見られた斜めモアレのような不快なモアレ
は全く見られなかった。このような比較結果は文字フォ
ント、文字の大きざを他の条件にしても同様であり、従
って、従来よりもこの発明のカラー画素配列の方が見易
くかつ解像度も高い、尚、縦横比は上述した値に限定さ
れる必要はなく、例えば４：３とか２：１とか或いは他
の値に変えた場合でも、字体の縦横比は変わるが、モア
レ等の見え方には全く影響しない。

（発明の効果）上述した説明からも明らかなように、この発明のアクテ
ィブマトリックス型液晶表示装置によれば、１絵素を構
成するＲ、Ｇ、Ｂのそれぞれの１画素を３個の副画素を
もって「〈」の字型にＲ１構成し、かつ、同一方向に２
個以上同一色の副画素が連続配列しないようなカラー画
素配列として配列させであるので、画像が高解像度で得
られると共に、従来現われたようなモアレが発生する恐
れがなく見易い画像が得られる。従って、この発明によ
れば、高品質表示のアクティブマトリックス型液晶表示
装置が得られる。

ざらに、この発明のアクティブマトリックス型液晶表示
装置によれば、マトリックスアレイの外部では走査電極
及び信号電極の個数は従来と変わらないので、従来のス
トライブ配列に対する駆動回路対応する駆動回路を用い
ることが出来、従って、駆動回路が複雑化しない。

【図面の簡単な説明】

第１図はこの発明のアクティブマトリックス型液晶表示
装置のカラー画素配列の説明図、第２図は１絵素、１画
素及びアクティブ素子の配置！関係を示す図、第３図はこの発明による１絵素の配列状態を示す図、第４図はこの発明の液晶表示装置と従来の装置との表示
の比較を説明するための表示パターンを示す図、第５図はアクティブマトリックス型カラー液晶表示装置
の典型的な基本構成を示す図、第６図（Ａ）及び（Ｂ）
は従来のカラー画素配列を説明するための図である。１０・・・下側ガラス基板、　１２・・・画素電極１４
、Ｔ＋　、Ｔ２、Ｔ３・・・アクティブ素子１６、Ｓ、
Ｓ、、Ｓ、、、・・・走査電極ＳＪ’、Ｓ、２、Ｓ　Ｊ
ｕ＋’、Ｓ　Ｊ＋＋２・・・副走査電極１８、ｒＩ、ｒ
＋＋＋　、　　ｒｒ＋２，９＋　、９＋＋＋　％１）ｔ
−＋　、ｂ＋　、　ｂ＋＋＋・・・信号電極２０、Ｌ、
、Ｌ２．Ｌ３・・・液晶２２・・・共通電極、　　　　２４・・・カラーフィル
タ２６・・・上側ガラス基板、　２８・・・下側偏光板
３０・・・上側偏光板Ｒ１，Ｊ　、Ｒ＋、ｊ＋＋　、Ｇ１．Ｊ　、ＧＩＩＪ＋
Ｉ　％　Ｂ１．Ｊ、Ｂ　１．　Ｊ＋１　、・・・１画素Ｗ＋、ｉ　、　Ｗｌ、ｔ　　Ｉ、Ｃ・・・１絵素。特許出願人　　　　　沖電気工業株式会社−−−ｂｉ−
，ｒＩ　　　９ｉ　　　　ｂ＋　　　　ｒＩ＋＋　　９
＋７１　　ｂｌ＋Ｉ　　ｒ＋＋ｚ−−−この発明のカラ
ー画素配列の説明図第１図Ｃ＋１絵素１絵素の配列状態第３図第４図アクティブマトリックス型カラー液晶表示装置第５図列方向− 列方向− 従来のカラー画素配列第６図

Claims

【特許請求の範囲】

（１）互いに直交する走査電極及び信号電極と接続され
たアクティブ素子によってそれぞれ個別駆動されるＲ、
Ｇ及びＢ画素を具え、これらＲ、Ｇ及びＢ画素が形成す
る絵素を多数配列して有するアクティブマトリックス型
液晶表示装置において、走査電極の各々をそれぞれ互いに電気的に接続されかつ
並行に設けられた第一及び第二副走査電極を以って構成
し、Ｒ、Ｇ及びＢ画素の各々をそれぞれ第一、第二及び第三
副画素を以って構成し、Ｒ、Ｇ及びＢ画素の各画素毎に、第一副画素を当該画素
の信号電極の一方の側であってかつ前記第一副走査電極
の上側の領域に位置させ、第二副画素を当該信号電極の
他方の側であってかつ前記第一及び第二副走査電極間の
領域に位置させ及び第三副画素を当該信号電極の前記一
方の側であってかつ前記第二走査電極の下側の領域に位
置させ、前記第一、第二及び第三副画素毎にアクティブ素子を具
えてなることを特徴とするアクティブマトリックス型液晶表示装
置。