JPH03149974A

JPH03149974A - 映像信号処理回路

Info

Publication number: JPH03149974A
Application number: JP1288098A
Authority: JP
Inventors: Nobuo Hashimoto; 信雄橋本
Original assignee: Minolta Co Ltd
Current assignee: Minolta Co Ltd
Priority date: 1989-11-06
Filing date: 1989-11-06
Publication date: 1991-06-26

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】の本発明は、ビデオカメラの撮影で問題となる、いわゆる
蛍光灯フリッカを除去するための映像信号処理回路に関
する。

！１己へ改１− 蛍光灯の下でビデオカメラにより撮影を行い、それを再
生すると、画面がちらついて見えるという、いわゆる蛍
光灯フリッカ現象は、夜間の室内撮影時の問題として知
られている。これは、蛍光灯が電源周波数の倍の周波数
で点滅しているため、その点滅周波数と異なり、かつ、
近い周波数で撮像のコマ撮りを行った場合に生ずる両者
の干渉に起因するものである。関東地方では電源周波数
が５０Ｈｚ（従って、蛍光灯の点滅周波数は１００Ｈｚ
）であるのに対し、ビデオカメラＣＮＴＳＣ方式）の垂
直走査周波数（フィールド周波数）が６０Ｈｚと異なっ
ており、また、それらが比較的近接しているために、こ
のフリッカ現象が現れ、問題となる。

このような蛍光灯フリッカを除去する方法として、既に
、フィルタと利得制御回路を用いたフリッカ除去回路が
提案されている。例えば、特開昭６２−１６５４８５号
では、ローパスフィルタを通過した撮像素子出力を１フ
ィールド毎にサンプルホールド回路にてホールドして、
フリッカを排除するための利得制御信号を得ている。し
かし、１つのサンプルホールド回路のみで完全にフリッ
カを排除するのは困難であるため、フリッカの除去具合
いを利得制御前後の撮像素子出力を２０Ｈｚのバンドパ
スフィルタを通すことにより検出し、利得制御信号を補
正している。また、特開昭６２−１２３８８０号では、
複数のローパスフィルタを用いてフリッカを除去する回
路が提案されている。

が　と上記回路を含め、従来のフリッカ除去回路ではいずれも
ローパスフィルタ或いはバンドパスフィルタを用いてい
る。しかし、このフィルタ回路の遮断周波数（あるいは
通過周波数）は、かなり低い値に設定する必要があるた
め、大きい値のインダクタ、ンスや容量を用いなければ
ならず、回路の小型化の障害となっていた。

本発明はこのような問題を解決し、小型化可能な撮像装
置用蛍光灯フリッカ除去回路を提供することを目的とす
る。

るための上記目的を達成するため、本発明では、映像信号の平均
レベルの周期的変動を除去するための映像信号処理回路
において、映像信号をフィールド毎に積分する積分手段
と、上記変動周期内での積分手段の出力の平均値をとる
平均化手段と、積分手段の出力を１フィールド毎に記憶
する複数の記憶手段と、平均化手段の出力と各記憶手段
の出力とに基づき利得制御信号を出力する制御信号出力
手段と、該利得制御信号により映像信号の利得を制御す
る利得制御手段とを備えることを特徴とする特獄−」Ｅ撮像素子等から出力される映像信号は、各フィールド毎
に積分手段で積分され、記憶手段で記憶される。蛍光灯
フリッカのある映像信号の各フィールドの平均レベルは
一定の周期で変動しているが、この積分値は、各フィー
ルドの平均レベルに比例するものとなる。積分手段の出
力は、また、平均化手段で、その変動周期内で平均化さ
れる。

制御信号出力手段では、平均化手段の出力とサンプルホ
ールド手段の出力とに基づき、利得制御信号を出力する
。この制御信号出力手段としては、平均化手段の出力を
サンプルホールド手段の出力で除算する回路や、平均化
手段の出力とサンプルホールド手段の出力との差信号を
とる回路等が考えられる。そして、利得制御回路では、
映像信号の利得をその利得制御信号で制御することによ
り、蛍光灯フリッカのない、一定レベルの映像信号を出
力する。

災ｉ体発明の第１の実施例である蛍光灯フリッカ除去回路の構
成を第１図に示す。本実施例では、テレビ信号はＮＴＳ
Ｃ方式に準じて１／６０秒毎に１フィールド画面が形成
され、蛍光灯の電源周波数は５０Ｈ２であるものとする
。この回路の構成及び作用を、第３図のタイミングチャ
ート（（ａ）〜（ｉ）は、第２図中のａ　＝　ｉと対応
している）を参照しつつ説明する。

撮像素子の出力ａは、蛍光灯フリッカにより、その平均
レベル力τ第３ｒＭに示すように周期的に変動している
。ここでは、上記前提（フィールド周波数６０Ｈｚ１　
照明周波数をｏｏｎｚ）によりフリッカ周波数（干渉周
波数）は両者の最大公約数である２０Ｈｚとなるため、
撮像素子出力ａは３フィールド毎に平均レベルが変動す
る。この撮像素子出力ａは、まず積分回路１２で１フィ
ールド毎に積分される。このとき、垂直走査に同期した
タイミング信号Ｃがタイミングコントロール回路１６か
ら供給され、積分回路１２はリセット回路１４で１フィ
ールド毎にリセットされる。この積分操作により、１画
面内で輝度が幅広く分散している場合であっても、正確
な平均値を得ることができるのである。のこぎり波状の
積分回路１２の出力すの各フィールドのピーク値Ｒ，ｍ
、ｎは、３個のサンプルホールド回路（Ｓ／Ｈ）１８．
２０．２２で各々ピークホールドされる。このピークホ
ールドは、タイミングコントロール回路１６から供給さ
れるｌフリッカ周期内の３フィールドの各々に同期した
サンプルホールドパルスｄ、ｅ、。

ｆにより行われる。各サンプルホールド回路１８，２０
．２２の出力１１．ｍ、ｎは平均回路２８に入力され、
平均回路２８は、それらの算術平均［（１＋ｍ＋ｎ）／
３］に相当する信号ａｙ（第３図す参照）を出力する。

サンプルホールド回路１８，２０．２２はスイッチ２４
の３個の入力端子にも接続され、それらの出力Ｑ、ｍ、
ｎのうちのいずれかが除算回路２６に出力される。

このスイッチ２４の切換信号ｊ（図示せず）も、サンプ
ルホールドパルスｄ、ｅ、ｆ同様、ｌフリッカ周期内の
３フィールドの各々に同期してタイミングコントロール
回路１６から出力される。従って、このスイッチ２４の
出力信号は、第３図ｇの通り、各フィールドの積分ピー
ク値に応じた高さｌ、ｍ、ｎの階段信号となる（但し、
原映像信号ａからは３フィールド分遅延している）。除
算回路２６では、平均回路２８の平均出力信号ａｙをス
イッチ２４からの階段信号ｇで除し、利得制御信号りを
出力する。この信号りは各フィールドの積分ピーク値ｆ
ｆ、ｍ、ｎに反比例した高さの階段信号となっているた
め、利得制御回路１０では、この利得制御信号りを基に
撮像素子出力ａの利得を制御し、第３図ｉに示すような
平均レベルの一定した映像信号を出力する。

このようにして、原信号ａの蛍光灯フリッカが除去され
るのである。

本発明の第２の実施例を第２図により説明する。

本実施例では、積分回路からスイッチ２４の出力までの
間は、第１実施例（第１図）と同じであるが、利得制御
回路ｌＯ”を積分回路１２の前に設け、その利得制御を
、スイッチ２４の出力と平均回路の出力ｅ、どの差信号
（コンパレータ２７による）で行っているところが、第
１実施例と異なる。この回路の作用は次の通りである。

撮像素子出力ａの１フリッカ周期内の３フィールドの平
均レベルをｅｌ　＊　ｅ　２ｔ　ｅ３とし、利得制御回
路ｌＯ”通過後のレベルをｅ＋、ｅ２．ｅｉとする。こ
のうち、信号ｅ、に対する利得制御回路１０のゲインを
ｇ富とすると、ｅ１１はｅ″ｓ”ｇ＋−ｅ＋であり、また、このゲインｇ１はコンパレータ２７の出
力信号（ｅ”１　　ｅＪに比例し、ｇ　、　＝　Ｋ　−（ｅ″鵞−ｅ、）である。ただし、には利得制御回路１０”の制御定数で
あり、また、ｅ、はｅｗａ＝ｃｅ＋＋ｅ”ｔ＋ｅｓ）／３である。以上の式から、ｇ　１　＝　Ｋ　・（ｇ　ｔ　−ｅ　＋　　ｅ　ｍ　）
ｇ　＊　（ｌ　　Ｋ　−ｅ　＊　）　＝に−ｅ　ａよりｇｓ＝（Ｋ−ｅ、）／（ｌ　　Ｋ−ｅ＋）となる。従っ
て、この回路の出力映像信号のレベルｅ′葛は、ｅｔ＝（（Ｋ−ｅ−）／（Ｉ　　Ｋ−ｅ＊））−ｅｔ＝
（ｅ−・ｅｌ）／（１／に−ｅｓ）となるが、定数Ｋを十分大きくとると１７にの項が無視
できるため、８　１αｅ■ となる。これは他の入力信号ｅ　２．ｅ　ｚについても
同じであるため、結局、本回路の出力レベルは常に一定
値ｅ、となり、蛍光灯フリッカが除去されることになる
。

なお、上記実施例ではいずれもフィールド周波数を６０
Ｈｚ１　照明の電源周波数を５０Ｈｚとして説明したた
め、サンプルホールド回路１ｇ、２０．２２の数を３個
としたが、この数はそれらの条件が変化するに従って適
宜変更することはもちろんである。また、上記第２の実
施例では利得制御回路１０”を使用しているが、これに
代えて撮像光学系内の絞りを制御するようにしてもよい
。

丑１０ル飢釆。

以上説明した通り、本発明によれば、電源周波数に応じ
て点滅する照明の下で撮影したときのいわゆる蛍光灯フ
リッカが、ローパスフィルタやバンドパスフィルタ等を
用いることなく、有効に除去される。従って、大きなイ
ンダクタンスや容量を使用する必要がなくなり、映像信
号処理回路を小型化することが可能になるとともに、低
価格化も可能となる。

【図面の簡単な説明】

第１図は本発明の第１実施例の構成を示すブロック図、
第２図は第２実施例の構成を示すブロック図、第３図は
第１実施例における各部の信号のタイムチャートである
。

Claims

【特許請求の範囲】

（１）映像信号の平均レベルの周期的変動を除去するた
めの映像信号処理回路において、映像信号をフィールド
毎に積分する積分手段と、上記変動周期内での積分手段
の出力の平均値をとる平均化手段と、積分手段の出力を１フィールド毎に記憶する複数の記憶
手段と、平均化手段の出力と各記憶手段の出力とに基づき利得制
御信号を出力する制御信号出力手段と、該利得制御信号
により映像信号の利得を制御する利得制御手段とを備えることを特徴とする映像信号処理回路。
（２）上記平均化手段が、上記変動周期内に積分手段の
出力を記憶した複数の記憶手段の出力の平均値をとるこ
とにより、変動周期内での積分手段の出力の平均値を得
るものである請求項１記載の映像信号処理回路。
（３）上記制御信号出力手段が、平均化手段の出力を各
記憶手段の出力で除算した結果に基いて利得制御信号を
出力するものである請求項１記載の映像信号処理回路。
（４）上記積分回路が利得制御回路で増幅された映像信
号を積分するものであり、また、上記制御信号出力手段
が、各記憶手段の出力から平均化手段の出力を減算した
結果に基いて利得制御信号を出力するものである請求項
１記載の映像信号処理回路。
（５）上記映像信号処理回路が、電源周波数が５０Ｈｚ
、フィールド周波数が６０Ｈｚであることを前提に設定
されており、記憶手段が、３フィールド分の積分手段の
出力を記憶するために、３個設けられている請求項１記
載の映像信号処理回路。