JPH03147357A - 半導体パッケージ及びその製造方法 - Google Patents
半導体パッケージ及びその製造方法Info
- Publication number
- JPH03147357A JPH03147357A JP28486189A JP28486189A JPH03147357A JP H03147357 A JPH03147357 A JP H03147357A JP 28486189 A JP28486189 A JP 28486189A JP 28486189 A JP28486189 A JP 28486189A JP H03147357 A JPH03147357 A JP H03147357A
- Authority
- JP
- Japan
- Prior art keywords
- hole
- lead
- lead pins
- semiconductor package
- conductive paste
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 41
- 238000004519 manufacturing process Methods 0.000 title claims description 3
- 239000000919 ceramic Substances 0.000 claims abstract description 24
- 239000004020 conductor Substances 0.000 claims abstract description 13
- 239000000758 substrate Substances 0.000 claims description 20
- 238000000034 method Methods 0.000 claims description 5
- 238000010304 firing Methods 0.000 claims description 3
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 abstract description 5
- 229910052721 tungsten Inorganic materials 0.000 abstract description 4
- 239000002075 main ingredient Substances 0.000 abstract 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 3
- 238000005219 brazing Methods 0.000 description 3
- 229910052750 molybdenum Inorganic materials 0.000 description 3
- 239000011733 molybdenum Substances 0.000 description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 3
- 239000010937 tungsten Substances 0.000 description 3
- 238000005238 degreasing Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000012299 nitrogen atmosphere Substances 0.000 description 2
- 238000004806 packaging method and process Methods 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 239000011230 binding agent Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000007606 doctor blade method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 239000002002 slurry Substances 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[発明の目的]
(産業上の利用分野)
本発明は、セラミックス基板を用いた半導体パッケージ
及びその製造方法に関する。
及びその製造方法に関する。
(従来の技術)
半導体素子は、外部環境からの保護、取扱いの容易さ等
から、セラミックス焼結体でなる基板に搭載され半導体
パッケージとして用いることが一般に行われている。半
導体パッケージは、半導体素子、これを搭載するセラミ
ックス基板及び半導体素子に電気信号を入出力する手段
等で構成される。このような半導体パッケージは、最近
では、LSIチップ等の半導体素子の高集積化と高速化
が進んでいる。また、電子装置を小型で高機能にする目
的から実装の高密度化が進み、1チツプが有する機能数
の増加に伴って、それぞれの機能に対する入出力用のリ
ードピン数も増加している。
から、セラミックス焼結体でなる基板に搭載され半導体
パッケージとして用いることが一般に行われている。半
導体パッケージは、半導体素子、これを搭載するセラミ
ックス基板及び半導体素子に電気信号を入出力する手段
等で構成される。このような半導体パッケージは、最近
では、LSIチップ等の半導体素子の高集積化と高速化
が進んでいる。また、電子装置を小型で高機能にする目
的から実装の高密度化が進み、1チツプが有する機能数
の増加に伴って、それぞれの機能に対する入出力用のリ
ードピン数も増加している。
更に実装の高密度化を図るために、半導体素子を搭載す
るセラミックス基板は多層化が進んでいる。
るセラミックス基板は多層化が進んでいる。
多層基板の場合、半導体素子とリードピンとはセラミッ
クス基板の内部に形成されたスルーホールに充填された
導電体を介して電気的に接続されている。このような多
層基板は、セラミックスグリーンシートに内部配線用の
スルーホールを形成し、タングステンやモリブデンなど
の導体ペーストをグリーンシート表面及びスルーホール
内に印刷法を用いて塗布したもの、あるいはスルーホー
ル内には圧入により導体ペーストを充填したものを必要
な層の数だけ重ねて圧着した後、同時焼成することなど
により作製される。
クス基板の内部に形成されたスルーホールに充填された
導電体を介して電気的に接続されている。このような多
層基板は、セラミックスグリーンシートに内部配線用の
スルーホールを形成し、タングステンやモリブデンなど
の導体ペーストをグリーンシート表面及びスルーホール
内に印刷法を用いて塗布したもの、あるいはスルーホー
ル内には圧入により導体ペーストを充填したものを必要
な層の数だけ重ねて圧着した後、同時焼成することなど
により作製される。
また、半導体パッケージと外部配線を接続するためのリ
ードピンは、あらかじめセラミックス基板に設けられた
、リードピンに対応するリードパッドに接続される。リ
ードパッドは、回路配線と同様に印刷法で形成される。
ードピンは、あらかじめセラミックス基板に設けられた
、リードピンに対応するリードパッドに接続される。リ
ードパッドは、回路配線と同様に印刷法で形成される。
リードピンは釘状の大径頭部を有しており、大径頭部と
リードパッドとの位置を合わせて、銀ろう付は等により
接合される。
リードパッドとの位置を合わせて、銀ろう付は等により
接合される。
(発明が解決しようとする課題)
しかしながら、半導体素子の高集積化に伴い、セラミッ
ク多層基板の配線パターンが複雑化(7、形成されるス
ルーホールの数も多くなってきている。
ク多層基板の配線パターンが複雑化(7、形成されるス
ルーホールの数も多くなってきている。
このため、多数のスルーホールに対応するリードパッド
を限られた面積の中に設けることが難しくなってきてい
る。この場合、リードパッドの面積を少なくするとリー
ドピンとの接合強度を低下させることになる。また、多
数のスルーホールへの導体ペーストの均一な充填が困難
になってきており、スルーホールの導体ペーストの充填
量の不均一を生じることがある。この場合、スルーホー
ル上に設けられているリードパッドの表面が凹凸状とな
り、このリードパッドに接合されるリードピンの接合強
度は不安定なものとなる。
を限られた面積の中に設けることが難しくなってきてい
る。この場合、リードパッドの面積を少なくするとリー
ドピンとの接合強度を低下させることになる。また、多
数のスルーホールへの導体ペーストの均一な充填が困難
になってきており、スルーホールの導体ペーストの充填
量の不均一を生じることがある。この場合、スルーホー
ル上に設けられているリードパッドの表面が凹凸状とな
り、このリードパッドに接合されるリードピンの接合強
度は不安定なものとなる。
このように、セラミック多層基板の配線パターンが複雑
化し形成されるスルーホールの数が多くなるに従い、リ
ードピンの接合強度の不足やばらつきが大きくなり解決
すべき技術的課題となっている。
化し形成されるスルーホールの数が多くなるに従い、リ
ードピンの接合強度の不足やばらつきが大きくなり解決
すべき技術的課題となっている。
本発明は、このような問題に対処するためになされたも
ので、スルーホールの数が多い複雑な配線構造を有する
セラミック基板においてもリードピンを安定して設ける
ことが出来、かつリードピンの接合強度を損ねることな
く、信頼性の高い半導体パッケージを提供することを目
的とする。
ので、スルーホールの数が多い複雑な配線構造を有する
セラミック基板においてもリードピンを安定して設ける
ことが出来、かつリードピンの接合強度を損ねることな
く、信頼性の高い半導体パッケージを提供することを目
的とする。
(課題を解決するための手段)
本発明の半導体パッケージは、導電体が充填されたスル
ーホールが形成されてなるセラミックス基板と、このセ
ラミックス基板上に搭載された半導体素子と、スルーホ
ール中の導電体を介して半導体素子に電気的に接続され
たリードピンとを具備する半導体パッケージであって、
リードピンの一部をスルーホールの中に存在させてなる
ことを特徴とする。また、本発明半導体パッケージを得
る方法は、セラミックスのグリーンシートにスルーホー
ルを形成する工程、スルーホールに導電ペーストを充填
する工程、リードピンをスルーホール中の導電ペースト
に差し込む工程、リードピンが差し込まれた状態でグリ
ーンシートおよび導電ペーストを同時に焼成する工程を
具備することを特徴とする。
ーホールが形成されてなるセラミックス基板と、このセ
ラミックス基板上に搭載された半導体素子と、スルーホ
ール中の導電体を介して半導体素子に電気的に接続され
たリードピンとを具備する半導体パッケージであって、
リードピンの一部をスルーホールの中に存在させてなる
ことを特徴とする。また、本発明半導体パッケージを得
る方法は、セラミックスのグリーンシートにスルーホー
ルを形成する工程、スルーホールに導電ペーストを充填
する工程、リードピンをスルーホール中の導電ペースト
に差し込む工程、リードピンが差し込まれた状態でグリ
ーンシートおよび導電ペーストを同時に焼成する工程を
具備することを特徴とする。
本発明の半導体パッケージに適用するセラミックスとし
ては、アルミナ、窒化アルミニウム等があるが、放熱性
が良いことから多数ビン構造をとることが多い窒化アル
ミニウムを基板とする半導体パッケージに適用すること
により効果が大きい。
ては、アルミナ、窒化アルミニウム等があるが、放熱性
が良いことから多数ビン構造をとることが多い窒化アル
ミニウムを基板とする半導体パッケージに適用すること
により効果が大きい。
また、本発明の半導体パッケージに適用するリードピン
は、セラミックスの焼成温度に耐え得る高融点金属であ
り、タングステン(W)、モリブデン(Mo)等が適用
できる。
は、セラミックスの焼成温度に耐え得る高融点金属であ
り、タングステン(W)、モリブデン(Mo)等が適用
できる。
(作用)
本発明の半導体パッケージによれば、セラミックス基板
にリードピンを接合する際、リードピンの一部をスルー
ホールの導電ペーストに差し込んで接合されているため
、リードピンの接合状態を安定なものとすることができ
、リードピンの接合強度を向上させることができる。
にリードピンを接合する際、リードピンの一部をスルー
ホールの導電ペーストに差し込んで接合されているため
、リードピンの接合状態を安定なものとすることができ
、リードピンの接合強度を向上させることができる。
また、リードピンの接合位置が安定しているため、接合
強度のばらつきが少なくなり、多数のす−ドビンを均一
な状態で接合することができる。
強度のばらつきが少なくなり、多数のす−ドビンを均一
な状態で接合することができる。
さらに、リードピンは、スルーホールの導電ペーストに
差し込んで接合されているためリードパッドが必要でな
くなり狭いピッチの多数ピン構造が可能となる。
差し込んで接合されているためリードパッドが必要でな
くなり狭いピッチの多数ピン構造が可能となる。
(実施例)
次に本発明の実施例について説明する。
第1図は本発明の一実施例の半導体パッケージの断面を
示す図である。窒化アルミニウムを主成分とするセラミ
ックス基板1の上には、半導体素子2が搭載され、導体
パターン3が形成されており、これらの半導体素子2と
導体パターン3とはボンディングワイヤ4により電気的
に接続されている。また導体パターン3は、セラミック
ス基板1の内部に形成されたスルーホール5に充填され
た導体に導通している。
示す図である。窒化アルミニウムを主成分とするセラミ
ックス基板1の上には、半導体素子2が搭載され、導体
パターン3が形成されており、これらの半導体素子2と
導体パターン3とはボンディングワイヤ4により電気的
に接続されている。また導体パターン3は、セラミック
ス基板1の内部に形成されたスルーホール5に充填され
た導体に導通している。
そして、Wからなるリードピン6は、その一端がスルー
ホール5に充填された導体に差し込まれて接続されてい
る。さらに、スルーホール5の表面とリードピン6の接
合部分はろう材7によりろう付けされている。
ホール5に充填された導体に差し込まれて接続されてい
る。さらに、スルーホール5の表面とリードピン6の接
合部分はろう材7によりろう付けされている。
このような構成の半導体パッケージは、次のようにして
得られる。
得られる。
まず、窒化アルミニウム粉末にバインダー等を加えてス
ラリー状としドクターブレード法によりグリーンシート
を得、所定の大きさに形成する(第2図(a))。つい
で、グリーンシート1aにパンチングでスルーホール5
を設け(第2図(b))、このスルーホール内にWを主
成分とする導体ペーストを充填する(第2図(C))。
ラリー状としドクターブレード法によりグリーンシート
を得、所定の大きさに形成する(第2図(a))。つい
で、グリーンシート1aにパンチングでスルーホール5
を設け(第2図(b))、このスルーホール内にWを主
成分とする導体ペーストを充填する(第2図(C))。
その後、Wからなるリードピン6の一端をスルーホール
内のWペーストに差し込む(第2図(d))。得られた
ものを窒素雰囲気中で脱脂した後、1750〜1850
”Cで焼成する。
内のWペーストに差し込む(第2図(d))。得られた
ものを窒素雰囲気中で脱脂した後、1750〜1850
”Cで焼成する。
このようにして得られた半導体パッケージ用基板に導体
ペーストを設け、半導体素子を搭載しこれらをボンディ
ングワイヤにより接続する。
ペーストを設け、半導体素子を搭載しこれらをボンディ
ングワイヤにより接続する。
こうして得られた半導体パッケージのリードピンについ
て、引張強度試験を行い接合強度を測定したところ、従
来のリードパッドを用いた場合の接合強度と同等以上の
強度を得ることができた。
て、引張強度試験を行い接合強度を測定したところ、従
来のリードパッドを用いた場合の接合強度と同等以上の
強度を得ることができた。
また、スルーホール表面にろう材を供給してろう付けす
ることにより、さらにリードピンの接合強度を大きくす
ることができる。
ることにより、さらにリードピンの接合強度を大きくす
ることができる。
多層構造の回路基板の場合には、上記のようにして得ら
れた導体ペーストを充填した未焼成のシートを熱圧着に
より積層しく第3図(a))、その後、Wからなるリー
ドピン6の一端をスルーホール内のWペーストに差し込
み(第3図(b ))、ついで、窒素雰囲気中で脱脂し
た後、1750〜1850℃で焼成する。
れた導体ペーストを充填した未焼成のシートを熱圧着に
より積層しく第3図(a))、その後、Wからなるリー
ドピン6の一端をスルーホール内のWペーストに差し込
み(第3図(b ))、ついで、窒素雰囲気中で脱脂し
た後、1750〜1850℃で焼成する。
[発明の効果]
以上説明したように、本発明の半導体パッケージでは、
リードピンの一部をスルーホールの導電ベーストに差し
込んで接合しているため、リードピンの接合状態を安定
なものとすることができ、リードピンの接合強度を向上
させることができる。
リードピンの一部をスルーホールの導電ベーストに差し
込んで接合しているため、リードピンの接合状態を安定
なものとすることができ、リードピンの接合強度を向上
させることができる。
また、接合強度のばらつきが少なくなり、多数のリード
ピンを均一な状態で接合することができる。さらに、リ
ードピンは、スルーホールの導電ベーストに差し込んで
接合されているためリードパッドを設ける必要がなくな
るとともに、従来以上の狭いピッチの多数ピン構造を得
ることができる。また、リードピンをリードパッドに合
わせてろう付けする必要がなくなる。
ピンを均一な状態で接合することができる。さらに、リ
ードピンは、スルーホールの導電ベーストに差し込んで
接合されているためリードパッドを設ける必要がなくな
るとともに、従来以上の狭いピッチの多数ピン構造を得
ることができる。また、リードピンをリードパッドに合
わせてろう付けする必要がなくなる。
このように、リードピンの接合強度を改善するとともに
、狭いピッチの多数ピン構造を得ることができ信頼性の
高い半導体パッケージを得ることができる。
、狭いピッチの多数ピン構造を得ることができ信頼性の
高い半導体パッケージを得ることができる。
第1図は本発明の一実施例の半導体パッケージを示す断
面図、第2図および第3図は本発明の半導体パッケージ
を得る工程を示す概略図である。 1・・・・・・・・・セラミックス基板2・・・・・・
・・・半導体素子 3・・・・・・・・・導体パターン 4・・・・・・・・・ボンディングワイヤ5・・・・・
・・・・スルーホール 6・・・・・・・・・リードピン
面図、第2図および第3図は本発明の半導体パッケージ
を得る工程を示す概略図である。 1・・・・・・・・・セラミックス基板2・・・・・・
・・・半導体素子 3・・・・・・・・・導体パターン 4・・・・・・・・・ボンディングワイヤ5・・・・・
・・・・スルーホール 6・・・・・・・・・リードピン
Claims (2)
- (1)導電体が充填されたスルーホールが形成されてな
るセラミックス基板と、このセラミックス基板上に搭載
された半導体素子と、スルーホール中の導電体を介して
半導体素子に電気的に接続されたリードピンとを具備す
る半導体パッケージであって、リードピンの一部をスル
ーホールの中に存在させてなることを特徴とする半導体
パッケージ。 - (2)セラミックスのグリーンシートにスルーホールを
形成する工程、スルーホールに導電ペーストを充填する
工程、リードピンをスルーホール中の導電ペーストに差
し込む工程、リードピンが差し込まれた状態でグリーン
シートおよび導電ペーストを同時に焼成する工程を具備
することを特徴とする半導体パッケージの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP28486189A JPH03147357A (ja) | 1989-11-02 | 1989-11-02 | 半導体パッケージ及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP28486189A JPH03147357A (ja) | 1989-11-02 | 1989-11-02 | 半導体パッケージ及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH03147357A true JPH03147357A (ja) | 1991-06-24 |
Family
ID=17683979
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP28486189A Pending JPH03147357A (ja) | 1989-11-02 | 1989-11-02 | 半導体パッケージ及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH03147357A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2516321B1 (de) * | 2010-12-02 | 2019-03-06 | Micro-Epsilon Messtechnik GmbH & Co. KG | Sensor mit einem vorzugsweise mehrschichtigen keramiksubstrat und verfahren zu dessen herstellung |
-
1989
- 1989-11-02 JP JP28486189A patent/JPH03147357A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2516321B1 (de) * | 2010-12-02 | 2019-03-06 | Micro-Epsilon Messtechnik GmbH & Co. KG | Sensor mit einem vorzugsweise mehrschichtigen keramiksubstrat und verfahren zu dessen herstellung |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10699993B2 (en) | Wiring board, electronic device, and electronic module | |
US4652977A (en) | Microelectronics module | |
US5669136A (en) | Method of making high input/output density MLC flat pack | |
JPH0288471A (ja) | セラミック接合体 | |
JPH03147357A (ja) | 半導体パッケージ及びその製造方法 | |
JPH0992753A (ja) | 多層セラミックス回路基板およびその製造方法 | |
US10290591B2 (en) | Wiring board, electronic device, and electronic module | |
JPS6016749B2 (ja) | 集積回路用パツケ−ジ | |
JP2667486B2 (ja) | セラミックス回路基板 | |
JP3015504B2 (ja) | 半導体装置 | |
JPH04287950A (ja) | 半導体装置用パッケージ | |
JP2004311795A (ja) | 半導体素子収納用パッケージ | |
JPH0287558A (ja) | Icチップ | |
US6084298A (en) | Manufacturing of semiconductor device | |
JPH0272696A (ja) | セラミックス回路基板 | |
JPH02159751A (ja) | 半導体パッケージ | |
JPH02275694A (ja) | セラミックス基板の製造方法 | |
JPH0240937A (ja) | 半導体パッケージ | |
JPH0951050A (ja) | 半導体素子収納用パッケージの製造方法 | |
JP3420362B2 (ja) | 半導体装置の実装構造 | |
JP2001102492A (ja) | 配線基板およびその実装構造 | |
JPH1093227A (ja) | セラミックス配線基板 | |
JPH05243416A (ja) | 半導体パッケージ | |
JPH03142846A (ja) | 半導体パッケージ | |
JPH0897331A (ja) | 半導体パッケージ |