JPH03145302A - 半導体装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明はパッケージ内にチップ及びその他の回路紙板
を装置する半導体装置に関するものである。

〔従来の技術〕

第３図は従来の内部整合型高出力増幅器の断面図で、図
において、（１）はパッケージ銅ベース、（２＋は整合
回路基板、（３）はチップ、（釦はリード線、（５）（
４リード線（４）と整合回路を結ぶテフロン接合部であ
る。

次に動作について説明する。

高出力増幅器は高出力化を進めるために、チップ（３）
の並列合成が行なわれている。第４図は４つのチップ（
３）で並列合成された内部整合型増幅器の組立平面図を
示したもので、チップ４つか並列に装着しであるので、
パッケージは大型化し、さらにより以上の高出力化のた
めに数多くのチップ合成を行うと、パッケージはより大
型化してしまう。

従来の半導体装置はパッケージの片面だけを利用してい
るので、チップ合成によるパッケージの大型化は避けら
れないものであった。

〔発明が解決しようとする課題〕

従来の半導体装置は以上のように構成されていたので、
パッケージの片面だけしか利用されておらず、高出力化
を実現するためにチップ合成を行うと、パンケージの大
きさを大きくすることか必要で、固体増幅器の高出力、
小型径Ｍ化に問題かあった。

この発明は上記のような問題を解消するためになされた
もので、パッケージを大型化することなく、チップ合成
により高出力化できる半導体装１首を＋４ることを目的
とする。

〔課題を解決するための手段］ この発明に係る半導体装置は、パッケージの両面にチッ
プ及び整合回路基板を装置するようにしたものである。

〔作用〕

この発明における半導体装置は、パッケージの両面にチ
ップ及び整合回路基板を装着し、表面、裏面の出力を合
成するため、片面だけの半導体装置より高出力化が実現
できる。

〔実施例〕

以ド、この発明の一実施例を図について説明する。第１
図第２図において、（１）はパッケージ銅ベース、（２
）は整合回路基板、（３；はチップ、＋４１はリード線
、（５）はパッケージに形成されたリード線接合部、（
６）は金リボン、（７）は金メタライズ膜である。

人力された信号はリード線接合部（５）で表裏両面に分
割され、それぞれの面で増幅され、再び出力接合部で、
両面の出力が合成される。

〔発明の効果〕

以上のようにこの発明によれば、パッケージサイズを大
型化することなく、２倍のチップ数を合成することがで
き、高出力化が実現でき、また、表裏画面で同じ構造と
なっているので、整合回路基板の反りによる基板割れが
無くなる他の効果も得られる。

【図面の簡単な説明】

第１図はこの発明の一実施例による高出力増幅器の断面
図、第２図は第１図の高出力増幅器のリード接合部の拡
大部分断面図、第３図は従来の高出力増幅器の断面図、
第４図は第３図の高出力増幅器の４つ使用した組立平面
図である。 図において、（１）はパッケージ銅ベース、（２）は整
合回路基板、（３）はチップ、（４）はリード線、（５
）はリードと整合回路を結ぶテフロン接合部、（６）は
整合回路と接合部を結ぶ金リボン、（７）は金メタライ
ズ膜である。 なお、図中、同一符号は同一　または相当部分を示す。

Claims (1)

【特許請求の範囲】
1. 表裏両面を利用するパッケージと、そのパッケージのリ
   ード線接合部に形成されたテフロン接合領域と、を有す
   ることを特徴とする半導体装置。