JPH03142587A - 文字認識装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［（既　　要］ 印刷若しくは捺印された文字の良否を判定する装置、特
に文字の認識に要する時間の短縮を可能にする文字認識
装置に関し、 文字の認識に要する時間の短縮を可能にする文字認識装
置の提供を目的とし、 少なくとも二値化回路とメモリを具えた複数の信号蓄積
部を並列に接続し、ビデオ信号を異なるレベルで二値化
してなる画像データをそれぞれのメモリに蓄積すると共
に、文字の認識に際してそれぞれのメモリに蓄積された
画像データを１１１１次読み出すようにｆｉｔする。

〔産業上の利用分野〕

本発明は印刷若しくは捺印された文字の良否を判定する
装置に係り、特に文字の認識に要する時間の短縮を可能
にする文字認識装置に関する。

近年、各種装置や部品の製造にファクＩ−ＩＪ−オート
メーションが導入され、製造工程や試験工程が自動化さ
れると同時に高速化が進められている。

例えば部品の表面に各種の記号や文字（以下単に文字と
称する）を印字する工程も自動化され、その他の部品加
工工程や組立工程と共に同一系列の組立装置の一部とし
て組み込まれている。

しかるに印字文字の良否を判定する工程は文字の認識に
高度の技術を必要とし、判定のための基準レベルを複数
段階に切り換える必要があることから、高速化が遅れ組
立装置全体の高速化を阻害する要因になっている。そこ
で高信頼性と高速性を具えた文字認識装置の開発が要望
されている。

〔従来の技術〕

第４図は従来の文字認識装置を示すブロック図、第５図
は従来装置の動作を示すフローチャートである。

従来の文字認識装置は第４図の如くオフセット回路１お
よび信号蓄積部２と、信号蓄積部２から読み出した画像
データを認識信号に変換する認識処理部３と、認識信号
に基づいて文字を認識する演算処理部４とを有し、それ
ぞれの回路はコントロール部５によって随時制御される
。

オフセット回路ｌはオフセット電圧発生用のＤＡ変換回
路１１と、ビデオ信号１２をバッファー回路１３を介し
て入力されたオフセット電圧１４と合威し、ビデオ信号
から二値化の障害になる同期信号等を除去する差動増幅
回路１５を有する。

また信号蓄積部２はしきい値電圧発生用のＤＡ変換回路
２１と、バッファー回路２２を介して人力されるしきい
値電圧２３を基準として、ビデオ信号を二値化し画像デ
ータ２４に変換する二値化回路２５と、シリアル／パラ
レル変換回路２６を介して入力された画像データを格納
するメモリ２７を有する。

かかる従来の文字認識装置の動作を第５図により詳述す
る。即ち、信号蓄積部２のＤＡ変換回路２１は第１のし
きい値電圧を発生しており、ビデオ信号は第１のしきい
値電圧を基準として二値化され、得られた画像データは
シリアル／パラレル変換回路２６を介してメモリ２７に
格納される。この画像データが認識信号に変換され演算
処理部４に入力された結果、全ての文字が認識されれば
一連の文字認識工程が完了する。

また第１のしきい値電圧を基準として変換された画像デ
ータを認識信号に変換し、演算処理部４に人力した際に
一部に認識不能の文字があると、コントロール部５の命
令によってＤＡ変換回路２１は第２のしきい値電圧を発
生し、メモリ２７に第２のしきい値電圧を基準として変
換された画像データが格納される。この画像データが認
識信号に変換され演算処理部４に入力された結果、全て
の文字が認識されれば一連の文字認識工程が完了する。

更に第２のしきい値電圧を基準として変換された画像デ
ータを認識信号に変換し、演算処理部４に入力した際に
一部に認識不能の文字があると、コントロール部５の命
令によってＤＡ変換回路２１は第３のしきい値電圧を発
生し、メモリ２７に第３のしきい値電圧を基準として変
換された画像データが格納される。この画像データが認
識信号に変換され演算処理部４に人力された結果、全て
の文字が認識されれば一連の文字認識工程が完了する。

〔発明が解決しようとする課題〕

しかし従来の文字認識装置は画像データの格納と文字の
認識が直列的に行われており、認識不能の文字があると
認識に要する時間が大幅に増大するという問題があった
。

本発明の目的は文字の認識に要する時間の短縮を可能に
する文字認識装置を提供することにある。

（課題を解決するための手段） 第１図は本発明になる装置の原理を示すブロック図であ
る。なお全図を通し同し対象物は同一記号で表している
。

上記課題は少なくとも二値化回路２５とメモリ２７を具
えた複数の信号蓄積部２を並列に接続し、ビデオ信号を
異なるレベルで二値化してなる画像データをそれぞれの
メモリ２７に蓄積すると共に、文字の認識に際してそれ
ぞれのメモリ２７に蓄積された画像データを、順次読み
出すように構成されてなる本発明の文字認識装置によっ
て達成される。

〔作　用〕 第１図において二値化回路とメモリを具えた複数の信号
蓄積部を並列に接続し、ビデオ信号を異なるレベルで二
値化してなる画像データをそれぞれのメモリに蓄積する
と共に、文字の認識に際して各メモリに蓄積された画像
データを順次読み出すよう構成することによって、異な
るしきい値を基準として行われるビデオ信号の二値化と
、ビデオ信号から変換された画像データのメモリへの格
納が並列に行われ、文字の認識に要する時間を従来の装
置に比べ大幅に短縮することができる。

〔実施例〕

以下添付図により本発明の実施例について説明する。第
２図は本発明になる文字認識装置の動作を示すフローチ
ャート、第３図は本発明になる文字認識装置の一実施例
を示す回路図である。

第１図に示す本発明になる文字認識装置が従来の装置と
異なる点は、並列に接続された複数の信号蓄積部２を具
えていることにある。即ち複数の信号蓄積部２はそれぞ
れ二値化回路２５とメモリ２７を具えており、それぞれ
の二値化回路２５には異なったしきい値電圧が印加され
ている。

したがってオフセット回路１において同期信号等が除去
されてビデオ信号は、それぞれの二値化回路２５におい
て異なるしきい値電圧を基準として二値化され、得られ
た画像データはそれぞれの信号蓄積部２が有するメモリ
２７に格納される。

本発明になる文字認識装置による文字のＰ２識は第２図
に示す如く、しきい値電圧を基準としてビデオ信号を二
値化して画像データに変換し、得られた画像データをメ
モリ２７に格納する作業を平行に行う点が従来の装置と
異なっている。

即ち、第１のしきい値電圧を基準として変換された画像
データが、認識処理部３において認識信号に変換され演
算処理部４に入力された結果、全ての文字が認識できれ
ば一連の文字認識工程が完了する。この場合の文字認識
に要する時間は従来の装置と殆ど変わらない。

従来の装置では第１或いは第２のしきい値電圧を基準と
して変換された画像データを、認識信号に変換して演算
処理部４に入力した際に一部に認識不能の文字があると
、コントロール部５の命令によってＤＡ変換回路２１が
次のしきい値電圧を発生し、メモリ２７に第２のしきい
値電圧を基準として変換された画像データが格納される
。

しかし本発明になる文字認識装置の場合は他のメモリ２
７に、第２のしきい値電圧を基準として変換された画像
データ、第３のしきい値電圧を基準として変換された画
像データが既に格納されており、この画像データを認識
信号に変換し演算処理部４に入力した結果、全ての文字
が認識されれば一連の文字認識工程が完了する。

即ち、二値化回路とメモリを具えた複数の信号蓄積部を
並列に接続し、ビデオ信号を異なるレベルで二値化して
なる画像データをそれぞれのメモリに蓄積すると共に、
文字の認識に際して各メモリに蓄積された画像データを
順次読み出すよう構成することによって、２回目以降の
ビデオ信号の二値化と得られた画像データを格納する時
間が不要になり、文字の認識に要する時間を従来の装置
に比べ大幅に短縮することができる。

第３図は本発明の一実施例でオフセット回路１は従来の
装置と同じであるが、従来の装置と異なり並列接続され
た複数の信号蓄積部２を有し、各信号蓄積部２はしきい
値電圧発生用のＤＡ変換回路２１と、バッファー回路２
２を介して人力されるしきい値電圧２３を基準として、
ビデオ信号を二値化し画像データ２４に変換する二値化
回路２５と、シリアル／パラレル変換回路２６を介して
入力された画像データを格納するメモリ２７を具えてい
る。

なお第３図においてＤＡ変換回路はそれぞれの信号蓄積
部に内蔵され、異なるしきい値電圧を発生するように構
成されているが、例えば時間をずらして異なる電圧が出
力されるＤＡ変換回路を、並列接続された信号蓄積部の
外に共通のＤＡ変換回路として設けてもよい。

〔発明の効果］ 上述の如く本発明によればを文字の認識に要する時間の
短を宿を可能にする文字認識装置提供することができる
。

【図面の簡単な説明】

第１図は本発明になる装置の原理を示すブロック図、 第２図は本発明になる文字認識装置の動作を示すフロー
チャート、 第３図は本発明になる文字認識装置の一実施例を示す回
路図、 第４図は従来の文字認識装置を示すブロック図、第５図
は従来装置の動作を示すフローチャート、である。図に
おいて ■はオフセット回路、　　２は信号蓄積部、３は認識処
理部、　　　　４は演算処理部、５はコントロール部、
　２１はＤＡ変換回路、２２はバッファー回路、　２３
はしきい値電圧、２４は画像データ、　　　２５は二値
化回路、２６はシリアル／パラレル変換回路、２７はメ
モリ、をそれぞれ表す。 本発明にする装置の原理を示すブロック図第１図 本発明になる文字認識装置の動作を示すフローチャート
第２図 男 ４ 図 従来装置の動作を示すフローチャート 第５図

Claims (1)

【特許請求の範囲】
1. 少なくとも二値化回路（２５）とメモリ（２７）を具え
   た複数の信号蓄積部（２）を並列に接続し、ビデオ信号
   を異なるレベルで二値化してなる画像データをそれぞれ
   のメモリ（２７）に蓄積すると共に、文字の認識に際し
   てそれぞれのメモリ（２７）に蓄積された画像データを
   、順次読み出すよう構成されてなることを特徴とする文
   字認識装置。