JPH03142383A - テストパターンの展開方法 - Google Patents

テストパターンの展開方法

Info

Publication number
JPH03142383A
JPH03142383A JP28247589A JP28247589A JPH03142383A JP H03142383 A JPH03142383 A JP H03142383A JP 28247589 A JP28247589 A JP 28247589A JP 28247589 A JP28247589 A JP 28247589A JP H03142383 A JPH03142383 A JP H03142383A
Authority
JP
Japan
Prior art keywords
file
pattern
repeat
test pattern
stack
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP28247589A
Other languages
English (en)
Inventor
Katsumi Iguchi
克己 井口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP28247589A priority Critical patent/JPH03142383A/ja
Publication of JPH03142383A publication Critical patent/JPH03142383A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Testing Electric Properties And Detecting Electric Faults (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [概要] 被テスト用回路に入力するテストパターンを発生するテ
ストパターン展開方法に関し、主記憶装置に負担をかけ
ないでテストパターンを展開できるようにすることを目
的とし、被テスト用回路に試験用のテストパターンを人
力する場合において、人力されるテストパターンが繰返
しの階層をもつプログラムで構成されている場合におい
て、テストパターンを読込み、繰返し制御が現れたら、
現在オープンされているファイルのオープン情報や繰返
し回数等をスタックに退避し、当該ファイルをクローズ
して、作業ファイルをオープンにし、更にテストパター
ンの読込みを行い繰返し制御が現れたらステップ2,3
を繰返し、繰返し制御の終りを示す実行文が現れたら、
前記スタックからファイル情報を取出し、現在オープン
されているファイルの内容をスタックから復元したファ
イルに繰返し回数分複写するように構成する。
[産業上の利用分野] 本発明は被テスト用回路に人力するテストパターンを発
生するテストパターン展開方法に関する。
被テスト用回路、例えばLSI等の動作をテストするた
めに、LSIの入力端子にテストパターンを人力してそ
の動作結果を出力端子から読出して解析することが行わ
れる。LSIの内容が複雑化するにつれて、要するテス
トパターンの数も増大する。従って、テストパターンを
効率よく展開できる方法が要請されている。
[従来の技術] 例えば、本発明者等がテストパターンを記述する言語と
して提供しているFTDL (Fu j i tsu 
 Te5t  data  Description 
 Language)のベクトル形式パターン記述では
、パターンの繰返しを制御するREP文とREND文が
ある。このREP文は第5図に示すような形式で記述さ
れる。このプログラムは、テストパターン1からテスト
パターンmまでをn回繰返せという命令である。
このようなプログラムでは、パターン1からパターンm
までを繰返し回数nだけ展開すればよく、パターン1か
らパターンmまでの記憶は主記憶装置上で行うことがで
きる。第6図は第5図のプログラムを展開したテストパ
ターンを示す図である。
単純な繰返しがn回続いている。
また、REP文(繰返し文)は階層構造をもつことがで
きる。第7図は繰返しの階層をもつテストパターンを示
す図である。この場合は、REP文からREND文には
さまれたパターンを主記憶装置上に記憶させ、REND
文が読込まれた時に主記憶装置上のパターンを再度読込
んで所定回数だけ繰返す必要がある。
[発明が解決しようとする課題] 従来方式では、繰返し制御を容易にするため、繰返しの
回数を限定していた。FTDLでも繰返し階層は3階層
までに限定されている。また、はとんどのプログラムで
は、階層なしで繰返しを1回までと限定し、繰返しを行
うパターンの記憶は主記憶装置上で行われていた。
従って、階層がある繰返し制御つきのパターンデータを
展開する場合、途中までのパターン履歴を退避しておく
必要があった。
本発明はこのような課題に鑑みてなされたものであって
、主記憶装置に負担をかけないでテストパターンを展開
できるようにすることができるテストパターンの展開方
法を提供することを目的としている。
[課題を解決するための手段] 第1図は本発明方法の原理を示すフローチャートである
。本発明は、 被テスト用回路に試験用のテストノくターンを人力する
場合において、人力されるテストノくターンが繰返しの
階層をもつプログラムで構成されてL)る場合において
、 テストパターンを読込み(ステップ1)、繰返し制御が
現れたら、現在オープンされているファイルのオープン
情報や繰返し回数等をスタックに退避しくステップ2)
、 当該ファイルをクローズして、作業ファイルをオープン
にしくステップ3)、 更にテストパターンの読込みを行い繰返し制御が現れた
らステップ2.3を繰返し、繰返し制御の終りを示す実
行文が現れたら、前記スタックからファイル情報を取出
しくステップ4)、現在オープンされているファイルの
内容をスタックから復元したファイルに繰返し回数分複
写する(ステップ5)ようにしたことを特徴としている
[作用] 繰返し制御を実行している時に繰返しの終りを示す実行
文が現れた、ら、情報を退避していたスタックからファ
イル情報を取出し、現在オープンされているファイルの
内容をスタックから復元したファイルに繰返し回数分複
写するようにする。これにより、主記憶装置に負担をか
けないで、テストパターンの展開を行うことができる。
〔実施例〕
以下、図面を参照して本発明の実施例を詳細に説明する
第2図は本発明の具体的展開方法を示す図である。図に
示す例は、第7図のプログラムを展開した場合を示して
いる。■のように繰返し制御のないパターンは、パター
ンファイルであるファイルAに格納される。パターンを
読込んでいる時にREP文が現れると、ファイルAをク
ローズし、作業ファイルBを生成し、次のREP文かR
END文が現れるまでパターン■をファイルBに書出す
パターンを読込んでいる時に再びREP文が現れると、
ファイルBをクローズし、新たに作業ファイルCを生成
する。そして、次のREP文かREND文が現れるまで
パターン■をファイルCに書出す。
パターンを読み続けていき、REND文が現れると、フ
ァイルBをオープンにし、ファイルCの内容を02回、
ファイルBに複写する。この結果、ファイルBの内容は
図に示すようにパターン■とn2個のパターン■が組合
わせられたものとなる。
複写が終了すると、ファイルCをクローズし、パターン
を読み続ける。そして、パターン■をファイルBに書出
す。
更に、パターンを読み続けていき、REND文が現れる
と、ファイルAをオープンし、ファイルBの内容をn1
回ファイルAに複写する。最後に残りのパターン■をフ
ァイルAに書出し、パターン変換の読込み、書出しを終
了する。最後に得られるテストパターンは図の最後に示
すようなファイルAになる。
第3図は本発明方法の一実施例を示すフローチャートで
ある。パターン読込み(Sl)の際に繰返し制御が現れ
た場合(S2)、現在オープンされているファイルの情
報をスタックに退避し、当該ファイルをクローズする(
s3)。その後、作業ファイルをオープンにする(s4
)。
更にパターンの読込みを行い(Sl)、繰返し制御が現
れたら(S2)、ステップS3.S4の繰返し処理を行
う。もし、繰返し制御の終りを示す実行文が現れたら(
S5)、スタックからファイル情報を取出して復元しく
s6)、スタックから復元したファイルをオープンにす
る(s7)。
次に現在オープンされているファイルのポインタを先頭
に戻しくS8)、現在オープンされているファイルから
パターンを読込む(S9)。そして、スタックから復元
したファイルにパターンを書出す(S 10)。その後
、エンドオブファイル(EOF)であるかどうかチエツ
クしく5ll)そうであった場合には繰返し回数が終了
したかどうかチエツクする(S 12)。
ステップSllにおいて、EOFでなかった場合にはス
テップS9に戻る。ステップS12で繰返し回数が終了
であった場合にはステップS1に戻り、終了でなかった
場合にはステップS8に戻る。
ステップS2において、繰返し制御が終了でなかった場
合には、パターンデータが終了であるかどうかチエツク
しく313)、終了であった場合にはシーケンスを終了
する。終了でなかった場合には、現在オープンされてい
るファイルにパターンを書出して(S14)、ステップ
S1に戻る。
第4図は本発明方法を実施するシステム構成例を示す図
である。図において、1は前述したようなシーケンスの
制御を行うCPU、2は制御プログラム等が格納される
主記憶装置、3は各種コマンド等を入力するキーボード
、4は表示部である。
5はファイルデータが格納される第1のDASD。
6は本発明による展開パターンが格納される第2のDA
SDである。7はこれら構成要素が接続されるバスであ
る。
8は被テスト用回路で、本発明方法により展開されたテ
ストパターンが入力端子INに人力される。その動作結
果は、出力端子OUTからバス7に出力され、CPUI
によりGo、N0GOが判定される。
第1のDASD5に格納されているファイルは、第3図
に示すような方法により読出され、CPU1により階層
構造のプログラムの繰返し制御が行われ、展開された結
果は第2のDASD6に格納される。テストモードにお
いては、第2のDASD6に展開されているパターンが
CPUIにより読出され、被テスト用回路8に与えられ
る。被テスト用回路8の出力はバス7に出力される。C
PU1は、この出力データと入力データとの比較により
、被テスト用回路8のGo、N0GOを判定する。
[発明の効果] 以上、詳細に説明したように、本発明によれば繰返し制
御を実行している時に繰返しの終りを示す実行文が現れ
たら、情報を退避していたスタックからファイル情報を
取出し、現在オープンされているファイルの内容をスタ
ックから復元したファイルに繰返し回数分複写するよう
にする。これにより、主記憶装置に負担をかけないで、
テストパターンの展開を行うことができる。
【図面の簡単な説明】
第1図は本発明方法の原理を示すフローチャート、 第2図は本発明方法の具体的展開方法を示す図、第3図
は本発明方法の一実施例を示すフローチャート、 第4図は本発明方法を実施するシステム構成例を示す図
、 第5図はFTDLの繰返し制御プログラム例を示す図、 第6図は第5図を展開したテストパターンを示す図、 第7図は繰返しの階層をもつテストパターンを示す図で
ある。 第4図において、 1はCPU。 2は主記憶装置、 3はキーボード、 4は表示部、 5.6はDASD。 7はバス、 8は被テスト用回路である。

Claims (1)

  1. 【特許請求の範囲】 被テスト用回路に試験用のテストパターンを入力する場
    合において、入力されるテストパターンが繰返しの階層
    をもつプログラムで構成されている場合において、 テストパターンを読込み(ステップ1)、 繰返し制御が現れたら、現在オープンされているファイ
    ルのオープン情報や繰返し回数等をスタックに退避し(
    ステップ2)、 当該ファイルをクローズして、作業ファイルをオープン
    にし(ステップ3)、 更にテストパターンの読込みを行い繰返し制御が現れた
    らステップ2、3を繰返し、繰返し制御の終りを示す実
    行文が現れたら、前記スタックからファイル情報を取出
    し(ステップ4)、 現在オープンされているファイルの内容をスタックから
    復元したファイルに繰返し回数分複写する(ステップ5
    )ようにしたことを特徴とするテストパターンの展開方
    法。
JP28247589A 1989-10-30 1989-10-30 テストパターンの展開方法 Pending JPH03142383A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP28247589A JPH03142383A (ja) 1989-10-30 1989-10-30 テストパターンの展開方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP28247589A JPH03142383A (ja) 1989-10-30 1989-10-30 テストパターンの展開方法

Publications (1)

Publication Number Publication Date
JPH03142383A true JPH03142383A (ja) 1991-06-18

Family

ID=17652917

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28247589A Pending JPH03142383A (ja) 1989-10-30 1989-10-30 テストパターンの展開方法

Country Status (1)

Country Link
JP (1) JPH03142383A (ja)

Similar Documents

Publication Publication Date Title
US5603015A (en) Logic simulation apparatus for executing simulation of a circuit
US6421813B1 (en) Method and apparatus for providing visibility and control over components within a programmable logic circuit for emulation purposes
Van Leer Top-down development using a program design language
JP2007287044A (ja) 設計支援装置
JPH0157824B2 (ja)
JPH03142383A (ja) テストパターンの展開方法
US20030172045A1 (en) System and method for automation of ASIC synthesis flow
JPH09237191A (ja) プログラミング支援装置、プログラミング支援方法、及びプログラミング支援プログラムを記録した媒体
JP3253224B2 (ja) 入出力コマンド試験装置
JP3278588B2 (ja) プログラム開発支援装置及びプログラム開発支援方法
JP3529401B2 (ja) 集積回路
JPH0438522A (ja) ソフトウェアプログラムシミュレータ
JPS59127157A (ja) テストデ−タ発生装置
JP2001202391A (ja) 論理回路のシミュレーション方法
JPH01191233A (ja) プログラム自動生成方式
JPH06259495A (ja) 論理シミュレーション方式
JPH07191858A (ja) シミュレーションインタプリタ
JPH11118889A (ja) テストプログラム生成システム
JPH05143545A (ja) 複数命令テキストの命令選択実行処理方式
JPS59151247A (ja) 情報処理装置の試験装置
Weber A tool for computer design
JP2000046918A (ja) 半導体試験装置およびこれを用いた半導体試験方法
Naab A digital logic fault grader
JPS63254566A (ja) 階層化回路記述言語の展開方式
JPH0895817A (ja) 情報処理装置の試験方法